CN107342321B - 一种具有可控集电极槽的soi ligbt - Google Patents

一种具有可控集电极槽的soi ligbt Download PDF

Info

Publication number
CN107342321B
CN107342321B CN201710768209.6A CN201710768209A CN107342321B CN 107342321 B CN107342321 B CN 107342321B CN 201710768209 A CN201710768209 A CN 201710768209A CN 107342321 B CN107342321 B CN 107342321B
Authority
CN
China
Prior art keywords
collector
region
groove
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710768209.6A
Other languages
English (en)
Other versions
CN107342321A (zh
Inventor
罗小蓉
魏杰
黄琳华
邓高强
赵哲言
刘庆
曹厚华
孙燕
莫日华
曾莉尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Original Assignee
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Guangdong Electronic Information Engineering Research Institute of UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN201710768209.6A priority Critical patent/CN107342321B/zh
Publication of CN107342321A publication Critical patent/CN107342321A/zh
Application granted granted Critical
Publication of CN107342321B publication Critical patent/CN107342321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于功率半导体技术领域，具体涉及一种具有可控集电极槽的SOI LIGBT。本发明相对与传统结构，主要在集电极端引入可控集电极槽结构和集电极端引入多个槽栅结构。正向导通时，槽集电极相对于集电极的偏置电压为负值，集电极槽侧壁形成高浓度的P型反型层以增加空穴注入，而分段式槽栅结构起到空穴抽取的阻挡层；因此，漂移区内空穴/电子浓度提高，有利获得更低的正向导通压降；同时，由于N+集电区位于P+集电区上表面，未与N型漂移区接触，因此新器件没有电压折回效应。本发明的有益效果为，相对于传统短路阳极‑LIGBT结构，本发明具有更快的关断速度和更低的正向导通压降，而且没有电压折回效应。

Description

一种具有可控集电极槽的SOI LIGBT
技术领域
本发明属于功率半导体技术领域，涉及一种具有可控集电极槽的SOI LIGBT(Lateral Insulated Gate Bipolar Transistor，横向绝缘栅双极型晶体管)。
背景技术
绝缘栅双极型晶体管(IGBT)是一种MOSFET场效应和双极型晶体管(Bipolarjunction transistor，BJT)等效复合的新型电力电子器件。它兼具了MOSFET输入阻抗高和驱动简单的优点，以及BJT器件电流密度高和低导通压降的优势，已成为现代电力电子电路应用中的核心电子元器件之一。因其在高压大电流领域内独特的优势，IGBT器件广泛应用于交通运输、智能电网、家用电器、工业、医学、航空航天等众多领域。
LIGBT由于可以与COMS工艺良好兼容，且SOI技术具有泄漏电流小，便于隔离等优势，因此，SOI LIGBT是单片功率集成芯片的核心元器件。导通状态下，LIGBT器件漂移区内存在电导调制效应，因此漂移区内储存有高浓度的电子空穴对；器件关断过程中，空穴可以通过发射极端的体接触区流出，而电子在集电极端没有泄放通道，电子消失主要靠与空穴的复合，这使器件拖尾电流变长、关断速度变慢和关断损耗变大。
为了解决LIGBT长拖尾电流问题，研究者们提出了短路阳极LIGBT(SA-LIGBT，Shorted Anode LIGBT)，即在器件阳极端的P+集电区附近增加一个N+集电区，这样电子就可以通过N+集电区高速抽取出，器件关断速度被大大的加快。但是SA-LIGBT带来的一个严重的问题就是Snapback效应。一般的解决办法都是通过增大MOS模式下电子电流路径上P+集电区与N+集电区之间的电阻来克服Snapback效应。文献Juti-Hoon Chum，Dae-SeokByeon，Jae-Keun Oh.，Min-Koo Han and Ysaln-lk Choi，【A Fast-Switching SOI SA-LIGBT without NDR region】提出的SSA-LIGBT就是利用P+集电区和N+集电区中间高电阻率漂移区来产生足够高的压降，使P+集电区/N缓冲区二极管在较低的电压下就发生电导调制效应，有效抑制Snapback效应。但SSA-LIGBT结构中P+集电区和N+集电区之间需要足够长的漂移区才能有效消除Snapback效应，这极大的增加芯片面积和限制器件的电流密度，如图1所示。文献Long Zhang，Jing Zhu，Weifeng Sun，Yicheng Du，Hui Yu,，Keqin Huangand Longxing Shi，【A High Current Density SOI-LIGBT with Segmented Trenches inthe Anode Region for Suppressing Negative Differential Resistance Regime】在SSA-LIGBT的P+集电区和N+集电区之间插入一个留缝隙的隔离槽，从而增加电子路径上的电阻，有效的缩短了P+集电区和N+集电区之间的距离，如图2所示。该方法可消除Snapback效应，但是深槽制作会增加工艺难度和成本。此外，深槽处于集电极端，热载流子注入比较严重，将影响器件的稳定性和可靠性。Kun Zhou,Tao Sun,Qing Liu,Bo Zhang,Zhaoji Li,and Xiaorong Luo，【A Snapback-free Shorted-anode SOI LIGBT with Multi-SegmentAnode】设计出多分离段阳极(Multi-segment anode，MSA)LIGBT，通过引入多段高浓度的P型埋层，并折叠P+集电区的分布路径，有效增加电子电流路径长度，从而在小尺寸元胞下有效抑制snapback效应，如图3所示。
发明内容
本发明的目的，就是针对上述问题，提出一种具有可控集电极槽的SOI LIGBT。
本发明的技术方案是：一种具有可控集电极槽的SOI LIGBT，包括自下而上的衬底层1、绝缘介质层2和N型漂移区3；所述N型漂移区3一端包括发射极结构和栅极结构，另一端包括集电极结构和集电极槽结构；
所述的发射极结构包括P阱区4、P+体接触区5和N+发射区6，所述P+体接触区5和所述N+发射区6位于所述P阱区4上表面，且所述N+发射区6位于所述P+体接触区5两侧，所述P+体接触区5和N+发射区6的共同引出端为发射极；
其特征包括：所述的栅极结构包括平面栅结构和多个槽栅结构，所述的槽栅结构包括：位于P阱区4远离N型漂移区3一侧的第一槽栅介质层72和所述第一槽栅介质层72中的第一槽栅多晶硅层82，且所述第一槽栅介质层72与N+发射区6和P阱区4接触；位于P阱区4靠近N型漂移区3一侧的分段式槽栅，所述分段式槽栅为沿器件同时与水平面和垂直面垂直的第三维方向具有分段结构，每一段槽栅包含第二槽栅介质层73和所述第二槽栅介质层73中的第二槽栅多晶硅层83，且所述第二槽栅介质层73一侧与N+发射区6和P阱区4接触，另一侧与N型漂移区3接触；所述的槽栅结构的结深大于所述的P阱区4的结深；所述的平面栅结构包括栅介质层71和所述栅介质层71之上的栅多晶硅层81，所述栅介质层71位于所述P阱区4之上且与所述N+发射区6有部分交叠；所述平面栅结构覆盖分段式第二槽栅介质层73之间的N型漂移区3；所述栅多晶硅层81、第一槽栅多晶硅层82与第二槽栅多晶硅层83的共同引出端为栅极；
所述集电极结构包括P+集电区9和N+集电区10，所述P+集电区9位于所述N型漂移区3上表面，所述N+集电区10位于所述P+集电区9上表面；所述P+集电区9和所述N+集电区10的共同引出端为集电极；
所述集电极槽结构横向穿过所述N+集电区10和P+集电区9，并延伸到所述N型漂移区3中，集电极槽结构的纵向深度大于P+集电区9；所述集电极槽结构包括槽介质层12和槽多晶硅层13，所述槽多晶硅层13的引出端为槽集电极；所述的槽集电极与集电极之间存在偏置电压：器件导通时槽集电极相对于集电极的电压为负值，器件关断时槽集电极相对于集电极的电压为正值。
进一步的，所述的集电极结构端引入N型缓冲层11。所述所述N型缓冲层11位于所述N型漂移区3上表面，集电极机结构位于所述N型缓冲层11上表面；所述集电极槽结构横向穿过所述N+集电区10、P+集电区9和N型缓冲层11，并延伸到所述N型漂移区3中，其纵向深度大于N型缓冲层11。
进一步的，所述的集电极槽结构中的槽介质层12下表面与绝缘介质层2的上表面相连接。
进一步的，所述半导体材料包括但不限于Si、SiC、SiGe、GaAs或GaN。
本发明的有益效果为，相对于传统的结构，本发明不仅能有效消除snapback现象，还能增强器件集电极端空穴注入效率，并且新器件结构具有更快的关断速度。
附图说明
图1为传统的SSA-LIGBT结构示意图；
图2为在SSA-LIGBT的P+集电区和N+集电区之间插入分段隔离槽的结构示意图；
图3为MSA LIGBT结构示意图；
图4为实施例1的结构示意图；
图5为实施例2的结构示意图；
图6为实施例3的结构示意图；
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
实施例1
如图4所示，本例的具有可控集电极槽的SOI LIGBT，包括自下而上的衬底层1、绝缘介质层2和N型漂移区3；所述N型漂移区3一端包括发射极结构和栅极结构，另一端包括集电极结构和集电极槽结构。
所述的发射极结构包括P阱区4、P+体接触区5和N+发射区6，所述P+体接触区5和所述N+发射区6位于所述P阱区4上表面，且所述N+发射区6位于所述P+体接触区5两侧，所述P+体接触区5和N+发射区6的共同引出端为发射极；其特征包括：所述的栅极结构包括平面栅结构和多个槽栅结构，所述的槽栅结构包括：位于P阱区4远离N型漂移区3的一侧的第一槽栅介质层72和所述第一槽栅介质层72中的第一槽栅多晶硅层82，且所述第一槽栅介质层72与N+发射区6和P阱区4接触；位于P阱区4靠近N型漂移区3一侧的分段式槽栅，包含第二槽栅介质层73和所述第二槽栅介质层73中的第二槽栅多晶硅层83，且所述第二槽栅介质层73一侧与N+发射区6和P阱区4接触，另一侧与N型漂移区3接触；所述的槽栅结构的结深大于所述的P阱区4的结深；所述的平面栅结构包括栅介质层71和所述栅介质层71之上的栅多晶硅层81，所述栅介质层71位于所述P阱区4之上且与所述N+发射区6有部分交叠；所述平面栅结构覆盖分段式第二槽栅介质层73之间的N型漂移区3；所述栅多晶硅层81、第一槽栅多晶硅层82与第二槽栅多晶硅层83的共同引出端为栅极；
所述集电极结构包括P+集电区9和N+集电区10，所述P+集电区9位于所述N型漂移区3上表面，所述N+集电区10位于所述P+集电区9上表面；所述P+集电区9和所述N+集电区10的共同引出端为集电极；其特征在于：所述集电极槽结构横向穿过所述N+集电区10和P+集电区9，并延伸到所述N型漂移区3中，纵向深度大于P+集电区9；所述集电极槽结构包括槽介质层12和槽多晶硅层13组成，所述槽多晶硅层13的引出端为槽集电极。所述的槽集电极与集电极之间存在偏置电压：器件导通时槽集电极相对于集电极的电压为负值，器件关断时槽集电极相对于集电极的电压为正值。
本例的工作原理为：
新器件正向导通时，槽集电极相对于集电极的偏置电压为负值，集电极槽侧壁形成高浓度的P型反型层，折叠的集电极槽结构增加了空穴注入面积，从而增强器件空穴注入效率，而且集电极一侧的分段式槽栅结构起到空穴阻挡层作用；因此，器件漂移区内空穴-电子浓度得到有效提高，从而降低器件正向导通压降；同时，由于N+集电区位于P+集电区上表面，未与N型漂移区接触，因此新器件没有电压折回效应。新器件关断时，槽集电极相对于集电极的偏置电压为正值，集电极槽侧壁形成高浓度的N型积累层，使得N+集电区与N型漂移区短接，形成电子的快速抽取路径，有利迅速抽取漂移区内电子；而且由于N+集电区与N型漂移区短接，P+集电区与N型漂移区之间几乎等电位，从而抑制集电极端空穴注入，提高器件关断速度；同时，集电极槽与槽壁形成的N型积累层一起作为等效的N型缓冲层，使得器件能承受高耐压。在工艺制备方面，新器件的槽集电极结构与槽栅结构可以采用相同的工艺步骤同时完成。
本发明的有益效果为，相对于传统短路阳极-LIGBT结构，本发明具有更快的关断速度与更低的正向导通压降，而且没有电压折回效应。
实施例2
如图5所示，本例与实施例1的区别在于，本例中集电极结构端引入了N型缓冲层11，且集电极槽结构横向穿过N+集电区10、P+集电区9和N型缓冲层11，并延伸到所述N型漂移区3中，纵向深度大于N型缓冲层11。器件正向导通时，其工作机理与实施例1中一致；新器件关断时，槽集电极相对于集电极的偏置电压为正电位，集电极槽侧壁形成高浓度的N型积累层，此时集电极槽、槽壁N型积累层与N型缓冲层11一起起到电场截止作用，使得器件能承受高耐压。与实施例1相比，本例中新器件能获得更稳健的耐压特性。
实施例3
如图6所示，本例与实施例2的区别在于，本例中集电极槽结构中槽介质层12下表面与绝缘介质层2的上表面连接。与实施例2相比，本例中新器件能获得更高的空穴注入效率与更低的正向导通压降。

Claims (4)

1.一种具有可控集电极槽的SOILIGBT，包括自下而上的衬底层(1)、绝缘介质层(2)和N型漂移区(3)；所述N型漂移区(3)一端包括发射极结构和栅极结构，另一端包括集电极结构和集电极槽结构；
所述的发射极结构包括P阱区(4)、P+体接触区(5)和N+发射区(6)，所述P+体接触区(5)和所述N+发射区(6)位于所述P阱区(4)上表面，且所述N+发射区(6)位于所述P+体接触区(5)两侧，所述P+体接触区(5)和N+发射区(6)的共同引出端为发射极；
其特征包括：所述的栅极结构包括平面栅结构和多个槽栅结构，所述的槽栅结构包括：位于P阱区(4)远离N型漂移区(3)一侧的第一槽栅介质层(72)和所述第一槽栅介质层(72)中的第一槽栅多晶硅层(82)，且所述第一槽栅介质层(72)与N+发射区(6)和P阱区(4)接触；位于P阱区(4)靠近N型漂移区(3)一侧的分段式槽栅，所述分段式槽栅为沿器件同时与水平面和垂直面垂直的第三维方向具有分段结构，每一段槽栅包含第二槽栅介质层(73)和所述第二槽栅介质层(73)中的第二槽栅多晶硅层(83)，且所述第二槽栅介质层(73)一侧与N+发射区(6)和P阱区(4)接触，另一侧与N型漂移区(3)接触；所述的槽栅结构的结深大于所述的P阱区(4)的结深；所述的平面栅结构包括栅介质层(71)和所述栅介质层(71)之上的栅多晶硅层(81)，所述栅介质层(71)位于所述P阱区(4)之上且与所述N+发射区(6)有部分交叠；所述平面栅结构覆盖分段式第二槽栅介质层(73)之间的N型漂移区(3)；所述栅多晶硅层(81)、第一槽栅多晶硅层(82)与第二槽栅多晶硅层(83)的共同引出端为栅极；
所述集电极结构包括P+集电区(9)和N+集电区(10)，所述P+集电区(9)位于所述N型漂移区(3)上表面，所述N+集电区(10)位于所述P+集电区(9)上表面；所述P+集电区(9)和所述N+集电区(10)的共同引出端为集电极；
所述集电极槽结构横向穿过所述N+集电区(10)和P+集电区(9)，并延伸到所述N型漂移区(3)中，集电极槽结构的纵向深度大于P+集电区(9)；所述集电极槽结构包括槽介质层(12)和槽多晶硅层(13)，所述槽多晶硅层(13)的引出端为槽集电极；所述的槽集电极与集电极之间存在偏置电压：器件导通时槽集电极相对于集电极的电压为负值，集电极槽结构侧壁形成高浓度的P型反型层，折叠的集电极槽结构增加了空穴注入面积，从而增强器件空穴注入效率，而且集电极一侧的分段式槽栅结构起到空穴阻挡层作用，使得器件漂移区内空穴-电子浓度得到提高，从而降低器件正向导通压降；器件关断时槽集电极相对于集电极的电压为正值，集电极槽侧壁形成高浓度的N型积累层，使得N+集电区(10)与N型漂移区(3)短接，形成电子的快速抽取路径，而且由于N+集电区(10)与N型漂移区(3)短接，P+集电区(10)与N型漂移区(3)之间几乎等电位，从而抑制集电极端空穴注入，提高器件关断速度。
2.根据权利要求1所述的一种具有可控集电极槽的SOILIGBT，其特征在于，所述的集电极结构端引入N型缓冲层(11)，所述N型缓冲层(11)位于所述N型漂移区(3)上表面，集电极机结构位于所述N型缓冲层(11)上表面；所述集电极槽结构横向穿过所述N+集电区(10)、P+集电区(9)和N型缓冲层(11)，并延伸到所述N型漂移区(3)中，其纵向深度大于N型缓冲层(11)。
3.根据权利要求1或2所述的一种具有可控集电极槽的SOILIGBT，其特征在于，所述的集电极槽结构中的槽介质层(12)下表面与绝缘介质层(2)的上表面相连接。
4.根据权利要求3所述的一种具有可控集电极槽的SOILIGBT，其特征在于，所述衬底层(1)采用的半导体材料为Si、SiC、SiGe、GaAs和GaN中的一种。
CN201710768209.6A 2017-08-31 2017-08-31 一种具有可控集电极槽的soi ligbt Active CN107342321B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710768209.6A CN107342321B (zh) 2017-08-31 2017-08-31 一种具有可控集电极槽的soi ligbt

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710768209.6A CN107342321B (zh) 2017-08-31 2017-08-31 一种具有可控集电极槽的soi ligbt

Publications (2)

Publication Number Publication Date
CN107342321A CN107342321A (zh) 2017-11-10
CN107342321B true CN107342321B (zh) 2023-03-31

Family

ID=60214832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710768209.6A Active CN107342321B (zh) 2017-08-31 2017-08-31 一种具有可控集电极槽的soi ligbt

Country Status (1)

Country Link
CN (1) CN107342321B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389900B (zh) * 2018-03-19 2020-05-26 电子科技大学 一种槽栅短路阳极soi ligbt
CN110504307B (zh) * 2019-08-28 2023-03-14 重庆邮电大学 一种具有栅控集电极的sa-ligbt器件
CN110504309B (zh) * 2019-08-29 2020-09-29 电子科技大学 一种高速低功耗高压功率器件
CN110504168B (zh) * 2019-08-29 2020-08-28 电子科技大学 一种多槽栅横向高压功率器件制造方法
CN111969049B (zh) * 2020-08-28 2022-08-23 电子科技大学 一种soi横向绝缘栅双极晶体管
CN113066862B (zh) * 2021-03-25 2022-04-22 电子科技大学 一种集成mos自适应控制soi ligbt

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796125A (en) * 1994-09-16 1998-08-18 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device using trench grooves
JP2005217202A (ja) * 2004-01-29 2005-08-11 Fuji Electric Holdings Co Ltd トレンチ横型半導体装置およびその製造方法
CN101553932A (zh) * 2006-11-30 2009-10-07 飞兆半导体公司 集成无闭锁绝缘栅极双极晶体管
CN101694850A (zh) * 2009-10-16 2010-04-14 电子科技大学 一种具有p型浮空层的载流子存储槽栅igbt
CN103531619A (zh) * 2012-07-06 2014-01-22 台湾积体电路制造股份有限公司 具有低寄生bjt增益和稳定阈值电压的横向绝缘栅极双极型晶体管结构
CN104465379A (zh) * 2013-09-18 2015-03-25 中芯国际集成电路制造(上海)有限公司 半导体器件及形成方法
CN105826367A (zh) * 2016-03-18 2016-08-03 东南大学 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件
CN106847888A (zh) * 2017-03-19 2017-06-13 北京工业大学 一种具有垂直场板结构的集电极igbt
CN106920842A (zh) * 2017-05-11 2017-07-04 电子科技大学 一种具有载流子存储层的槽型soi ligbt
CN207233738U (zh) * 2017-08-31 2018-04-13 电子科技大学 一种具有可控集电极槽的soi ligbt

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796125A (en) * 1994-09-16 1998-08-18 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device using trench grooves
JP2005217202A (ja) * 2004-01-29 2005-08-11 Fuji Electric Holdings Co Ltd トレンチ横型半導体装置およびその製造方法
CN101553932A (zh) * 2006-11-30 2009-10-07 飞兆半导体公司 集成无闭锁绝缘栅极双极晶体管
CN101694850A (zh) * 2009-10-16 2010-04-14 电子科技大学 一种具有p型浮空层的载流子存储槽栅igbt
CN103531619A (zh) * 2012-07-06 2014-01-22 台湾积体电路制造股份有限公司 具有低寄生bjt增益和稳定阈值电压的横向绝缘栅极双极型晶体管结构
CN104465379A (zh) * 2013-09-18 2015-03-25 中芯国际集成电路制造(上海)有限公司 半导体器件及形成方法
CN105826367A (zh) * 2016-03-18 2016-08-03 东南大学 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件
CN106847888A (zh) * 2017-03-19 2017-06-13 北京工业大学 一种具有垂直场板结构的集电极igbt
CN106920842A (zh) * 2017-05-11 2017-07-04 电子科技大学 一种具有载流子存储层的槽型soi ligbt
CN207233738U (zh) * 2017-08-31 2018-04-13 电子科技大学 一种具有可控集电极槽的soi ligbt

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Dual-channel SOI LIGBT with improved latch-up and forward voltage drop characteristics;Woo-Beom Choi，etc;《Device Research Conference. Conference Digest》;Institute of Electrical and Electronics Engineers;20020807;全文 *
Trench Emitter IGBT with Lateral;Young-Su Kang，etc;《2002 23rd International Conference on Microelectronics. Proceedings 》;nstitute of Electrical and Electronics Engineers;20020807;全文 *
双槽栅SOI LDMOS器件结构及其制造方法研究;许生根等;《科技通报》;20110315(第02期);全文 *
漂移区均匀掺杂SOILIGBT通态电阻模型;徐文杰等;《杭州电子科技大学学报》;20070415(第02期);全文 *

Also Published As

Publication number Publication date
CN107342321A (zh) 2017-11-10

Similar Documents

Publication Publication Date Title
CN107342321B (zh) 一种具有可控集电极槽的soi ligbt
CN108321195B (zh) 一种具有阳极夹断槽的短路阳极soi ligbt
CN105932042A (zh) 一种双分裂沟槽栅电荷存储型igbt及其制造方法
CN105742346B (zh) 双分裂沟槽栅电荷存储型rc-igbt及其制造方法
CN107808899B (zh) 具有混合导电模式的横向功率器件及其制备方法
CN108321193B (zh) 一种沟槽栅电荷存储型igbt及其制作方法
CN110491937B (zh) 一种具有自偏置分离栅结构igbt
CN106920842B (zh) 一种具有载流子存储层的槽型soi ligbt
CN110504308B (zh) 一种高速低损耗的多槽栅高压功率器件
CN108321194B (zh) 一种具有快速关断特性的soi ligbt
CN110416294B (zh) 一种高耐压低损耗超结功率器件
CN113838916B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
CN110518058B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
US20230090883A1 (en) Three-dimensional carrier stored trench igbt and manufacturing method thereof
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
CN105489644B (zh) Igbt器件及其制作方法
CN110473917B (zh) 一种横向igbt及其制作方法
CN109004025A (zh) 一种具有结型漂移区结构的薄soi ligbt
CN105789291A (zh) 一种双分裂沟槽栅电荷存储型igbt及其制造方法
CN113838920A (zh) 一种具有自偏置pmos的分离栅cstbt及其制作方法
CN113838917A (zh) 一种三维分离栅沟槽电荷存储型igbt及其制作方法
CN110504314B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN114823863B (zh) 一种具有阳极槽的低功耗横向功率器件
KR20150061201A (ko) 전력 반도체 소자 및 그 제조 방법
CN116454127A (zh) 一种低关断损耗的soi ligbt

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant