CN111969049B - 一种soi横向绝缘栅双极晶体管 - Google Patents

一种soi横向绝缘栅双极晶体管 Download PDF

Info

Publication number
CN111969049B
CN111969049B CN202010888909.0A CN202010888909A CN111969049B CN 111969049 B CN111969049 B CN 111969049B CN 202010888909 A CN202010888909 A CN 202010888909A CN 111969049 B CN111969049 B CN 111969049B
Authority
CN
China
Prior art keywords
region
field plate
conductivity type
oxide layer
longitudinal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010888909.0A
Other languages
English (en)
Other versions
CN111969049A (zh
Inventor
章文通
朱旭晗
祖健
乔明
李肇基
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Original Assignee
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Guangdong Electronic Information Engineering Research Institute of UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN202010888909.0A priority Critical patent/CN111969049B/zh
Publication of CN111969049A publication Critical patent/CN111969049A/zh
Application granted granted Critical
Publication of CN111969049B publication Critical patent/CN111969049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种SOI横向绝缘栅双极晶体管，第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空场板阵列；在集电极区域以相同工艺形成与集电极接触电极相连的纵向场板，并且平行插入第二导电类型阱区，形成阳极电阻结构。本发明在器件开态时，纵向浮空场板表面能够形成积累层，提高了器件的饱和电流。第二导电类型阱区引入的纵向场板，能够精确控制阳极电阻的大小，消除了snapback现象对器件输出特性的影响，提高器件的稳定性。

Description

一种SOI横向绝缘栅双极晶体管
技术领域
本发明属于功率半导体领域，主要提出了一种SOI横向绝缘栅双极晶体管。
背景技术
横向绝缘栅双极晶体管具有高输入阻抗，电压控制以及低导通电阻等优点，且具有纵向器件所不具有的易于集成的优势。因此，横向绝缘栅双极晶体管愈加受到重视与推崇，从而发展越发迅速，应用领域越发广泛。传统型横向绝缘栅双极晶体管导通时向漂移区注入空穴，产生电导调制效应，从而得到较大的电流密度。而在关断时，漂移区内的大量载流子只能依靠复合作用来消除，产生较大的的关断损耗。因此，在传统型横向绝缘栅双极晶体管的阳极引入阳极短路结构N+，使得漂移区中的载流子可被快速抽取，大幅提升了器件的关断速度。但同时，阳极N+的引入使得器件从单极导电模式转换为双极导电模式时，存在Snapback现象（I-V曲线迂回呈现负阻状态），这样的不稳定性限制了普通阳极短路结构IGBT器件的应用。
发明内容
针对上述问题，本发明提出一种具有纵向浮空场板的SOI横向绝缘栅双极晶体管，该结构提高了器件电流密度，消除了Snapback现象对器件输出特性的影响，提高器件的稳定性。
为实现上述发明目的，本发明技术方案如下：
一种SOI横向绝缘栅双极晶体管，包括：
第一导电类型半导体衬底11、第一导电类型阱区12、第一导电类型重掺杂发射极区13，第一导电类型重掺杂集电极区14，第二导电类型漂移区21、第二导电类型阱区22、第二导电类型重掺杂发射极区23，第二导电类型重掺杂集电极区24，第一介质氧化层31、第二介质氧化层32、第三介质氧化层33，埋氧层34，多晶硅电极41、控制栅多晶硅电极42，金属条51，发射极接触电极52，集电极接触电极53；
其中，埋氧层34位于第一导电类型半导体衬底11上方，第二导电类型漂移区21位于埋氧层34上方，第一导电类型阱区12位于第二导电类型漂移区21的左侧，第二导电类型阱区22位于第二导电类型漂移区21的右侧，第一导电类型重掺杂发射极区13和第二导电类型重掺杂发射极区23位于第一导电类型阱区12中，发射极接触电极52位于第一导电类型重掺杂发射极区13和第二导电类型重掺杂发射极区23的上表面；第一导电类型重掺杂集电极区14和第二导电类型重掺杂集电极区24位于第二导电类型阱区22中，集电极接触电极53位于第一导电类型重掺杂集电极区14和第二导电类型重掺杂集电极区24的上表面；第二介质氧化层32位于第一导电类型阱区12上方，并且左端与第二导电类型重掺杂发射极区23相接触，右端与第二导电类型漂移区21相接触；第三介质氧化层33位于第二介质氧化层32与第一导电类型重掺杂集电极区14之间的第二导电类型漂移区21的上表面；控制栅多晶硅电极42覆盖在第二介质氧化层32的上表面并部分延伸至第三介质氧化层33的上表面；
第一介质氧化层31和多晶硅电极41构成纵向浮空场板，且第一介质氧化层31包围浮空场板多晶硅电极41，所述纵向浮空场板分布在整个第二导电类型漂移区21中，形成纵向浮空场板阵列；
第一介质氧化层31和多晶硅电极41在集电极区域形成与集电极接触电极53相连的纵向场板，并且平行插入第二导电类型阱区22，形成阳极电阻结构。纵向浮空场板，与集电极区域纵向场板的第一介质氧化层31与和埋氧层34相连；
所述集电极区域纵向场板沿z方向延伸，以一定数量为一组在x方向上平行且紧密排列，z方向上的长度依次减小或增大形成阶梯状排列的纵向场板阵列，阳极电阻截面为阶梯型；器件发射极区域到集电极区域水平方向为x方向，纵向场板深度向下方向为y方向，垂直于xy平面向内方向为z方向。
作为优选方式，距离发射极接触电极52和集电极接触电极等距离的纵向浮空场板通过通孔与金属条51连接，形成体内等势环。
作为优选方式，相邻纵向浮空场板的纵向间距和横向间距相等。
作为优选方式，纵向浮空场板的截面形状是矩形、或圆形、或椭圆形、或六边形。
作为优选方式，第二导电类型阱区22中可通过改变纵向场板的间隔与大小来改变分隔形成的阳极电阻的大小。
作为优选方式，第二导电类型阱区22中由纵向场板分隔形成的阳极电阻形状为矩形、或阶梯形、或S字型。
作为优选方式，通过减小刻蚀深槽的宽度，使得后期槽壁氧化过程中氧化层完全填充槽，所述集电极区域纵向场板变为介质槽。
作为优选方式，所述集电极区域纵向场板沿z方向平行交错分布，阳极电阻截面呈“几”字型。
作为优选方式，所述集电极区域纵向场板沿z方向平行分布，以一定数量为一组紧密排列，z方向上的长度依次减小或增大形成阶梯状排列的纵向场板阵列，阳极电阻截面为阶梯型。
作为优选方式，所述集电极区域纵向场板金属条51未与漏极金属53相连。
作为优选方式，所述第二导电类型阱区22边缘与集电极纵向场板相切，纵向场板对第二导电类型漂移区21区域进行分割形成阳极电阻结构。
本发明的有益效果为：在器件开态时，第二导电类型漂移区21中的纵向浮空场板表面能够形成积累层，一边为电子积累层，一边为空穴积累层，提高了器件的饱和电流。通过在第二导电类型阱区22引入纵向场板，缩小电流导电路径，精确控制阳极电阻的大小，使得器件单极模式下的正向压降减小，并且发生大注入时，器件能够平滑地从单极模式过渡到双极模式，消除了snapback现象对器件输出特性的影响，提高器件的稳定性。
附图说明
图1为实施例1的SOI横向绝缘栅双极晶体管结构示意图；
图2为实施例1的SOI横向绝缘栅双极晶体管结构俯视图；
图3为实施例2的SOI横向绝缘栅双极晶体管结构俯视图；
图4为实施例3的SOI横向绝缘栅双极晶体管结构俯视图；
图5中的(1)、(2)为实施例4的SOI横向绝缘栅双极晶体管结构示意图与俯视图；
图6中的(1)、(2)为实施例5的SOI横向绝缘栅双极晶体管结构示意图与俯视图；
图7为实施例6的SOI横向绝缘栅双极晶体管结构示意图；
图8为实施例7的SOI横向绝缘栅双极晶体管结构示意图；
11为第一导电类型半导体衬底、12为第一导电类型阱区、13为第一导电类型重掺杂发射极区，14为第一导电类型重掺杂集电极区、21为第二导电类型漂移区、22为第二导电类型阱区、23为第二导电类型重掺杂发射极区，24为第二导电类型重掺杂集电极区，31为第一介质氧化层、32为第二介质氧化层、33为第三介质氧化层，34为埋氧层，41为多晶硅电极、42为控制栅多晶硅电极，51为金属条，52为发射极接触电极，53为集电极接触电极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
实施例1所述的一种横向绝缘栅双极晶体管器件，如图1和图2所示，具体包括：
第一导电类型半导体衬底11、第一导电类型阱区12、第一导电类型重掺杂发射极区13，第一导电类型重掺杂集电极区14，第二导电类型漂移区21、第二导电类型阱区22、第二导电类型重掺杂发射极区23，第二导电类型重掺杂集电极区24，第一介质氧化层31、第二介质氧化层32、第三介质氧化层33，埋氧层34，多晶硅电极41、控制栅多晶硅电极42，金属条51，发射极接触电极52，集电极接触电极53；
其中，埋氧层34位于第一导电类型半导体衬底11上方，第二导电类型漂移区21位于埋氧层34上方，第一导电类型阱区12位于第二导电类型漂移区21的左侧，第二导电类型阱区22位于第二导电类型漂移区21的右侧，第一导电类型重掺杂发射极区13和第二导电类型重掺杂发射极区23位于第一导电类型阱区12中，发射极接触电极52位于第一导电类型重掺杂发射极区13和第二导电类型重掺杂发射极区23的上表面；第一导电类型重掺杂集电极区14和第二导电类型重掺杂集电极区24位于第二导电类型阱区22中，集电极接触电极53位于第一导电类型重掺杂集电极区14和第二导电类型重掺杂集电极区24的上表面；第二介质氧化层32位于第一导电类型阱区12上方，并且左端与第二导电类型重掺杂发射极区23相接触，右端与第二导电类型漂移区21相接触；第三介质氧化层33位于第二介质氧化层32与第一导电类型重掺杂集电极区14之间的第二导电类型漂移区21的上表面；控制栅多晶硅电极42覆盖在第二介质氧化层32的上表面并部分延伸至第三介质氧化层33的上表面；
第一介质氧化层31和多晶硅电极41构成纵向浮空场板，且第一介质氧化层31包围浮空场板多晶硅电极41，所述纵向浮空场板分布在整个第二导电类型漂移区21中，形成纵向浮空场板阵列。
第一介质氧化层31和多晶硅电极41构成纵向浮空场板，且第一介质氧化层31包围浮空场板多晶硅电极41，所述纵向浮空场板分布在整个第二导电类型漂移区21中，形成纵向浮空场板阵列；纵向浮空场板，与集电极区域纵向场板的第一介质氧化层31和埋氧层34相连；
第一介质氧化层31和多晶硅电极41在集电极区域形成与集电极接触电极53相连的纵向场板，并且平行插入第二导电类型阱区22，形成阳极电阻结构。
距离发射极接触电极52和集电极接触电极等距离的纵向浮空场板通过通孔与金属条51连接，形成体内等势环。
相邻纵向浮空场板的纵向间距和横向间距相等。
纵向浮空场板的截面形状是矩形、或圆形、或椭圆形、或六边形。
第二导电类型阱区22中可通过改变纵向场板的间隔与大小来改变分隔形成的阳极电阻的大小。
第二导电类型阱区22中由纵向场板分隔形成的阳极电阻形状为矩形、阶梯形、S字型。
本实施例中，所述纵向浮空场板的截面形状为正方形。相邻两列纵向浮空场板交错排布。第二导电类型阱区22中的纵向场板截面形状为矩形，相邻两列纵向场板平行排布。
其基本工作原理如下：以第一导电类型半导体材料为P型为例，当栅极偏置电压Vg大于阈值电压时，P型阱区12靠近介质氧化层32的表面出现反型层电子，在集电极偏置电压Vd的作用下，电子沿所述纵向浮空场板的间隙从发射极向集电极移动。开始时N-P+结未开启，电子通过被纵向场板所分割的阳极电阻区域，被集电极收集形成电子电流。此电子电流使得集电极P+N-结产生正向偏置电压，随着Vd进一步增大，P+N-结开启，向漂移区注入大量空穴，器件进入双极导电模式，即同时存在电子电流与空穴电流。阳极电阻使得器件单极模式下的正向压降减小，并且发生大注入时，器件能够平滑地从单极模式过渡到双极模式，消除了snapback现象对器件输出特性的影响。由于浮空场板多晶硅电极41的电位高于左侧N型漂移区21，低于右侧N型漂移区21，所以浮空场板左侧表面的N型漂移区将出现电子反型层右侧表面出现空穴反型层，饱和电流增大。综上所述，本发明所提出的横向绝缘栅双极晶体管较常规阳极短路LIGBT具有更高的饱和电流，并且消除了Snapback效应。
实施例2
如图3所示，为实施例2的SOI横向绝缘栅双极晶体管结构示意图，本例与实施例1的结构不同之处在于，所述集电极区域纵向场板的分布方式不同，本例中相邻两列纵向场板间隔减小，场板长度缩短，达到可使Snapback效应消除的阳极电阻大小，其工作原理与实施例1基本相同。
实施例3
如图4所示，为实施例3的SOI横向绝缘栅双极晶体管结构俯视图，本例与实施例1的结构不同之处在于，通过减小刻蚀深槽的宽度，使得后期槽壁氧化过程中氧化层完全填充槽，所述集电极区域纵向场板变为介质槽。调整介质槽间隔，得到合适的阳极电阻大小，使Snapback效应消除，其工作原理与实施例1基本相同。
实施例4
如图5所示，为实施例4的SOI横向绝缘栅双极晶体管结构俯视图，本例与实施例1的结构不同之处在于，所述集电极区域纵向场板沿z方向平行交错分布，阳极电阻截面呈“几”字型。调整场板大小与间隔，得到合适的阳极电阻大小，使Snapback效应消除，其工作原理与实施例1基本相同。
实施例5
如图6所示，为实施例5的SOI横向绝缘栅双极晶体管结构示意图，本例与实施例1的结构不同之处在于，所述集电极区域纵向场板沿z方向延伸，以一定数量为一组在x方向上平行且紧密排列，z方向上的长度依次减小或增大形成阶梯状排列的纵向场板阵列，阳极电阻截面为阶梯型，器件发射极区域到集电极区域水平方向为x方向，纵向场板深度向下方向为y方向，垂直于xy平面向内方向为z方向。调整场板大小与间隔，得到合适的阳极电阻大小，使Snapback效应消除，其工作原理与实施例1基本相同。
实施例6
如图7所示，为实施例6的SOI横向绝缘栅双极晶体管结构示意图，本例与实施例1的结构不同之处在于，所述集电极区域纵向场板金属条51未与漏极金属53相连，其工作原理与实施例1基本相同。
实施例7
如图8所示，为实施例7的SOI横向绝缘栅双极晶体管结构示意图，本例与实施例1的结构不同之处在于，所述第二导电类型阱区22边缘与集电极纵向场板相切，纵向场板对第二导电类型漂移区21区域进行分割形成阳极电阻结构，由于第二导电类型漂移区21浓度较低，能够减小阳极电阻长度，节约面积，其工作原理与实施例1基本相同。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (5)

1.一种SOI横向绝缘栅双极晶体管，其特征在于包括：
第一导电类型半导体衬底（11）、第一导电类型阱区（12）、第一导电类型重掺杂发射极区（13），第一导电类型重掺杂集电极区（14），第二导电类型漂移区（21）、第二导电类型阱区（22）、第二导电类型重掺杂发射极区（23），第二导电类型重掺杂集电极区（24），第一介质氧化层（31）、第二介质氧化层（32）、第三介质氧化层（33），埋氧层（34），多晶硅电极（41）、控制栅多晶硅电极（42），金属条（51），发射极接触电极（52），集电极接触电极（53）；
其中，埋氧层（34）位于第一导电类型半导体衬底（11）上方，第二导电类型漂移区（21）位于埋氧层（34）上方，第一导电类型阱区（12）位于第二导电类型漂移区（21）的左侧，第二导电类型阱区（22）位于第二导电类型漂移区（21）的右侧，第一导电类型重掺杂发射极区（13）和第二导电类型重掺杂发射极区（23）位于第一导电类型阱区（12）中，发射极接触电极（52）位于第一导电类型重掺杂发射极区（13）和第二导电类型重掺杂发射极区（23）的上表面；第一导电类型重掺杂集电极区（14）和第二导电类型重掺杂集电极区（24）位于第二导电类型阱区（22）中，集电极接触电极（53）位于第一导电类型重掺杂集电极区（14）和第二导电类型重掺杂集电极区（24）的上表面；第二介质氧化层（32）位于第一导电类型阱区（12）上方，并且左端与第二导电类型重掺杂发射极区（23）相接触，右端与第二导电类型漂移区（21）相接触；第三介质氧化层（33）位于第二介质氧化层（32）与第一导电类型重掺杂集电极区（14）之间的第二导电类型漂移区（21）的上表面；控制栅多晶硅电极（42）覆盖在第二介质氧化层（32）的上表面并部分延伸至第三介质氧化层（33）的上表面；
第一介质氧化层（31）和多晶硅电极（41）构成纵向浮空场板，且第一介质氧化层（31）包围浮空场板多晶硅电极（41），所述纵向浮空场板分布在整个第二导电类型漂移区（21）中，形成纵向浮空场板阵列；
第一介质氧化层（31）和多晶硅电极（41）在集电极区域形成与集电极接触电极（53）相连的纵向场板，并且平行插入第二导电类型阱区（22），形成阳极电阻结构；纵向浮空场板与集电极区域纵向场板的第一介质氧化层（31）和埋氧层（34）相连；
所述集电极区域纵向场板沿z方向延伸，以一定数量为一组在x方向上平行且紧密排列，z方向上的长度依次减小或增大形成阶梯状排列的纵向场板阵列，阳极电阻截面为阶梯型；器件发射极区域到集电极区域水平方向为x方向，纵向场板深度向下方向为y方向，垂直于xy平面向内方向为z方向。
2.根据权利要求1所述的一种SOI横向绝缘栅双极晶体管，其特征在于：距离发射极接触电极（52）和集电极接触电极等距离的纵向浮空场板通过通孔与金属条（51）连接，形成体内等势环。
3.根据权利要求1所述的一种SOI横向绝缘栅双极晶体管，其特征在于：相邻纵向浮空场板的纵向间距和横向间距相等。
4.根据权利要求1所述的一种SOI横向绝缘栅双极晶体管，其特征在于：纵向浮空场板的截面形状是矩形、或圆形、或椭圆形、或六边形。
5.根据权利要求1所述的一种SOI横向绝缘栅双极晶体管，其特征在于：第二导电类型阱区（22）中由纵向场板分隔形成的阳极电阻形状为阶梯形。
CN202010888909.0A 2020-08-28 2020-08-28 一种soi横向绝缘栅双极晶体管 Active CN111969049B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010888909.0A CN111969049B (zh) 2020-08-28 2020-08-28 一种soi横向绝缘栅双极晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010888909.0A CN111969049B (zh) 2020-08-28 2020-08-28 一种soi横向绝缘栅双极晶体管

Publications (2)

Publication Number Publication Date
CN111969049A CN111969049A (zh) 2020-11-20
CN111969049B true CN111969049B (zh) 2022-08-23

Family

ID=73399994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010888909.0A Active CN111969049B (zh) 2020-08-28 2020-08-28 一种soi横向绝缘栅双极晶体管

Country Status (1)

Country Link
CN (1) CN111969049B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555424B (zh) * 2021-07-21 2023-05-26 电子科技大学 一种自适应低损耗功率器件
CN113611750B (zh) * 2021-08-19 2023-05-26 电子科技大学 Soi横向匀场高压功率半导体器件及制造方法和应用
CN114093937B (zh) * 2021-11-25 2023-08-22 中国电子科技集团公司第二十四研究所 一种双极晶体管及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3924975B2 (ja) * 1999-02-05 2007-06-06 富士電機デバイステクノロジー株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ
CN101771073B (zh) * 2010-01-15 2011-10-05 电子科技大学 一种高速横向soi绝缘栅双极性晶体管
CN104078498B (zh) * 2014-07-14 2016-08-31 东南大学 一种沟槽隔离横向绝缘栅双极型晶体管
CN106847883A (zh) * 2017-02-27 2017-06-13 电子科技大学 可抑制Snapback现象的SOI‑LIGBT器件及其制造方法
CN107342321B (zh) * 2017-08-31 2023-03-31 电子科技大学 一种具有可控集电极槽的soi ligbt
CN110047930A (zh) * 2019-04-02 2019-07-23 芯兴(北京)半导体科技有限公司 Vdmos器件
CN110504168B (zh) * 2019-08-29 2020-08-28 电子科技大学 一种多槽栅横向高压功率器件制造方法
CN110518059B (zh) * 2019-08-31 2021-01-22 电子科技大学 具有电荷平衡耐压层的纵向浮空场板器件及其制造方法

Also Published As

Publication number Publication date
CN111969049A (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
CN111969049B (zh) 一种soi横向绝缘栅双极晶体管
CN103715238A (zh) 一种超低比导通电阻的横向高压器件
CN102969358A (zh) 一种横向高压功率半导体器件
CN111816707B (zh) 消除体内曲率效应的等势降场器件及其制造方法
CN110571264B (zh) 一种具有多通道电流栓的sa-ligbt器件
CN110459602A (zh) 具有纵向浮空场板的器件及其制造方法
CN110416294B (zh) 一种高耐压低损耗超结功率器件
US8067797B2 (en) Variable threshold trench IGBT with offset emitter contacts
CN113838922A (zh) 具有载流子浓度增强的分离栅超结igbt器件结构及方法
CN113838917A (zh) 一种三维分离栅沟槽电荷存储型igbt及其制作方法
CN106057879A (zh) Igbt器件及其制造方法
CN102386220A (zh) 一种具有背注增强结构的igbt及其制造方法
CN103872097B (zh) 功率半导体设备及其制造方法
US20150144994A1 (en) Power semiconductor device
CN113066865B (zh) 降低开关损耗的半导体器件及其制作方法
JP3840505B2 (ja) 水平バイポーラ型電界効果トランジスタ及びその製造方法
CN111326576B (zh) 一种具有纵向分离阳极的sa-ligbt器件
CN115050815B (zh) 一种自保护的半导体结构及制造方法
CN114823863B (zh) 一种具有阳极槽的低功耗横向功率器件
CN116110961A (zh) 一种沟槽栅双极型晶体管及其制作工艺
CN113838913B (zh) 分段式注入的自钳位igbt器件及其制作方法
CN113054012B (zh) 绝缘栅双极晶体管及其制造方法
CN105702720B (zh) 一种绝缘栅双极型晶体管的关断性能提升方法
CN106024873A (zh) 一种横向igbt
CN115377197A (zh) 一种soi横向绝缘栅双极晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant