JP5379045B2 - トレンチ金属酸化膜半導体素子 - Google Patents

トレンチ金属酸化膜半導体素子 Download PDF

Info

Publication number
JP5379045B2
JP5379045B2 JP2010044627A JP2010044627A JP5379045B2 JP 5379045 B2 JP5379045 B2 JP 5379045B2 JP 2010044627 A JP2010044627 A JP 2010044627A JP 2010044627 A JP2010044627 A JP 2010044627A JP 5379045 B2 JP5379045 B2 JP 5379045B2
Authority
JP
Japan
Prior art keywords
layer
trench
semiconductor substrate
active region
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2010044627A
Other languages
English (en)
Other versions
JP2010157761A (ja
Inventor
ウェイ スウ チン
ミン リウ チャン
チェ カオ ミン
ジン サイ ミン
ジュ クン プ
Original Assignee
ゼネラル セミコンダクター，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ゼネラル セミコンダクター，インク． filed Critical ゼネラル セミコンダクター，インク．
Publication of JP2010157761A publication Critical patent/JP2010157761A/ja
Application granted granted Critical
Publication of JP5379045B2 publication Critical patent/JP5379045B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関し、特に漏れ電流を防止するためのトレンチ金属酸化膜半導体用の終端構造に関する。
二重拡散金属酸化膜半導体の電界効果トランジスタ（Doubled diffused metal-oxide-semiconductor field effect transistor：以下、ＤＭＯＳＦＥＴという。）、絶縁ゲート型バイポーラトランジスタ（insulated gate bipolar transistor：以下、ＩＧＢＴという。）、ショットキーダイオードは、重要な電力素子であり、スイッチング電源及び他の高速電力スイッチングの応用における出力整流子として広く使用されている。このような用途には、例えばモータの駆動、通信装置、産業の自動化及び電子的な自動化におけるスイッチング等が含まれる。電力素子は、通常、順方向電流が大きく、逆バイアス耐圧が例えば３０Ｖ以上と高く、逆バイアス時の漏れ電流が少ないことが要求される。これらの要求に対して、トレンチＤＭＯＳ、トレンチＩＧＢＴ、トレンチショットキーダイオードは、プレーナ構造のものよりも優れていることが知られている。
パワートランジスタにおいては、大電流を流す活性領域の素子に加えて、活性領域の周囲、通常ダイの端部に終端構造を設け、早期の電圧降伏現象を防止する必要がある。従来の終端構造には、シリコンの選択酸化（local oxidation of silicon：以下、ＬＯＣＯＳという。）、電界プレート（field plate）、ガードリング（guard ring）及びこれらの組合せ等がある。ＬＯＣＯＳは、バーズビーク特性（bird beak characteristic）を有していることが知られている。バーズビークにおいては、衝突電離係数が高いために、電界集中現象（field crowding phenomena）が発生しやすい。この結果、漏れ電流が増加し、活性領域の電気的特性が劣化する。
ここで、ショットキーダイオード用のトレンチＭＯＳ構造及びトレンチ終端構造が形成された半導体基板の具体例をＦＩＧ．１に示す。この半導体基板は、高濃度に拡散形成されたｎ＋基板１０と、この上に形成されたエピタキシャル層２０を備える。エピタキシャル層２０内には、複数のトレンチＭＯＳ１５が形成されている。エピタキシャル層２０、ゲート酸化層２５、多結晶シリコン層３０を含むトレンチＭＯＳ素子は、活性領域５に形成されている。活性領域５からダイの端までの境界は、厚さ約６０００ÅのＬＯＣＯＳ領域である。
電界集中現象を緩和するために、ＬＯＣＯＳ領域の真下には、イオン注入により、ｐ＋ドープ領域５０が形成されている。ｐ＋ドープ領域５０は、逆バイアス耐圧を高めるためのガードリングとして機能する。活性領域５の表面からＬＯＣＯＳ領域のｐ＋ドープ領域５０に対応する表面に亘って、アノード（金属層）５５が設けられている。これは、空乏層の湾曲領域を活性領域５から遠ざけるために設けられている。ガードリング５０は、電界集中を緩和し、活性領域５近傍に発生する電界強度の傾きを滑らかにするが、ｐ＋ドープ領域５０とトレンチＭＯＳ１５の底部の下側との間の隣接領域６０は、円滑な曲線を描かない。このため、漏れ電流が増加し、逆バイアス耐圧が低下する。フィールドプレートとガードリングを組み合わせて用いた場合も同様の状況が発生する。さらに、上述した従来の構造は、製造段階で多数の（少なくとも４回の）フォトマスクプロセスを必要とし、処理が複雑である。さらに、このような構造を形成するためにコストが嵩むという問題もある。
特開平０６−１５１８６７号公報
従来の終端構造のいずれも、上述の問題を解決するものではない。そこで、本発明は、新規な終端構造を提供するものである。本発明が提供する終端構造により、空乏層の湾曲領域を活性領域から遠ざけることができ、空乏層の境界を従来より平坦にすることができる。さらに、本発明は、従来より単純なプロセスで製造できる終端構造及び終端構造の製造方法を提供する。本発明においては、終端構造及びトレンチを同時に形成するため、フォトマスクプロセスは３回ですみ、全体の製造プロセスが単純化され、製造コストも低減できる。
本発明に係る終端構造を有するトレンチ金属酸化膜半導体素子は、第１のトレンチ及び第２のトレンチが形成された半導体基板と、上記第１のトレンチ内に形成された第１の金属酸化膜半導体ゲート及び上記第２のトレンチの側壁にスペーサとして形成された第２の金属酸化膜半導体ゲートと、上記スペーサの一部及び上記第２のトレンチの底面を覆うように該第２のトレンチ内に形成された終端構造酸化層と、上記半導体基板の背面に第１の電極を形成し、該半導体基板の表面に第２の電極を形成する導電層とを備え、上記第２の電極は、活性領域及び導電層間酸化層を介して上記スペーサに接続し、空乏領域の湾曲領域が該活性領域の境界から所定の長さ離間するように、該活性領域、該スペーサ及び上記終端構造酸化層の一部を覆うように形成され、上記第１のトレンチは、上記活性領域内に形成され、上記第２のトレンチは、該活性領域の境界から上記半導体基板の端部に亘って形成され、上記半導体基板は、最上面に形成され、ｐ型導電性不純物が高濃度にドープされた第１の層と、該第１の層の下層に形成され、ｐ型導電性不純物が低濃度にドープされた第２の層と、該第２の層の下層に形成され、ｎ型導電性不純物が低濃度にドープされた第３の層と、該第３の層の下層に形成され、ｎ型導電性不純物が高濃度にドープされたベース基板と、該第１の層の内部及び該第２の層の上部にｎ型導電性不純物を高濃度にドープして形成された複数の領域とを有する二重拡散金属酸化膜半導体素子用の半導体基板であることを特徴とする。
また、本発明に係る終端構造を有するトレンチ金属酸化膜半導体素子は、第１のトレンチ及び第２のトレンチが形成された半導体基板と、上記第１のトレンチ内に形成された第１の金属酸化膜半導体ゲート及び上記第２のトレンチの側壁にスペーサとして形成された第２の金属酸化膜半導体ゲートと、上記スペーサの一部及び上記第２のトレンチの底面を覆うように該第２のトレンチ内に形成された終端構造酸化層と、上記半導体基板の背面に第１の電極を形成し、該半導体基板の表面に第２の電極を形成する導電層とを備え、上記第２の電極は、活性領域及び導電層間酸化層を介して上記スペーサに接続し、空乏領域の湾曲領域が該活性領域の境界から所定の長さ離間するように、該活性領域、該スペーサ及び上記終端構造酸化層の一部を覆うように形成され、上記第１のトレンチは、上記活性領域内に形成され、上記第２のトレンチは、該活性領域の境界から上記半導体基板の端部に亘って形成され、上記半導体基板は、最上層に形成され、ｐ型導電性不純物が高濃度にドープされた第１の層と、該第１の層の下層に形成され、ｐ型導電性不純物が低濃度にドープされた第２の層と、該第２の層の下層に形成され、ｎ型導電性不純物が低濃度にドープされた第３の層と、該第３の層の下層に形成され、ｎ型導電性不純物が高濃度にドープされた第４の層と、該第４の層の下層に形成され、ｐ型導電性不純物が高濃度にドープされたベース基板と、該第１の層の内部及び該第２の層の上部にｎ型導電性不純物を高濃度にドープして形成された複数の領域とを有する絶縁ゲート型バイポーラトランジスタ素子用の半導体基板であることを特徴とする。
本発明によれば、空乏境界が平坦であり、空乏境界の湾曲領域を活性領域から遠く離すことができるので、早期の電圧降伏現象を防止することができる。また、本発明によれば、終端構造に逆バイアス電圧を印加することにより生じる漏れ電流を、従来のＬＯＣＯＳ及びガードリングにより構成される終端構造よりも小さくすることができる。更に、本発明によれば、終端構造を有するトレンチＭＯＳ素子を、従来よりも単純なプロセスで製造することができる。特に、本発明によれば、フォトマスクプロセスを減らすことができる。
ＦＩＧ．１は、ＬＯＣＯＳ及びガードリングを終端構造として用いた従来のトレンチショットキーダイオードを示す図である。 ＦＩＧ．２は、第１のトレンチ及び第２のトレンチを示す断面図である。 ＦＩＧ．３は、第１のトレンチ及び第２のトレンチに第１の導電材料を埋め込んだ状態を示す断面図である。 ＦＩＧ．４は、終端構造の酸化層を画定し、活性領域及びスペーサを露出させた状態を示す断面図である。 ＦＩＧ．５Ａは、半導体基板の両面にアノード電極及びカソード電極を形成し、ショットキーダイオード及び終端構造を完成させた状態を示す断面図である。 ＦＩＧ．５Ｂは、ショットキーダイオード及び終端構造を用いたシミュレーションにおける等電位線及び電力線を示す図である。 ＦＩＧ．５Ｃは、終端構造を有するトレンチショットキーダイオード及び有さないトレンチショットキーダイオードの漏れ電流を比較するシミュレーション結果を示す図である。 ＦＩＧ．６は、本発明に基づくＤＭＯＳ素子及び終端構造のために準備される半導体基板の断面図である。 ＦＩＧ．７は、第１の導電層をエッチバックし、高温熱酸化プロセスにより導電層間酸化層を形成した状態を示す断面図である。 ＦＩＧ．８は、終端構造酸化層を画定し、活性領域及びスペーサを露出した状態を示す断面図である。 ＦＩＧ．９は、半導体基板の両面にソース電極及びドレイン電極を形成し、本発明に基づくＤＭＯＳ素子及び終端構造を完成させた状態を示す断面図である。 ＦＩＧ．１０は、本発明に基づくＩＧＢＴ及び終端構造のために準備される半導体基板の断面を示す図である。 ＦＩＧ．１１は、終端構造酸化層を画定し、活性領域及びスペーサを露出させた状態を示す断面図である。 ＦＩＧ．１２は、半導体基板の両面にエミッタ電極とコレクタ電極とを形成し、本発明に基づくＩＧＢＴ及び終端構造を完成させた状態を示す断面図である。
上述の発明の背景において説明したように、従来の終端構造としては、選択酸化、電界プレート、ガードリング及びこれらの組合せ等があるが、このような終端構造のいずれも電界集中の問題を完全に解決するものではない。電界の集中が発生する位置は、設計の違いにより、様々である。本発明は、新規なトレンチ終端構造及びその製造方法を提供する。本発明に基づくトレンチ終端構造は、電界集中の問題を解決する。また、本発明に基づくトレンチ終端構造は、平坦な空乏層境界を実現し、この境界における湾曲領域は、逆バイアス電圧が印加されても、活性領域から遠く離れている。したがって、本発明に基づく終端構造により、降伏現象が早期に発生することを防止することができる。
さらに、本発明に基づく終端構造は、ショットキーダイオード、二重拡散金属酸化膜半導体（Doubled diffused metal-oxide-semiconductor：以下、ＤＭＯＳという。）、絶縁ゲート型バイポーラトランジスタ（insulated gate bipolar transistor：以下、ＩＧＢＴという。）等、いかなるパワートランジスタにも適用できる。最も重要な点は、トレンチＭＯＳ素子をトレンチ終端構造と同時に形成できるという点である。
以下、本発明の幾つかの具体的な実施例を順次説明する。
まず、第１の好ましい実施例として、ショットキーダイオードとトレンチ終端構造とを同時に形成する方法を説明する。
ＦＩＧ．２は、半導体基板１００の断面を示す図であり、半導体基板１００は、第１の種類の導電性不純物（例えば、ｎ型不純物）がドープされている第１の層１００Ａと、第１の種類の導電性不純物が高濃度にドープされているベース基板１００Ｂとを備える。第１の層１００Ａは、ショットキー接合を形成するためにベース基板１００Ｂ上にエピタキシャル成長により形成され、ベース基板１００Ｂは、オーミック接触を形成するためであり、その上に金属層が形成される。
そして、酸化層１０１は、第１の層１００Ａ上に化学蒸着（chemical vapor deposit：以下、ＣＶＤという。）法により２０００Å〜１００００Åの厚さで形成される。次に、フォトレジスト（図示せず）により酸化層１０１を覆い、複数の第１のトレンチ１１０及び１個の第２のトレンチ１２０を画定（define）する。各第１のトレンチ１１０は、活性領域の断面において、０．２μｍ〜２．０μｍの幅を有するように形成される。第２のトレンチ１２０は、第１のトレンチ１１０からメサ１個分離間し、活性領域の境界から半導体基板（又はダイ）１００の端部に亘って形成される。第２のトレンチ１２０は、空乏境界を平坦にし、電界集中を防止するために設けられる。
ＦＩＧ．３に示すように、酸化層１０１を除去した後、高温酸化プロセスによりゲート酸化層１２５を形成する。ゲート酸化層１２５は、約１５０Å〜３０００Åの厚みを有し、第１及び第２のトレンチ１１０、１２０の側壁１１０Ａ、１２０Ａ及び底面１１０Ｂ、１２０Ｂ、及びメサ表面１１５Ａ上に形成される。これに代えて、高温蒸着法により、ゲート酸化層１２５を高温酸化（high temperature oxide：以下、ＨＴＯという。）蒸着層として形成してもよい。
続いて、ゲート酸化層１２５に対してＣＶＤプロセスを施し、第１のトレンチ１１０及び第２のトレンチ１２０を埋め、少なくともメサ表面１１５Ａより高い第１の導電層１４０を形成する。第１の導電層１４０は、ＣＶＤプロセスにより、半導体基板１００の背面にも形成される。第１の導電層１４０の材料は、金属、多結晶シリコン及び非晶質シリコンからなるグループから選択される。第１の導電層１４０の厚さは、０．５μｍ〜３．０μｍとするとよい。第１のトレンチ１１０の内部に空隙（void）が形成されることを防ぐために、ステップカバレッジ（段差被覆性）が良好となるように、第１の導電層１４０の材料としては、多結晶シリコンを用い、減圧ＣＶＤ（low-pressure CVD）法により多結晶シリコン層を形成するとよい。なお、第１のトレンチ１１０のアスペクト比が５以上である場合、非晶質シリコン層をＰＥＣＶＤ法により形成するとよい。非晶質シリコンは、多結晶シリコンに比べて、空隙埋込特性（gap filled characteristic）が良好である。なお、非晶質シリコンに導電性を持たせるためには、非晶質シリコン再結晶処理が必要である。
次に、ＦＩＧ．４に示すように、メサ表面１１５Ａ上のゲート酸化層１２５をエッチング停止層（etching stop layer）として用いて、異方性エッチングを行い、メサ表面１１５Ａより上の第１の導電層１４０を除去する。この処理の後、第２のトレンチ１２０の側壁１２０Ａに第２のトレンチ１２０の高さと略等しい幅（断面図における横方向の幅）を有するスペーサ１２２を形成する。
次に、終端構造のための誘電層１５０を形成する。誘電層１５０は、オルトケイ酸テトラエチル（tetraethylorthosilicate：以下、ＴＥＯＳという。）、ＰＥＴＥＯＳ、Ｏ３−ＴＥＯＳ、ＨＴＯのいずれにより形成してもよい。誘電層１５０の厚さは、０．２μｍ〜１．０μｍとするとよい。
次に、誘電層１５０をフォトレジストパターン１５５で覆い、ショットキー接合の範囲を画定する。次に、このフォトレジストパターン１５５をマスクとして用いて、ドライエッチングを行い、メサ表面１１５Ａ及び第１のトレンチ１１０の第１の導電層１４０を露出させる。
このフォトレジストパターン１５５を剥離した後、ＦＩＧ．５Ａに示すように、背面の不要な層を除去し、ベース基板１００Ｂの背面を露出させる。この不要な層とは、誘電層１５０、第１の導電層１４０、ゲート酸化層１２５を含む活性領域の素子を形成するための熱酸化プロセス又はＣＶＤプロセスにより半導体基板１００の背面に形成された層である。
続いて、スパッタリングプロセスにより、第２の導電層を蒸着させ、第２の導電層と第１の層１００Ａとの間にショットキー接合領域１１５を形成し、及び第２の導電層とベース基板１００Ｂの間のオーミック接触となるカソード１６０を形成する。次に、フォトレジストパターン１６５を第２の導電層上に形成し、アノード１６０Ａを画定する。この具体例においては、アノード１６０Ａは、活性領域から第２のトレンチ１２０に亘って、少なくとも活性領域から２．０μｍ以上延出するように形成される。これにより、空乏領域の湾曲領域を活性領域から遠く離間させることができる。
ＦＩＧ．５Ｂは、トレンチＭＯＳ終端構造（ＦＩＧ．５Ａに示す）の電気特性の具体例を示す図である。ここでは、逆バイアスをシミュレートするために、ショットキーダイオードに逆バイアス電圧を印加している。すなわち、アノード１８３を０Ｖとして、カソード１６０に１８３Ｖの電圧を印加する。線１８０は、等電位線を表している。ＦＩＧ．５Ｂにおいては、等電位線１８０により表される電位は、底部から上部にかけて徐々に低くなっている。等電位線１８０に直交する線１８５は、電気力線（electrical force）を表している。ＦＩＧ．５Ｂに示すように、漏れ電流は、活性領域のみで発生し、終端領域の下の空乏領域においては、ほとんど発生していない。さらに、空乏領域の境界１８０Ａは、平坦な特性を有し、早期の電圧降伏は発生しない。なお、空乏領域の境界１８０Ａでは、ごく僅かしか漏れ電流が生じない。
ＦＩＧ．５Ｃは、終端構造を有さないトレンチＭＯＳ構造体における逆電流曲線１９５と、本発明に基づく終端構造を有するトレンチＭＯＳ構造体における逆電流曲線１９０とを比較して示すグラフである。この終端構造により、増加する逆電流は８．８％のみである。これに対し、従来の終端構造であるガードリングとＬＯＣＯＳの組合せでは、逆電流が１２．８％増加する。このように、本発明によれば、特性が著しく向上する。さらに、従来の構造では、少なくとも４回のフォトマスクプロセスが必要であったが、本発明では、フォトマスクプロセスは３回（トレンチの形成（１回目）、ショットキー接合の画定（２回目）、アノードを形成するための第２の導電層のエッチング（３回目））のみでよい。すなわち、本発明によれば、終端構造の製造プロセスを単純化することができる。
次に、本発明に基づく終端構造を用いて、トレンチＤＭＯＳ構造及び終端構造を形成する第２の具体例について説明する。
ＦＩＧ．６に示すように、ＤＭＯＳ構造のために、準備される半導体基板２００は、ショットキーダイオードを形成する半導体基板１００と異なるものであるが、半導体基板２００に対して施される処理は極めて似ている。ＤＭＯＳ構造及び終端構造を同時に形成するために、準備された半導体基板２００は、上面から底面に向かって、第１の層２００Ａと、第２の層２００Ｂと、第３の層２００Ｃとを備える。第１の層２００Ａ及び第２の層２００Ｂは、第３の層（以下、ベース基板ともいう。）２００Ｃ上にエピタキシャル成長プロセスを施すことにより形成されている。
第１の層２００Ａは、ベース層としてｐ型導電性不純物がドープされており、さらに、第１の層２００Ａの表面には、ｐ型導電性不純物が高濃度にドープされている。第２の層２００Ｂは、ｎ型導電性不純物が低濃度にドープされており、第３の層２００Ｃには、ｎ型導電性不純物が高濃度にドープされている。さらに、ＦＩＧ．６に示す具体例では、第１の層２００Ａの表面には、複数のｎ＋領域がイオン注入により形成され、これにより、多くのｎ＋領域２０４及びｐ＋領域２０３が形成されている。第１の層２００Ａの厚さは、０．５μｍ〜５．０μｍであり、第２の層２００Ｂの厚さは、３μｍ〜３０μｍである。
次に、ＦＩＧ．７に示すように、第１の具体例において説明した処理と同様に、メサ２１５を挟んで、複数の第１のトレンチ２１０と、第２のトレンチ２２０とを形成する。第１のトレンチ２１０は、ｎ＋領域２０４を貫通して、活性領域内に形成され、第２のトレンチ２２０は、活性領域の境界から半導体基板（又はダイ）２００の端部に亘って形成されている。
次に、高温酸化プロセスを行って、約１５０Å〜３０００Åの厚みを有するゲート酸化層２２５を形成する。次に、メサ２１５を越えて、第１の多結晶シリコン（first polysilicon）及び非晶質シリコンのいずれかから選択された第１の導電層２４０を第１のトレンチ２１０及び第２のトレンチ２２０に埋め込む。次に、メサ表面２１５Ａ上のゲート酸化層２２５を停止層（stopping layer）として用いて、エッチングプロセスを行うことにより、余分な第１の導電層２４０を除去する。次に、ｎ＋領域２０４とｐ＋領域２０３とを停止層（stopping layer）として用いて、メサ表面２１５Ａ上のゲート酸化層２２５を除去する。
続いて、更なる熱酸化プロセスを施し、第１の導電層２４０の一部を酸化させることにより、導電層間酸化層（inter-conductive oxide layer）２４５を形成する。多結晶シリコンの粒界により、酸素高速拡散パス（oxygen fast diffusion paths）が形成されるので、第１のトレンチ２１０及び第２のトレンチ２２０内に多結晶シリコン層又は非晶質シリコン層により形成される酸化層は、半導体基板２００上のメサ表面２１５Ａに形成される酸化層より厚くなる。
次に、ＦＩＧ．８に示すように、エッチングプロセスにより、第１の層２００Ａ、ｎ＋領域２０４及びｐ＋領域２０３の表面より上の導電層間酸化層（以下、単に熱酸化層ともいう。）２４５を除去する。なお、第２のトレンチ２２０のスペーサ２４０及び第１の導電層２４０上の熱酸化層２４５は、このエッチングプロセスの後も残留し、これにより、分離機能（isolation function）が実現される。続いて、全ての領域にＴＥＯＳ酸化層２５０が形成される。次に、第１の層２００ＡのＴＥＯＳ酸化層２５０上にフォトレジストパターンが形成され、ソース接続領域が画定される。
次に、ＦＩＧ．９に示すように、スパッタリングプロセスを行う前に、半導体基板（すなわちベース基板２００Ｃ）の背面に形成されている不要な層を除去する。この不要な層には、活性領域内の素子を形成するときにベース基板２００Ｃの背面に同時に形成されたＴＥＯＳ酸化層２５０と、導電層間酸化層２４５と、第１の導電層２４０と、ゲート酸化層２２５とが含まれる。
続いて、スパッタリングプロセスにより金属層２６０を堆積し、これにより、第１の層２００Ａ上のソース接続及びベース基板２００Ｃ上のドレイン接続、すなわち半導体基板２００の背面が形成される。上述の具体例と同様に、活性領域上に形成される金属層２６０は、約２．０μｍ以上終端構造（第２のトレンチ２２０）に延出し、その端部が活性領域から離間している必要がある。これにより、上述の具体例と同様のリソグラフィプロセス及びエッチングプロセスを続いて行うことができる。
次に、本発明に基づく終端構造を用いてトレンチＩＧＢＴ構造と終端構造とを同時に形成する第３の具体例について説明する。ＦＩＧ．１０に示すように、トレンチＭＯＳをＩＧＢＴ構造として形成するために準備される半導体基板３００は、ショットキーダイオードを形成するための半導体基板１００とは異なるものであるが、トレンチＤＭＯＳ構造用に準備される半導体基板２００に非常に似ている。さらに、ここでの処理は、トレンチＤＭＯＳを製造するための処理と略同一である。ＩＧＢＴ構造及び終端構造を同時に形成するために準備される半導体基板３００は、上面から底面に向かって、第１の層３００Ａと、第２の層３００Ｂと、第３の層３００Ｃと、ベース基板３００Ｄとを備える。第１の層３００Ａ、第２の層３００Ｂ及び第３の層３００Ｃは、ベース基板３００Ｄ上にエピタキシャル成長プロセスを施すことにより形成されている。
第１〜第３の層３００Ａ、３００Ｂ、３００Ｃには、ＦＩＧ．６に示す半導体基板２００と同様の種類の不純物が同様の濃度でドープされている。例えば、第１の層３００Ａは、ｐ型のベース層であり、ｐ型のベース層３０２の上部には、ｎ＋ドープ領域３０４とｐ＋ドープ領域３０３が形成されている。第２の層３００Ｂは、ドリフト層として機能するｎドープ層であり、第３の層３００Ｃは、バッファ層として機能するｎ＋ドープ層である。ベース基板３００Ｄは、ｐ型導電性不純物が高濃度にドープされている。第１の層３００Ａの厚さは、０．５μｍ〜１０．０μｍであり、第２の層３００Ｂの厚さは、３μｍ〜１００μｍである。
ＦＩＧ．１１に示すように、ｎ＋ドープ領域３０４を貫通して、複数の第１のトレンチ３１０を形成する。第１のトレンチ３１０の底面は、ｐ型にドープされたベース層３０２より深い位置に形成される。さらに、各第１のトレンチ３１０及び第２のトレンチ３２０は、０．２μｍ〜４．０μｍのメサ３１５により離間されている。第２のトレンチ３２０は、活性領域の境界から半導体基板３００の端部に亘って形成されている。
１５０Å〜３０００Åの厚みを有するゲート酸化層３２５を形成する熱酸化プロセスの後、第１のトレンチ３１０及び第２のトレンチ３２０に多結晶シリコン又は非晶質シリコン層等の第１の導電材料３４０の埋込処理を行う。次に、メサ３１５の表面上のゲート酸化層３２５を停止層として用いて、エッチバックプロセスを行い、これにより、第１のトレンチ３１０及び第２のトレンチ３２０のスペーサのみに第１の導電材料３４０が残留する。
上述の第２の具体例と同様、第１の層３００Ａの表面上のゲート酸化層３２５が除去され、そして、更なる熱酸化プロセスが実行され、第１の導電材料３４０と金属層（後に形成される）の分離のための導電層間酸化層（inter-conductive oxide layer）３４５が形成される。次に、メサ３１５の表面上の導電層間酸化層（以下、単に熱酸化層ともいう。）３４５が除去される。なお、第１のトレンチ３１０及び第２のトレンチ３２０内の第１の導電材料３４０上の熱酸化層３４５は、導電層間酸化層として残される。
さらに、ＦＩＧ．１１に示すように、上述と同様に、全ての領域上にＴＥＯＳ誘電層３５０を形成し、これをフォトレジストパターンにより覆う。この後、エッチングプロセスを行い、ｎ＋ドープ領域３０４及びｐ＋ドープ領域３０３を露出させる。
次に、ＦＩＧ．１２に示すように、金属スパッタリングを行う前に、ベース基板３００Ｄの背面に形成されている不要な層を除去する。第２の導電層に続いて、通常、ベース基板３００Ｄの表面に金属層３６０が形成され、これにより、コレクタ電極が形成される。リソグラフィプロセス及びエッチングプロセスを順次行った後、第１の層３００Ａの表面にｐドープ＋領域３０３とｎ＋ドープ領域３０４に接続されたエミッタ電極が形成される。エミッタ電極の一方の端部は、活性領域から所定の距離離間した位置に設けられる。
本発明の効果は、以下の通りである。
（１）空乏境界が平坦であり、空乏境界の湾曲領域を活性領域から遠く離すことができる。このような特性により早期の電圧降伏現象を防止することができる。
（２）本発明に基づく終端構造に逆バイアス電圧を印加することにより生じる漏れ電流は、従来のＬＯＣＯＳ及びガードリングにより構成される終端構造より小さい（８．８％対１２．８％）。
（３）本発明に基づく終端構造を有するトレンチＭＯＳ素子は、従来より単純なプロセスで製造できる。本発明によれば、フォトマスクプロセスを減らすことができる。
当業者にとって明らかなように、上述した本発明の好ましい実施の形態は、本発明を限定する目的ではなく、例示的に示したものにすぎない。本発明は、添付の請求の範囲に含まれる様々な変形例及び同様の構成を包含する。すなわち、本発明の範囲は、最も広く解釈され、このような変形例及び同様の構造の全てを含むものと解釈される。

Claims (10)

  1. 終端構造を有するトレンチ金属酸化膜半導体素子において、
    第１のトレンチ及び第２のトレンチが形成された半導体基板と、
    上記第１のトレンチ内に形成された第１の金属酸化膜半導体ゲート及び上記第２のトレンチの側壁にスペーサとして形成された第２の金属酸化膜半導体ゲートと、
    上記スペーサの一部及び上記第２のトレンチの底面を覆うように該第２のトレンチ内に形成された終端構造酸化層と、
    上記半導体基板の背面に第１の電極を形成し、該半導体基板の表面に第２の電極を形成する導電層とを備え、
    上記第２の電極は、活性領域及び導電層間酸化層を介して上記スペーサに接続し、空乏領域の湾曲領域が該活性領域の境界から所定の長さ離間するように、該活性領域、該スペーサ及び上記終端構造酸化層の一部を覆うように形成され、
    上記第１のトレンチは、上記活性領域内に形成され、上記第２のトレンチは、該活性領域の境界から上記半導体基板の端部に亘って形成され、
    上記半導体基板は、最上面に形成され、ｐ型導電性不純物が高濃度にドープされた第１の層と、該第１の層の下層に形成され、ｐ型導電性不純物が低濃度にドープされた第２の層と、該第２の層の下層に形成され、ｎ型導電性不純物が低濃度にドープされた第３の層と、該第３の層の下層に形成され、ｎ型導電性不純物が高濃度にドープされたベース基板と、該第１の層の内部及び該第２の層の上部にｎ型導電性不純物を高濃度にドープして形成された複数の領域とを有する二重拡散金属酸化膜半導体素子用の半導体基板であることを特徴とするトレンチ金属酸化膜半導体素子。
  2. 終端構造を有するトレンチ金属酸化膜半導体素子において、
    第１のトレンチ及び第２のトレンチが形成された半導体基板と、
    上記第１のトレンチ内に形成された第１の金属酸化膜半導体ゲート及び上記第２のトレンチの側壁にスペーサとして形成された第２の金属酸化膜半導体ゲートと、
    上記スペーサの一部及び上記第２のトレンチの底面を覆うように該第２のトレンチ内に形成された終端構造酸化層と、
    上記半導体基板の背面に第１の電極を形成し、該半導体基板の表面に第２の電極を形成する導電層とを備え、
    上記第２の電極は、活性領域及び導電層間酸化層を介して上記スペーサに接続し、空乏領域の湾曲領域が該活性領域の境界から所定の長さ離間するように、該活性領域、該スペーサ及び上記終端構造酸化層の一部を覆うように形成され、
    上記第１のトレンチは、上記活性領域内に形成され、上記第２のトレンチは、該活性領域の境界から上記半導体基板の端部に亘って形成され、
    上記半導体基板は、最上層に形成され、ｐ型導電性不純物が高濃度にドープされた第１の層と、該第１の層の下層に形成され、ｐ型導電性不純物が低濃度にドープされた第２の層と、該第２の層の下層に形成され、ｎ型導電性不純物が低濃度にドープされた第３の層と、該第３の層の下層に形成され、ｎ型導電性不純物が高濃度にドープされた第４の層と、該第４の層の下層に形成され、ｐ型導電性不純物が高濃度にドープされたベース基板と、該第１の層の内部及び該第２の層の上部にｎ型導電性不純物を高濃度にドープして形成された複数の領域とを有する絶縁ゲート型バイポーラトランジスタ素子用の半導体基板であることを特徴とするトレンチ金属酸化膜半導体素子。
  3. 上記第１の金属酸化膜半導体ゲート及び上記第２の金属酸化膜半導体ゲートは、
    上記第１のトレンチ並びに上記第２のトレンチの底面及び側壁に形成されたゲート酸化層と、
    上記ゲート酸化層上に形成され、上記第１のトレンチ及び上記第２のトレンチを埋める第１の導電層とを備える請求項１又は請求項２記載のトレンチ金属酸化膜半導体素子。
  4. 上記第１の導電層は、金属、多結晶シリコン及び非晶質シリコンからなるグループから選択された材料から形成されることを特徴とする請求項１又は請求項２記載のトレンチ金属酸化膜半導体素子。
  5. 上記第１の金属酸化膜半導体ゲートは、上記第１の導電層を上記第１の電極から分離する導電層間酸化層を表面に備えることを特徴とする請求項１又は請求項２記載のトレンチ金属酸化膜半導体素子。
  6. 上記第１の層及び上記第２の層の厚さは、０．５μｍ〜５．０μｍであり、上記第３の層の厚さは、３．０μｍ〜３０．０μｍであることを特徴とする請求項１又は請求項２記載のトレンチ金属酸化膜半導体素子。
  7. 終端構造を有するトレンチ金属酸化膜半導体素子において、
    活性領域内に互いに離間して形成された複数の第１のトレンチと、該活性領域の境界から半導体基板の端部に亘って形成された第２のトレンチとを有する半導体基板と、
    上記各第１のトレンチに形成された第１の金属酸化膜半導体ゲート及び上記第２のトレンチの側壁にスペーサとして形成された第２の金属酸化膜半導体ゲートと、
    上記スペーサの一部及び上記第２のトレンチの底面を覆うように該第２のトレンチ内に形成された終端構造酸化層と、
    上記半導体基板の背面に第１の電極を形成し、該半導体基板の表面に第２の電極を形成する導電層とを備え、
    上記第２の電極は、上記活性領域及び導電層間酸化層を介して上記スペーサに接続し、該第２の電極の端部が該活性領域の境界から少なくとも２μｍ離間するように上記第２のトレンチに延出して、該活性領域、該スペーサ及び上記終端構造酸化層の一部を覆うように形成され、
    上記第１のトレンチは、上記活性領域内に形成され、上記第２のトレンチは、該活性領域の境界から上記半導体基板の端部に亘って形成され、
    上記半導体基板は、最上面に形成され、ｐ型導電性不純物が高濃度にドープされた第１の層と、該第１の層の下層に形成され、ｐ型導電性不純物が低濃度にドープされた第２の層と、該第２の層の下層に形成され、ｎ型導電性不純物が低濃度にドープされた第３の層と、該第３の層の下層に形成され、ｎ型導電性不純物が高濃度にドープされたベース基板と、該第１の層の内部及び該第２の層の上部にｎ型導電性不純物を高濃度にドープして形成された複数の領域とを有する二重拡散金属酸化膜半導体素子用の半導体基板であることを特徴とするトレンチ金属酸化膜半導体素子。
  8. 終端構造付きのトレンチ金属酸化膜半導体素子において、
    活性領域内に互いに離間して形成された複数の第１のトレンチと、該活性領域の境界から半導体基板の端部に亘って形成された第２のトレンチとを有する半導体基板と、
    上記各第１のトレンチに形成された第１の金属酸化膜半導体ゲート及び上記第２のトレンチの側壁にスペーサとして形成された第２の金属酸化膜半導体ゲートと、
    上記スペーサの一部及び上記第２のトレンチの底面を覆うように該第２のトレンチ内に形成された終端構造酸化層と、
    上記半導体基板の背面に第１の電極を形成し、該半導体基板の表面に第２の電極を形成する導電層とを備え、
    上記第２の電極は、上記活性領域及び導電層間酸化層を介して上記スペーサに接続し、該第２の電極の端部が該活性領域の境界から少なくとも２μｍ離間するように上記第２のトレンチに延出して、該活性領域、該スペーサ及び上記終端構造酸化層の一部を覆うように形成され、
    上記第１のトレンチは、上記活性領域内に形成され、上記第２のトレンチは、該活性領域の境界から上記半導体基板の端部に亘って形成され、
    上記半導体基板は、最上層に形成され、ｐ型導電性不純物が高濃度にドープされた第１の層と、該第１の層の下層に形成され、ｐ型導電性不純物が低濃度にドープされた第２の層と、該第２の層の下層に形成され、ｎ型導電性不純物が低濃度にドープされた第３の層と、該第３の層の下層に形成され、ｎ型導電性不純物が高濃度にドープされた第４の層と、該第４の層の下層に形成され、ｐ型導電性不純物が高濃度にドープされたベース基板と、該第１の層の内部及び該第２の層の上部にｎ型導電性不純物を高濃度にドープして形成された複数の領域とを有する絶縁ゲート型バイポーラトランジスタ素子用の半導体基板であることを特徴とするトレンチ金属酸化膜半導体素子。
  9. 上記第１の金属酸化膜半導体ゲート及び上記第２の金属酸化膜半導体ゲートは、
    上記第１のトレンチ並びに上記第２のトレンチの底面及び側壁に形成されたゲート酸化層と、
    上記ゲート酸化層上に形成され、上記第１のトレンチ及び上記第２のトレンチを埋める第１の導電層とを備えることを特徴とする請求項７又は請求項８記載のトレンチ金属酸化膜半導体素子。
  10. 上記第１の導電層は、金属、多結晶シリコン及び非晶質シリコンからなるグループから選択された材料から形成されることを特徴とする請求項７又は請求項８記載のトレンチ金属酸化膜半導体素子。
JP2010044627A 2000-09-22 2010-03-01 トレンチ金属酸化膜半導体素子 Expired - Lifetime JP5379045B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/668,663 US6396090B1 (en) 2000-09-22 2000-09-22 Trench MOS device and termination structure
US09/668,663 2000-09-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001292502A Division JP4702822B2 (ja) 2000-09-22 2001-09-25 終端構造及びトレンチ金属酸化膜半導体素子

Publications (2)

Publication Number Publication Date
JP2010157761A JP2010157761A (ja) 2010-07-15
JP5379045B2 true JP5379045B2 (ja) 2013-12-25

Family

ID=24683263

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001292502A Expired - Lifetime JP4702822B2 (ja) 2000-09-22 2001-09-25 終端構造及びトレンチ金属酸化膜半導体素子
JP2010044627A Expired - Lifetime JP5379045B2 (ja) 2000-09-22 2010-03-01 トレンチ金属酸化膜半導体素子

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001292502A Expired - Lifetime JP4702822B2 (ja) 2000-09-22 2001-09-25 終端構造及びトレンチ金属酸化膜半導体素子

Country Status (4)

Country Link
US (1) US6396090B1 (ja)
EP (1) EP1191603A3 (ja)
JP (2) JP4702822B2 (ja)
CN (1) CN1209822C (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396090B1 (en) * 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure
GB2381122B (en) * 2001-10-16 2006-04-05 Zetex Plc Termination structure for a semiconductor device
JP3631464B2 (ja) * 2001-12-27 2005-03-23 株式会社東芝 半導体装置
US6828649B2 (en) * 2002-05-07 2004-12-07 Agere Systems Inc. Semiconductor device having an interconnect that electrically connects a conductive material and a doped layer, and a method of manufacture therefor
US6855593B2 (en) * 2002-07-11 2005-02-15 International Rectifier Corporation Trench Schottky barrier diode
US7009228B1 (en) * 2003-03-04 2006-03-07 Lovoltech, Incorporated Guard ring structure and method for fabricating same
US6958275B2 (en) * 2003-03-11 2005-10-25 Integrated Discrete Devices, Llc MOSFET power transistors and methods
GB0312512D0 (en) 2003-05-31 2003-07-09 Koninkl Philips Electronics Nv Termination structures for semiconductor devices and the manufacture thereof
US7754550B2 (en) * 2003-07-10 2010-07-13 International Rectifier Corporation Process for forming thick oxides on Si or SiC for semiconductor devices
US6987305B2 (en) * 2003-08-04 2006-01-17 International Rectifier Corporation Integrated FET and schottky device
KR100964400B1 (ko) * 2003-10-01 2010-06-17 삼성전자주식회사 반도체 소자의 콘택 구조체
CN101421832A (zh) * 2004-03-01 2009-04-29 国际整流器公司 沟槽器件的自对准接触结构
US6927451B1 (en) * 2004-03-26 2005-08-09 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
JP2006120789A (ja) * 2004-10-20 2006-05-11 Toshiba Corp 半導体装置
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7525122B2 (en) * 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
US7750398B2 (en) * 2006-09-26 2010-07-06 Force-Mos Technology Corporation Trench MOSFET with trench termination and manufacture thereof
US7560355B2 (en) * 2006-10-24 2009-07-14 Vishay General Semiconductor Llc Semiconductor wafer suitable for forming a semiconductor junction diode device and method of forming same
US8017494B2 (en) * 2007-01-31 2011-09-13 International Rectifier Corporation Termination trench structure for mosgated device and process for its manufacture
KR100861213B1 (ko) * 2007-04-17 2008-09-30 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US8269265B2 (en) * 2008-07-14 2012-09-18 Microsemi Semiconductor (U.S.) Inc. Trench capacitor for high voltage processes and method of manufacturing the same
JP2010098189A (ja) * 2008-10-17 2010-04-30 Toshiba Corp 半導体装置
US20110084332A1 (en) * 2009-10-08 2011-04-14 Vishay General Semiconductor, Llc. Trench termination structure
JP5531620B2 (ja) * 2010-01-05 2014-06-25 富士電機株式会社 半導体装置
CN101853854B (zh) * 2010-03-12 2012-11-21 无锡新洁能功率半导体有限公司 一种改进型终端结构的沟槽功率mos器件
US8853770B2 (en) * 2010-03-16 2014-10-07 Vishay General Semiconductor Llc Trench MOS device with improved termination structure for high voltage applications
US8928065B2 (en) * 2010-03-16 2015-01-06 Vishay General Semiconductor Llc Trench DMOS device with improved termination structure for high voltage applications
TWI455287B (zh) 2010-11-04 2014-10-01 Sinopower Semiconductor Inc 功率半導體元件之終端結構及其製作方法
JP5671966B2 (ja) * 2010-11-17 2015-02-18 富士電機株式会社 半導体装置の製造方法および半導体装置
TWI414070B (zh) * 2011-06-02 2013-11-01 Anpec Electronics Corp 半導體功率元件
CN103107193A (zh) * 2011-11-11 2013-05-15 上海华虹Nec电子有限公司 一种沟槽型绝缘栅场效应管
CN102437188A (zh) * 2011-11-25 2012-05-02 无锡新洁能功率半导体有限公司 功率mosfet器件及其制造方法
CN103137690B (zh) * 2011-11-29 2016-10-26 上海华虹宏力半导体制造有限公司 一种沟槽型绝缘栅场效应管及其制造方法
US20130168765A1 (en) * 2012-01-04 2013-07-04 Vishay General Semiconductor Llc Trench dmos device with improved termination structure for high voltage applications
CN103426910B (zh) 2012-05-24 2016-01-20 杰力科技股份有限公司 功率半导体元件及其边缘终端结构
US20150123165A1 (en) * 2012-05-30 2015-05-07 Kyushu Institute Of Technology High-voltage insulated gate type power semiconductor device and method of manufacturing the same
CN103578972B (zh) * 2012-07-26 2016-06-29 无锡华润上华半导体有限公司 具有场终止结构的igbt背面多晶硅保护层的去除方法
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
JP6296445B2 (ja) 2014-02-10 2018-03-20 ローム株式会社 ショットキーバリアダイオード
US9570542B2 (en) 2014-04-01 2017-02-14 Infineon Technologies Ag Semiconductor device including a vertical edge termination structure and method of manufacturing
CN113838912A (zh) * 2014-11-18 2021-12-24 罗姆股份有限公司 半导体装置及半导体装置的制造方法
US9431205B1 (en) 2015-04-13 2016-08-30 International Business Machines Corporation Fold over emitter and collector field emission transistor
JP7433611B2 (ja) * 2016-04-28 2024-02-20 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
CN105977256B (zh) * 2016-06-15 2018-11-23 武汉新芯集成电路制造有限公司 一种dram器件的制备方法
US11081554B2 (en) 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
US10439075B1 (en) 2018-06-27 2019-10-08 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
US10566466B2 (en) 2018-06-27 2020-02-18 Semiconductor Components Industries, Llc Termination structure for insulated gate semiconductor device and method
CN109585572A (zh) * 2018-12-29 2019-04-05 矽力杰半导体技术(杭州)有限公司 半导体器件及其制造方法
CN113809179A (zh) * 2021-10-20 2021-12-17 无锡橙芯微电子科技有限公司 一种sic dmos器件结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256369A (ja) * 1991-02-08 1992-09-11 Nissan Motor Co Ltd 半導体装置
JP2912508B2 (ja) * 1992-11-13 1999-06-28 シャープ株式会社 縦型ｍｏｓトランジスタの製造方法
JPH08213606A (ja) * 1995-02-06 1996-08-20 Fuji Electric Co Ltd 炭化ケイ素横形高耐圧ｍｏｓｆｅｔ
DE19636302C2 (de) * 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
JP4164892B2 (ja) * 1997-06-30 2008-10-15 株式会社デンソー 半導体装置及びその製造方法
JPH11135512A (ja) * 1997-10-31 1999-05-21 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
JP4463888B2 (ja) * 1998-09-25 2010-05-19 Ｎｅｃエレクトロニクス株式会社 絶縁ゲート型半導体装置およびその製造方法
JP3417852B2 (ja) * 1998-09-29 2003-06-16 株式会社東芝 電力用素子
WO2000042665A1 (de) * 1999-01-11 2000-07-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mos-leistungsbauelement und verfahren zum herstellen desselben
GB0002235D0 (en) * 2000-02-02 2000-03-22 Koninkl Philips Electronics Nv Trenched schottky rectifiers
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
US6396090B1 (en) * 2000-09-22 2002-05-28 Industrial Technology Research Institute Trench MOS device and termination structure

Also Published As

Publication number Publication date
EP1191603A3 (en) 2004-11-17
US6396090B1 (en) 2002-05-28
EP1191603A2 (en) 2002-03-27
JP2002217426A (ja) 2002-08-02
JP2010157761A (ja) 2010-07-15
CN1209822C (zh) 2005-07-06
JP4702822B2 (ja) 2011-06-15
CN1348220A (zh) 2002-05-08

Similar Documents

Publication Publication Date Title
JP5379045B2 (ja) トレンチ金属酸化膜半導体素子
JP5309058B2 (ja) トレンチ金属酸化膜半導体素子及び終端構造の製造方法
US11652166B2 (en) Power device having super junction and Schottky diode
JP5154347B2 (ja) 超接合半導体ディバイスおよび超接合半導体ディバイスの製造方法
US9385202B2 (en) Semiconductor device having a patterned gate dielectric
EP1340263B1 (en) Trench-gate field-effect transistors and their manufacture
US10685955B2 (en) Trench diode and method of forming the same
JP2004522319A (ja) ショットキー障壁を持つ半導体デバイスの製造
US20200020798A1 (en) Power mosfet with an integrated pseudo-schottky diode in source contact trench
CN105900244B (zh) 用于高电压应用的具有含多场弛豫沟槽的终端结构的沟槽mos器件
JP4261335B2 (ja) トレンチゲート半導体デバイスの製造
US8017494B2 (en) Termination trench structure for mosgated device and process for its manufacture
CN110914997A (zh) 具有locos沟槽的半导体器件
US9236431B2 (en) Semiconductor device and termination region structure thereof
US20220052152A1 (en) Sidewall dopant shielding methods and approaches for trenched semiconductor device structures
JP4607266B2 (ja) 半絶縁ポリシリコン（ｓｉｐｏｓ）を用いた電力半導体装置及びその製造方法
JP3354127B2 (ja) 高電圧素子及びその製造方法
CN115376925B (zh) 一种沟槽栅mosfet器件及其制造方法
US20200279912A1 (en) Super junction semiconductor device and method of manufacturing the same
TW456049B (en) Trench-type metal oxide semiconductor stop structure
JPH11145155A (ja) 半絶縁ポリシリコン（ｓｉｐｏｓ）膜を用いた電力半導体装置の製造方法
CN113451296B (zh) 具有横向绝缘栅极双极性晶体管的功率元件及其制造方法
US11222974B2 (en) Trench gate semiconductor device and method of manufacture
KR100277680B1 (ko) 개선된 엘아이지비티 전력소자
KR100776827B1 (ko) 분할형 애노드를 갖는 절연 게이트 바이폴라 트랜지스터 및그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130313

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130318

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130415

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130926

R150 Certificate of patent or registration of utility model

Ref document number: 5379045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250