JPH1167784A - トランジスタ - Google Patents

Abstract

(57)【要約】 【課題】 トランジスタにＦＬＲを設けても、十分な耐
圧を得ることが困難であった。 【解決手段】 ベース領域１１とエミッタ領域１２と第
１及び第２のコレクタ領域１３、１４とを有するトラン
ジスタにおいて、ベース領域１１を囲むように溝１６を
設ける。第１のコレクタ領域１３よりも不純物濃度が高
い第２のコレクタ領域１４の突出部分を溝１６の下側に
設けず、平面的に見てベース領域１１の内側に限定して
設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、耐圧向上が図られ
たトランジスタに関する。

【０００２】

【従来の技術】図１に示すように、ベース領域１に包囲
されるエミッタ領域２を格子状又は島状に形成したパワ
ートランジスタは公知である。図１のトランジスタにお
いては、Ｎ⁺ 型コレクタ領域４に隣接しているＮ型コレ
クタ領域３とＰ⁺ 型ベース領域１との間のＰＮ接合５の
外周側の耐圧を向上させるために、ベース領域１の外周
を包囲するようにベース領域１と同じＰ⁺ 型半導体領域
から成るフィールド・リミッティング・リング即ちＦＬ
Ｒ（Field Limiting Ring ）領域６が形成されている。
このＦＬＲ領域６は、ガードリングと呼ばれることもあ
り、プレーナ構造の耐圧向上に寄与する。なお、７はベ
ース電極、８はエミッタ電極、９はコレクタ電極であ
る。

【０００３】

【発明が解決しようとする課題】しかし、このようにＦ
ＬＲ領域６を形成しても、十分な耐圧向上効果は得られ
なかった。この理由はＦＬＲ領域６から延びる空乏層が
Ｎ⁺ 型コレクタ領域４に到達（リーチスルー）し、空乏
層の延びが制限され、空乏層による電界緩和効果が十分
に発揮されないためである。耐圧向上を図るために、ベ
ース領域１の外周縁部分に溝を形成し、メサ型構造にす
ることが考えられる。しかし、図１の構造のトランジス
タにおいてメサ型構造のための溝を形成しても空乏層が
溝の下で突出してＮ⁺ 型コレクタ領域４に到達し、図１
のＦＬＲ領域６と同様な問題が生じる。なお、図１にお
いて、Ｎ型コレクタ領域３を厚く形成すればリーチスル
ーの問題は解決するが、コレクタ領域３の抵抗が大きく
なり、電力損失が増大する。

【０００４】そこで、本発明は電力損失の増大を抑えて
耐圧向上を図ることができるトランジスタを提供するこ
とを目的とする。

【０００５】

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、半導体基板内にベース
領域とエミッタ領域と第１のコレクタ領域と前記第１の
コレクタ領域よりも高い不純物濃度を有する第２のコレ
クタ領域とが設けられ、前記半導体基板の一方の主面に
おいて前記ベース領域にベース電極が接続され且つ前記
エミッタ領域にエミッタ電極が接続され、前記半導体基
板の他方の主面に設けられたコレクタ電極に対して前記
第２のコレクタ領域が接続され、前記第１のコレクタ領
域と前記ベース領域との間にＰＮ接合が生じるように前
記ベース領域が前記第１のコレクタ領域に隣接配置さ
れ、前記エミッタ領域の底面及び側面が前記ベース領域
で包囲され、前記半導体基板の一方の主面において前記
ベース領域を囲むように前記第１のコレクタ領域が配置
されたトランジスタにおいて、前記ベース領域と前記第
１のコレクタ領域との間のＰＮ接合の端が露出するよう
に前記半導体基板の一方の主面に溝が設けられ、前記溝
は前記ベース領域の側面側を包囲するように配置され、
前記ＰＮ接合の端が露出している側の前記溝の壁面が前
記一方の主面に対して傾斜するように形成され、前記溝
と前記第２のコレクタ領域との最短距離が前記ベース領
域と前記第２のコレクタ領域との最短距離よりも長くな
るように前記第２のコレクタ領域が配置されていること
を特徴とするトランジスタに係わるものである。なお、
請求項２に示すように第３のコレクタ領域を設けること
ができる。

【０００６】

【発明の効果】各請求項の発明によれば、溝の壁面が傾
斜面となっているので、ＰＮ接合の露出端近傍における
空乏層の幅が広くなり、ＰＮ接合の端部の耐圧が向上す
る。また、溝を形成することによって溝の下側にも空乏
層が広がるが、溝と第２のコレクタ領域との最短距離が
ベース領域と第２のコレクタ領域との最短距離よりも長
くなっているので、溝の近傍において空乏層が第２のコ
レクタ領域に到達することを防ぐことができ、空乏層が
良好に広がり、耐圧向上を図ることができる。

【０００７】

【実施形態及び実施例】次に、図面を参照して本発明の
実施形態及び実施例を説明する。

【０００８】

【第１の実施例】図２を参照して第１の実施例のパワー
トランジスタを説明する。図２のトランジスタは、図１
と同様に、シリコン半導体基板１０内にＰ⁺ 型半導体領
域から成るベース領域１１と、Ｎ⁺ 型半導体領域から成
るエミッタ領域１２と、Ｎ型半導体領域から成る第１の
コレクタ領域１３と、第１のコレクタ領域１３よりも不
純物濃度の高いＮ⁺ 型半導体領域から成る第２のコレク
タ領域１４とを有する。しかし、図２のトランジスタは
ＦＬＲ領域は有さず、その代りに基板１０の一方の主面
１５に本発明に従う溝１６を有する。この溝１６の表面
にはガラスから成る保護膜１７が設けられている。ま
た、半導体基板１０の上面１５には絶縁膜１８が設け
れ、ここに設けれた開口１８ａを介してベース領域１１
にベース電極１９が接続され、また開口１８ｂを介して
エミッタ電極２０が接続されている。半導体基板１０の
他方の主面即ち下面２１にはコレクタ電極２２が設けら
れ、これが第１及び第２のコレクタ領域１３、１４に接
続されている。

【０００９】各部を詳しく説明すると、ベース領域１１
は第１のコレクタ領域１３の中に不純物拡散で島状に形
成され、この底面は第１のコレクタ領域１３に隣接し、
両者間にＰＮ接合２３が生じている。ベース領域１１の
側面は溝１６の壁面になっている。図３から明らかなよ
うにエミッタ領域１２は平面的に見てベース領域１１内
に不純物拡散で格子状に形成されている。この結果、半
導体基板１０の上面１５にはベース領域１１が島状に露
出している。即ち、エミッタ領域１２とベース領域１１
はいわゆるメッシュエミッタ又はベースアイランドと呼
ばれる構造になっている。図３では格子状エミッタ領域
１２の中に９個のベース領域１１が原理的に示されてい
るが、実際には更に多い。

【００１０】第１のコレクタ領域１３は溝１６を形成す
る前には図１と同様にベース領域１１を包囲するように
形成されたものであるが、溝１６を形成した後には平面
的に見て溝１６を介してベース領域１１を包囲してい
る。この第１のコレクタ領域１３の外周側部分は基板１
０の一方の主面１５と他方の主面２１に露出し、他方の
主面２１においてコレクタ電極２２に接続されている。
第１のコレクタ領域１３の不純物濃度（５×１０¹³ｃｍ
^-3）よりも高い不純物濃度（１〜５×１０²⁰ｃｍ^-3）を
有する第２のコレクタ領域１４は、半導体基板１０の下
面２１の全領域に露出するようには形成されておらず、
平面的に見てベース領域１１に含まれ且つエミッタ領域
１２を含むように形成されている。即ち、第２のコレク
タ領域１４は下面２１に露出する部分を除いて第１のコ
レクタ領域１３に包囲され、ベース領域１１の底面に対
向している。なお、この第２のコレクタ領域１４は、第
１のコレクタ領域１３の下面側から不純物を拡散するこ
とによって形成することができる。第２のコレクタ領域
１４を更に詳しく説明すると、これは溝１６の下側には
形成されていない。この第２のコレクタ領域１４の最外
周縁は、平面的に見て溝１６の内周縁よりも内側に配置
されている。従って、溝１６と第２のコレクタ領域１４
との最短距離Ｌ2 は、ベース領域１１と第２のコレクタ
領域１４との最短距離Ｌ1 よりも長い。

【００１１】溝１６は、ベース領域１１の外周を隣接し
て包囲するように平面的に見て環状に形成されている。
この溝１６の壁面には第１のコレクタ領域１３とベース
領域１１が露出しており、その表面はガラス保護膜１７
によって被覆されている。溝１６はベース領域１１を図
１のベース領域１と同様に拡散によって形成した後、ベ
ース領域１１の周辺をエッチングすることによって形成
したものであり、その深さはベース領域１１の深さより
も深くなっている。但し、溝１６と第２のコレクタ領域
１４との最短距離Ｌ2 が、ベース領域１１と第２のコレ
クタ領域１４との最短距離Ｌ1 よりも長くなるように、
溝１６の底面位置が決定されている。溝１６はベース領
域１１と第１のコレクタ領域１３との間に形成されてい
るＰＮ接合２３よりも深く形成されているので、ＰＮ接
合２３の端が溝１６の壁面に露出している。この溝１６
の壁面は基板１０の一方の主面１５に対して垂直な面で
はなく、傾斜した面である。従って、ベース領域１１と
この下の第１のコレクタ領域１３の一部は台形状即ちメ
サ状である。溝１６の入り口の幅を広くし、底面の幅を
狭くして壁面に傾斜を持たせることは周知のエッチング
によって容易に達成される。

【００１２】図２のトランジスタのベース領域１１と第
１のコレクタ領域１３との間に形成されたＰＮ接合２３
を逆バイアスする方向に電圧が印加されると、ＰＮ接合
２３から空乏層２４が広がる。この空乏層２４はベース
領域１１に比べて第１のコレクタ領域１３の方が不純物
濃度が低いため、主として第１のコレクタ領域１３側に
広がるが、ベース領域１１側にも図２に示すように広が
る。このとき、溝１６によって包囲されたベース領域１
１は断面台形状になっているため、ベース領域１１内に
広がる空乏層２４は図２に示すようにベース領域１１の
溝１６側で相対的に幅広になる。即ち、ベース領域１１
内に広がる空乏層２４の上端とＰＮ接合２３との間隔は
ベース領域１１の中央側で相対的に短く、溝１６側で相
対的に長くなっている。また空乏層２４は第１のコレク
タ領域１３の溝１６の下側にも広がる。しかし、溝１６
の下側には第２のコレクタ領域１４が形成されておら
ず、溝１６と第２のコレクタ領域１４との最短距離が長
くなっているので、溝１６から下側に延びる空乏層２４
が第２のコレクタ領域１４に到達し難い。従って、半導
体基板１０の表面における空乏層２４の広がりが溝１６
によってさほど制限されず、高耐圧化が良好に達成され
る。

【００１３】上述から明らかなように、本実施例のトラ
ンジスタでは、電界集中が起り易いＰＮ接合２３の端部
領域で空乏層２４が中央領域よりも溝１６の傾斜壁面の
効果で幅広になり、また、ＰＮ接合２３の周辺領域にお
ける空乏層２４が溝１６及び第２のコレクタ領域１４に
よって制限されずに電界集中を緩和するようになめらか
に広がるので、高耐圧化が良好に達成される。なお、第
２のコレクタ領域１４は、平面的に見てエミッタ領域１
２を含むように設けられているので、通常のトランジス
タ動作は図１の従来のトランジスタと実質的に同一に生
じる。

【００１４】

【第２の実施例】次に、図４を参照して第２の実施例の
トランジスタを説明する。但し、図４において図２と実
質的に同一の部分には同一の符号を付してその説明を省
略する。図４のトランジスタは図２のトランジスタに第
３のコレクタ領域２５を付加した他は図２と実質的に同
一に構成されている。図４の第３のコレクタ領域２５は
例えば拡散定数が低いアンチモンを不純物として含み且
つ１〜３×１０¹⁸ｃｍ^-3程度の不純物濃度を有するＮ型
半導体領域であり、エピタキシャル成長の基板領域であ
る。従って、第３のコレクタ領域２５の下面全部が半導
体基板１０の下面２１となっている。第２のコレクタ領
域１４は第１及び第３のコレクタ領域１３、２５に挟ま
れた状態即ち埋め込まれた状態に形成されており、この
少なくとも一部又は全部がベース領域１１に対向するよ
うに配置されている。この第２のコレクタ領域１４は拡
散定数が第３のコレクタ領域２５の不純物よりも高い例
えばリンを不純物拡散することによって得たＮ⁺ 型半導
体領域であり、第１及び第３のコレクタ領域１３、２５
よりも高い１×１０¹⁹ｃｍ^-3程度の不純物濃度を有す
る。なお、第２のコレクタ領域１４は第３のコレクタ領
域２５に例えばリンを選択的に拡散し、この上にＮ^- 型
半導体のエピタキシャル成長層を形成し、過熱処理する
ことによって得られる。図４の第１のコレクタ領域１３
の不純物濃度は例えば５×１０¹³ｃｍ^-3である。図４の
トランジスタにおいても、第２のコレクタ領域１４と溝
１６との関係は図２のトランジスタと同様であるので、
第２の実施例は第１の実施例と同一の効果を有する。

【００１５】

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図５に示すように第２のコレクタ領域１４を他
方の主面２１の全部又は大部分に設け、平面的に見てベ
−ス領域１１の下の部分のみを上方に突出させることが
できる。これによっても第１及び第２の実施例と同様な
効果が得られる。なお、図５及び後述する図６及び図７
において図２と実質的に同一部分には同一の符号が付け
られている。 （２） 図６に示すように溝１６の外側にベ−ス領域１
１と同一のＰ⁺ 型領域１１ａが残存するように溝１６を
形成することができる。即ち、ベ−ス領域１１を拡散で
形成した後にベ−ス領域１１の周辺の一部が残るように
溝１６をエッチングで形成することができる。これによ
り、第１及び第２の実施例と同一の効果が得られる他
に、ベ−ス・コレクタ間のＰＮ接合の表面近傍部分を完
全に分離できるという効果も得られる。またＰ⁺ 型領域
１１ａをＦＬＲとして機能させることができる。 （３） 図７に示すように例えば図２と同一の構造のト
ランジスタにおいて、第１のコレクタ領域１３の最外周
側に第１のコレクタ領域１３と同一の導電型でこれより
も不純物濃度の高い拡散領域から成るチャンネルストッ
パ領域２６を設けることができる。図４、図５、図６の
トランジスタにおいても図７と同様なチャンネルストッ
パ領域２６を設けることができる。 （４） 図２、図４、図５、図６及び図７のトランジス
タの溝１６の外側の第１のコレクタ領域１３に図１のＦ
ＬＲ領域６と同様なものを設けることができる。

【図面の簡単な説明】

【図１】従来のトランジスタを示す断面図である。

【図２】本発明の第１の実施例のトランジスタを示す断
面図である。

【図３】図２の基板の縮小平面図である。

【図４】本発明の第２の実施例のトランジスタを示す断
面図である。

【図５】変形例のトランジスタを示す断面図である。

【図６】別の変形例のトランジスタを示す断面図であ
る。

【図７】更に別の変形例のトランジスタの一部を示す断
面図である。

【符号の説明】

１１ べース領域 １２ エミッタ領域 １３ 第１のコレクタ領域 １４ 第２のコレクタ領域 １６ 溝

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体基板内にベース領域とエミッタ領
   域と第１のコレクタ領域と前記第１のコレクタ領域より
   も高い不純物濃度を有する第２のコレクタ領域とが設け
   られ、前記半導体基板の一方の主面において前記ベース
   領域にベース電極が接続され且つ前記エミッタ領域にエ
   ミッタ電極が接続され、前記半導体基板の他方の主面に
   設けられたコレクタ電極に対して前記第２のコレクタ領
   域が接続され、前記第１のコレクタ領域と前記ベース領
   域との間にＰＮ接合が生じるように前記ベース領域が前
   記第１のコレクタ領域に隣接配置され、前記エミッタ領
   域の底面及び側面が前記ベース領域で包囲され、前記半
   導体基板の一方の主面において前記ベース領域を囲むよ
   うに前記第１のコレクタ領域が配置されたトランジスタ
   において、 前記ベース領域と前記第１のコレクタ領域との間のＰＮ
   接合の端が露出するように前記半導体基板の一方の主面
   に溝が設けられ、 前記溝は前記ベース領域の側面側を包囲するように配置
   され、 前記ＰＮ接合の端が露出している側の前記溝の壁面が前
   記一方の主面に対して傾斜するように形成され、 前記溝と前記第２のコレクタ領域との最短距離が前記ベ
   ース領域と前記第２のコレクタ領域との最短距離よりも
   長くなるように前記第２のコレクタ領域が配置されてい
   ることを特徴とするトランジスタ。
2. 【請求項２】 更に、第３のコレクタ領域が設けられ、
   この第３のコレクタ領域は前記第１のコレクタ領域の不
   純物濃度よりも高い不純物濃度を有し、且つ前記第１及
   び第２のコレクタ領域と前記半導体基板の他方の主面と
   の間に配置され、前記コレクタ電極が前記第３のコレク
   タ領域に接続されていることを特徴とする請求項１記載
   のトランジスタ。