JPS62214662A - 縦型ｐｎｐトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路に組み込まれる縦型ＰＮＰ）−
ランジスタの改良に関する。

（ロ）従来の技術 従来の縦型ＰＮＰトランジスタの製造方法を第３図（イ
）乃至第３図（＊）を用いて説明する。

先ず第２図（イ）に示す如く、半導体基板（１〉として
Ｐ型のシリコン基板を用い、基板（１）上に選択的にア
ンチモン（Ｓｂ）をデポジットしてＮ＋型の埋込層（２
）を形成し、埋込層（２）上および埋込層（２）を囲む
基板（１）表面にはポロン（Ｂ）をデポジットしてコレ
クタ埋込層（３）と上下分離領域（４）の下拡散層（５
）を形成する。

次に第２図（ロ）に示す如く、基板（１）全面に周知の
気相成長法によりＮ−型のエピタキシャル層（６）を所
定厚さに形成する。この時埋込層（２）、コレクタ埋込
層（３）および不拡散Ｗｊ（５）は上下方向に若干拡散
される。

次に第２図（ハ）に示す如く、エピタキシャル層（６）
表面のコレクタ埋込層（３）上に対応する領域に選択的
にリン（Ｐ）をイオン注入してベース領域（７）を付着
する。このイオン注入はリン（Ｐ）をドーズ量１０”　
〜１０目ｃｍ　−”で加速電圧８０〜１００Ｋｅｙで行
う。

次に第２図（ニ）に示す如く、エピタキシャル層（６）
表面から上下分離領域（４）の上拡散層（８）とコレク
タ導出領域（９）を約１２００°Ｃ１３〜４時間で拡散
し、同時に埋込層（２）とコレクタ埋込層（３）及び下
拡散層り５〉をエピタキシャル層（６）内にはい上らせ
て拡散し、ベース領域（７）をドライブインする。この
工程で上拡散層（８）は下拡散層（５）と連結してエピ
タキシャル層（６）を接合分離し、コレクタ導出領域（
９〉はコレクタ埋込層（３〉まで達してベース領域（７
）全周を囲む。具体的には、エピタキシャル層（６〉の
厚みを１３μｍとすると上拡散層（８）は約９μｍの深
さに拡散され、下拡散層（５）は約７μｍの深さにはい
上げられる。またボロン（Ｂ）とアンチモン（Ｓｂ）の
拡散係数の差によりコレクタ埋込層（３）は約７μｍ１
埋込層（２〉は約３μｍの深さにはい上げられ、ベース
領域（７）は不純物濃度の差により上拡散層（８）より
浅く約４μｍの深さに拡散される。

次に第２図（＊）に示す如く、ベース領域（７）表面に
拡散深き約２μｍのＰ型エミッタ領域（１０）を形成し
、続いて拡散深さ約１．５μｍのＮ＋型ベースコンタク
ト領域（１１）を形成する。尚エミッタ領域（１０〉は
ＮＰＮ）ランジスタのベース拡散工程で形成し、ベース
コンタクト領域（１１）はＮＰＮ　トランジスタのエミ
ッタ拡散工程で形成する。

この様に形成した縦型ＰＮＰ　トランジスタにおいては
、活性ベースの大部分をイオン注入により形成したベー
ス領域（７）で形成するので、その不純物濃度が内部に
ドリフト電界を生じさせてエミッタから注入したホール
を加速する方向に働き、高い利得帯域幅積ｆアが得られ
る。また縦型ＰＮＰ　トランジスタのｈ□はほぼイオン
注入により形成したベース領域（７）で決定きれるので
、エピタキシャル層（６）の比抵抗や厚さがばらついて
もり、はあまりばらつかない。

局所る縦型ＰＮＰトランジスタは、例えば特開昭５９−
２１１２７０号公報に記載されている。

（ハ）発明が解決しようとする問題点 しかしながら、従来の製造方法では上下分離領域（４）
の上拡散層（８）と下拡散層（５）とを同時に拡散し且
つその工程でコレクタ埋込層（３）、コレクタ導出領域
（９）及びベース領域（７）をも同時に拡散形成してい
る。するとこの拡散工程では、イオン注入による低濃度
のベース領域（７）を十分に深く、しかもアンチモン（
Ｓｂ）とボロン（Ｂ）の拡散係数の差で形成するコレク
タ埋込層（３）を十分に深くはい上げるために上拡散層
（８）をかなり深く形成しなければならない。さらに上
拡散層（８）と不拡散Ｒ（５）とでは上拡散層（８）の
方が拡散に供給される不純物が多い状態、具体的に言え
ばボロン（Ｂ＞を多量に含む拡散源膜を付着したままの
状態で拡散するため、上拡散層（８）の方が上拡散層（
５）よりかなり深く拡散きれてしまう。

従って上拡散層（８）とコレクタ導出領域（９）の横方
向拡散が大きくエピタキシャル層（６）表面での占有面
積が大で集積度を向上できない欠点があった。

（二〉問題点を解決するための手段 本発明は斯上したこれらの欠点に鑑みてなされ、上下分
離領域（４）の下拡散層（５）とコレクタ埋込Ｊｉ！！
（３）とをエピタキシャル層（６）の厚みの半分以上法
くはい上げて拡散し、同時にベース領域（７）をコレク
タ埋込層（３）に到達するか又は略到達するように形成
した後、上下分離領域（４）の上拡散層（８）とコレク
タ導出領域（９〉をそれぞれ下拡散層（５）とコレクタ
埋込Ｊｌ（３）に到達するように拡散することにより、
従来の欠点を大幅に改善した縦型ＰＮＰトランジスタの
製造方法を提供するものである。

（ホ）作用 本発明によれば、あらかじめ上拡散層（５）、コレクタ
埋込層（３）およびベース領域（７）を十分に深く拡散
してから上拡散層（８〉とコレクタ導出領域（９〉を浅
く形成するので、上拡散層（８）とコレクタ導出領域（
９）の横方向拡散を抑え、集積度を向上できる。

（へ）実施例 以下、本発明による縦型ＰＮＰ　トランジスタの製造方
法を第１図（イ）乃至第１図（へ）を用いて詳細に説明
する。

先ず第１図（イ）に示す如く、半導体基板（１）として
Ｐ型のシリコン基板を用い、基板（１）上に選択的にア
ンチモン（Ｓｂ）をデポジットしてＮ１型の埋込層（２
〉を形成し、埋込層（２）上および埋込層（２）を囲む
基板（１）表面にはボロン（Ｂ）をデポジットしてコレ
クタ埋込層（３）と上下分離領域（４）の上拡散層（５
〉を形成する。

次に第１図（口〉に示す如く、基板（１）全面に周知の
気相成長法によりＮ−型のエピタキシャル層（６）を約
７μｍ厚に形成する。この時埋込層（２）、コレクタ埋
込層（３）及び上拡散層（５）は上下方向に若干拡散さ
れる。

次に第１図（ハ）に示す如く、エピタキシャル層（６）
表面のコレクタ埋込Ｊ！！　（３）上に対応する領域に
選択的にリン（Ｐ）をイオン注入してベース領域（７）
を付着する。このイオン注入はリン（Ｐ）をドーズ量１
０　”　〜１０　”ｃｍ−”で加速電圧８０〜１００Ｋ
ｅＶで行う。

次に第１図（ニ）に示す如く、基板（１）全体に約１２
００℃、２時間の熱処理を加えることにより上下分離領
域（４）の上拡散層（５）とコレクタ埋込層（３）とを
エピタキシャルＪ！ｔ（６）の厚みの半分以上深くはい
上げて拡散し、同時にベース領域（７）を上拡散層（８
）と同程度かそれより深く拡散する。具体的には、上拡
散層（５）とコレクタ埋込層（３）は基板（１）表面か
ら約５μｍはい上げて拡散し、ベース領域（７）はエピ
タキシャル層（６）表面から約３μｍ拡散する。従って
ベース領域（７）はコレクタ埋込層（３）まで完全に到
達する。尚埋込層（２）も基板（１〉表面から約２μｍ
はい上げて拡散する。

次に第１図（＊）に示す如く、エピタキシャル層（６）
表面から上下分離領域（４）の上拡散層（８）とコレク
タ導出領域（９）とを同時に選択拡散し、上下分離領域
（４）をエピタキシャル層（６）の厚みの半分“より浅
い位置で連結させてこれを接合分離する。

またコレクタ導出領域（９）はコレクタ埋込層（３）ま
で達し、ベース領域（７）を完全に囲む。

本工程は本発明の特徴とする工程で、あらかじめコレク
タ埋込Ｎ！ｊ　（３）と上拡散層〈５）をエピタキシャ
ル層（６）の厚みの半分以上深くはい上げて拡散し、同
時にベース領域（７）を十分に深く拡散した後に上拡散
層（８）とコレクタ導出領域（９）を形成しているので
、上拡散層（８）とコレクタ導出領域（９）を約３μｍ
と浅くでき、その拡散時間を約１時間と短くできる。こ
のため上拡散層（８）とコレクタ導出領域（９）の横方
向拡散を約３μｍに抑えることができ、それらの表面占
有面積を大幅に縮小できる。具体的には、拡散窓の幅が
４μｍであれば、上拡散層（５〉の幅が約１４μｍに形
成されるのに対して上拡散層（８）とコレクタ導出領域
（９）の幅は約１０μｍに形成される。

次に第１図〈へ〉に示す如く、ベース領域（７）表面に
拡散深さ約１．５μｍのＰ型エミッタ領域（１０）を形
成し、続いて拡散深さ約１．０μｍのＮ１型ベースコン
タクト領域（１１）を形成する。尚エミッタ領域（１０
）は通常のＮＰＮトランジスタのベース拡散工程で形成
し：ベースコンタクト領域（１１）は通常のＮＰＮ　ト
ランジスタのエミッタ拡散工程で形成する。

この様に形成した縦型ＰＮＰ　トランジスタは、上拡散
層（８）を浅くできるのでエピタキシャル層（６）を薄
くでき、上下分離領域（４〉がエピタキシャル層（６）
の厚みの半分より浅い位置で連結きれ且つ上拡散層（５
）は上拡散層（８）より幅広に形成きれる。またコレク
タ埋込層（３）は上拡散層（５）と同様に大きくはい上
げられ且つコレクタ導出領域（９）は上拡散層（８）と
同様に浅く形成される。そして、ベース領域（７）はコ
レクタ埋込層（３〉に達するまで十分に深く拡散きれ、
コレクタ埋込層（３）とコレクタ導出領域（９）とで完
全に囲まれる。

よって本発明によれば、コレクタ埋込層（３）とベース
領域（７〉を十分に深く拡散する一方で、上拡散層（８
）とコレクタ導出領域（９〉を浅くでき、それらの横方
向拡散を抑えて表面占有面積を大幅に縮小できる。しか
も上下分離領域（４）の下拡散層（５）は上拡散層（８
）より幅広に形成するものの、下拡散層（５）とコレク
タ導出領域（９）又は下拡散層（５）とコレクタ埋込層
（３）とはそれらの周端部が横方向拡散により湾曲して
おり、エピタキシャル層（６）深部においである程度の
離間距離が保たれているので、下拡散層（５〉はエピタ
キシャル層（６）表面での集積度の向上をあまり防げず
、上拡散層（８〉とコレクタ導出領域（９）とを十分に
近接して配置できる。よって縦型ＰＮＰ　トランジスタ
のパターンサイズを大幅に縮小できる。

また本発明によれば、上拡散層（８）の拡散時間が短い
ので熱拡散によるエピタキシャル層（６）表面の結晶欠
陥が少く、さらに下拡散層（５）を上拡散層り８）より
幅広に形成するので、多少のマスクずれがあっても完全
な接合分離が得られる。

そして本発明によれば、ベース領域（７）をコレクタ埋
込Ｊ！ｔ（３）に完全に到達するように形成すると、活
性ベースの全てをイオン注入により形成した低濃度のベ
ース領域（７）のみで形成できるので、その一部をエピ
タキシャル層（６）で形成した従来のものよりｒＴを更
に向上でき、且つエピタキシャル層（６）のばらつきに
よるり２．のばらつきがほとんど無くなる。しかもコレ
クタ埋込層（３）が十分にはい上って拡散されるので、
所定の低いｖｃ、ｇ（ｓａｔ）が得られる。

尚本発明の他の実施例として、ベース領域（７）の不純
物濃度を調整することによりベース領域（７）をエミッ
タ領域（１０）より深くコレクタ埋込層り３）の上部よ
り浅く形成しても、従来例と同程度の高いｒ７とｈｙｔ
のばらつきが少い縦型ＰＮＰ　トランジスタが得られる
。

（ト）発明の詳細 な説明した如く、本発明によればコレクタ埋込層（３〉
とベース領域（７）を十分に深く拡散できる一方で、上
拡散Ｊｉ！（８）とコレクタ導出領域〈９〉を浅く形成
できる。従って上拡散層（８）とコレクタ導出領域（９
）の横方向拡散を抑え、それらの表面占有面積を大幅に
縮小して集積度を向上できる利点を有する。

また上拡散Ｊｉ＜８）の拡散時間が短いので、熱拡散に
よるエピタキシャル層（６〉表面の結晶欠陥が少く、ト
ランジスタの雑音が低減し、さらに上拡散層（８）より
下拡散層（５）を幅広にするので、多少のマスクずれが
あっても完全な接合分離が得られるという利点を有する
。

きらに本発明を用いればベース領域（７）をコレクタ埋
込層（３）に完全に到達させることもできるので、活性
ベースの全てをイオン注入により形成した低濃度のベー
ス領域＜７）のみで形成できる。

この結果、一部をエピタキシャル層（６）で形成してい
た従来のものよりｆｑを更に向上でき、且つエピタキシ
ャル層（６）のばらつきによるｈＦｌｌのばらつきがほ
とんど無くなるという利点を有する。

【図面の簡単な説明】

第１図（イ）乃至第１図（へ）は本発明を説明するため
の工程断面図、第２図（イ）乃至第２図（ネ）は従来の
縦型ＰＮＰ　トランジスタの製造方法を説明するための
工程断面図である。 （１）は半導体基板、　（３）はコレクタ埋込層、（５
）は上下分離領域（４）の上拡散層、　（６）はエピタ
キシャル層、（７）はベース領域、（８）は上下分離領
域（４）の上拡散層、　（９）はコレクタ導出領域であ
る。 出願人　三洋電機株式会社外１名 代理人　弁理士　西野卓嗣　外１名 第１図（イ２ 第　１１図　（口２ １　　　　　　　３　　　　ｌ 第１図（八〕 第１図（：ｌ−Ｊ 第１図（４） 第１　図　（へ〕 第２図　１，４１ ｔＩ２　　図　（口］ ＠２　図　（ハ） 第２０！Ｉ　（ニ） １　　　　　　　ノ　　　　　　　　Ｊ第２ｒＭ鋒）

Claims (1)

【特許請求の範囲】
1. （１）一導電型半導体基板表面に埋込層を形成する逆導
   電型の不純物を付着し、該埋込層上および前記埋込層を
   囲む前記基板表面にコレクタ埋込層および上下分離領域
   の下拡散層を形成する一導電型の不純物を付着する工程
   、 前記基板全面に逆導電型のエピタキシャル層を積層する
   工程、 前記エピタキシャル層表面の前記コレクタ埋込層に対応
   する部分にベース領域を形成する逆導電型の不純物をイ
   オン注入により付着する工程、前記基板全体を加熱処理
   して前記下拡散層を前記エピタキシャル層の厚みの半分
   以上はい上らせて拡散し、同時に前記ベース領域を前記
   コレクタ埋込層に到達するか又は略到達するように形成
   する工程、 前記エピタキシャル層表面より前記上下分離領域を形成
   する上拡散層を拡散して前記下拡散層に到達させ、同時
   にコレクタ導出領域を拡散して前記コレクタ埋込層に到
   達させる工程、 前記ベース領域表面に一導電型のエミッタ領域を形成す
   る工程、 前記ベース領域表面に逆導電型のベースコンタクト領域
   を形成する工程とを具備することを特徴とする縦型ＰＮ
   Ｐトランジスタの製造方法。