JP4596749B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4596749B2 JP4596749B2 JP2003153162A JP2003153162A JP4596749B2 JP 4596749 B2 JP4596749 B2 JP 4596749B2 JP 2003153162 A JP2003153162 A JP 2003153162A JP 2003153162 A JP2003153162 A JP 2003153162A JP 4596749 B2 JP4596749 B2 JP 4596749B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- conductivity type
- base region
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の属する技術分野】
本発明は半導体装置およびその製造方法に係り、特に耐圧の確保とコレクタ−エミッタ間飽和電圧の低減を両立できる半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
現在、携帯機器用のトランジスタとして、コレクタ−エミッタ端子間電圧(飽和電圧)を低減した、低飽和電圧バイポーラトランジスタ(以下低飽和トランジスタと称する)が多く使用される。
【0003】
図7および図8を参照して従来の半導体装置を、マルチベース構造のNPN型トランジスタを例に示す。
【0004】
図7は、NPN型トランジスタの断面構造である。
【0005】
N+型シリコン半導体基板21上に、コレクタ領域22となるN型エピタキシャル層が積層される。コレクタ領域22表面にはP型不純物拡散領域であるベース領域26を設け、ベース領域26表面には、ベース電極の取り出しがマルチアイランド状になるようにN+型のメッシュ状のエミッタ領域27が形成される。
【0006】
更に、ベース領域26、エミッタ領域27にはベース電極29、エミッタ電極30がコンタクトし、基板裏面にはコレクタ電極31を設ける。
【0007】
図8に従来のNPN型トランジスタの製造方法の一例を示す。
【0008】
図8(A)の如く、N+型シリコン半導体基板21上にN型エピタキシャル層22を形成し、コレクタ領域22とする。コレクタ領域22の厚みはエピタキシャル成長のガス流量及び時間をコントロールして所定の厚みに形成する。その後、全面に最初の熱酸化膜24を形成する。次に既知のフォトリソグラフィ工程により熱酸化膜24の所定のベース領域部分を開口する。全面にP型不純物を注入後、アニール処理により不純物イオンを拡散させてベース領域26を形成する。
【0009】
更に、図8(B)の如く、既知のフォトリソグラフィ工程により、熱酸化膜24の所定のエミッタ領域部分を開口し、N+型イオンをデポジットする。その後N+型イオンをアニール処理により拡散してエミッタ領域27を形成する。
【0010】
更に、熱酸化膜24の所定のベース領域26、エミッタ領域27部分にコンタクト孔を設け、ベース電極29、エミッタ電極30を形成する。また、裏面にコレクタ電極31を形成し、図7に示す最終構造を得る。
【0011】
このように、従来の低飽和トランジスタは、ベース領域26およびエミッタ領域27を細分化したセル構造で、これによりエミッタ周辺長を稼いで飽和電圧の低減を図っている(例えば非特許文献1参照。)。
【0012】
【非特許文献1】
赤木修、他3名、「新世代低飽和トランジスタ」、三洋電機技報、三洋電機株式会社、平成14年6月、VOL.34、No.1、p.68−p69
【0013】
【発明が解決しようとする課題】
上記のトランジスタのスイッチングスピードを向上させるには、ライフタイムキラーとなるPtやAuを半導体素子領域形成後に半導体基板裏面から導入する手法が知られている。また、ベース領域26を浅く形成することによりエミッタ領域27とベース領域26の間の距離(ベース幅(WB))を狭くする方法も一般的である。
【0014】
しかし、ライフタイムキラーとなるAu、Pt等の重金属は、結晶欠陥と同様に再結合中心を形成するためリーク電流を増加させることになる。また拡散領域であるベース領域26を浅く形成すると、その曲率半径が低下することになり、コレクタ領域22の耐圧が低下してしまう。そこで、この場合は、コレクタ領域22の不純物濃度を低くすることで耐圧を維持する必要がある。しかし、コレクタ領域22の不純物濃度が低濃度であると高抵抗となるため、コレクタ領域22の抵抗が大きく寄与するコレクタ−エミッタ間飽和電圧(VCE(sat))が増加してしまう問題がある。
【0015】
【課題を解決するための手段】
本発明は上述した種々の問題点に鑑みてなされたものであり、第1に、一導電型の半導体基板と、前記半導体基板上に設けた一導電型のコレクタ領域と、前記コレクタ領域上に複数の島状に設けた逆導電型の第1のベース領域と、前記複数の第1のベース領域表面に渡って、該第1のベース領域よりも浅く設けられた第2のベース領域と、前記第1のベース領域と交互に設けた一導電型のエミッタ領域とを具備することにより解決するものである。
【0016】
第2に、一導電型の高濃度半導体基板と、前記半導体基板上に設けた一導電型のコレクタ領域と、前記コレクタ領域上に複数の島状に設けた逆導電型の第1のベース領域と、前記複数の第1のベース領域表面に渡って、該第1のベース領域よりも浅く設けられた第2のベース領域と、前記第1のベース領域と交互に設けた一導電型のエミッタ領域と、前記エミッタ領域下方で該エミッタ領域に対応して設けられた埋込み層とを具備することにより解決するものである。
【0017】
また、前記埋込み層の上部は、前記第1のベース領域の底部よりも上方にあることを特徴とするものである。
【0018】
また、前記埋込み層の上部は、前記第2のベース領域の底部よりも下方にあることを特徴とするものである。
【0019】
また、前記埋込み層は前記コレクタ領域および前記基板に埋込まれ、該基板と同程度の不純物濃度を有することを特徴とするものである。
【0020】
また、前記第1のベース領域は、前記第2のベース領域の周辺部および第2のベース領域の取り出しとなるベース電極とのコンタクト部分に設けられることを特徴とするものである。
【0021】
第3に、一導電型の高濃度半導体基板上に、内部に高濃度の一導電型の埋込み層を複数有する一導電型のコレクタ領域を形成する工程と、前記コレクタ領域表面に前記埋込み層と交互に配置される複数の逆導電型の第1のベース領域を形成する工程と、前記複数の第1のベース領域表面に渡る逆導電型の第2のベース領域を形成する工程と、前記埋込み層上方の前記第2のベース領域表面に前記埋込み層と対応する一導電型のエミッタ領域を形成する工程と、前記エミッタ領域、前記第1および第2のベース領域、および前記コレクタ領域にコンタクトするエミッタ電極、ベース電極、およびコレクタ電極を形成する工程とを具備することにより解決するものである。
【0022】
第4に、一導電型の高濃度半導体基板上に第1の一導電型エピタキシャル層を形成する工程と、前記第1の一導電型エピタキシャル層表面に高濃度一導電型不純物を導入する工程と、前記第1の一導電型エピタキシャル層上に第2の一導電型エピタキシャル層を形成してコレクタ領域を形成するとともに前記高濃度一導電型不純物を拡散して複数の埋込み層を形成する工程と、前記コレクタ領域表面に逆導電型の不純物を拡散して前記埋込み層と交互に配置される複数の島状の第1のベース領域を形成する工程と、前記コレクタ領域表面に逆導電型の不純物を拡散して前記複数の第1のベース領域表面にわたる逆導電型の第2のベース領域を形成する工程と、前記埋込み層上方の前記第2のベース領域表面に前記埋込み層と対応する一導電型のエミッタ領域を形成する工程と、前記エミッタ領域、前記第1および第2のベース領域、および前記コレクタ領域にコンタクトするエミッタ電極、ベース電極、およびコレクタ電極を形成する工程とを具備することにより解決するものである。
【0023】
また、前記第1の一導電型エピタキシャル層は、少なくとも、前記高濃度半導体基板から前記第1の一導電型エピタキシャル層へのオートドーピングが抑制できる程度の膜厚に形成することを特徴とするものである。
【0024】
また、前記第1の一導電型エピタキシャル層と前記第2の一導電型エピタキシャル層は同程度の不純物濃度を有することを特徴とするものである。
【0025】
また、前記一導電型不純物の注入領域の幅は、前記エミッタ領域の注入領域の幅よりも小さいことを特徴とするものである。
【0026】
また、前記埋込み層の上部は、前記第2のベース領域底部よりも深く、前記第1のベース領域底部よりも浅く形成されることを特徴とするものである。
【0027】
また、前記埋込み層と前記高濃度半導体基板は同程度の不純物濃度を有することを特徴とするものである。
【0028】
【発明の実施の形態】
図1から図6を参照して本発明の実施の形態を、NPN型のマルチベース構造のバイポーラトランジスタを例に詳述する。
【0029】
図1は本発明の第1の実施形態である半導体装置の構造を示す。図1(A)は平面図であり、酸化膜および電極は省略してある。図1(B)は図1(A)のA−A線断面図である。
【0030】
NPN型バイポーラトランジスタは、半導体基板1と、コレクタ領域2と、第1ベース領域5と、第2ベース領域6と、エミッタ領域7と、ベース電極9と、エミッタ電極10と、コレクタ電極11とから構成される。
【0031】
半導体基板1は、コレクタ領域2より高濃度のN+型半導体基板であり、その上にN型エピタキシャル層を成長させてコレクタ領域2とする。半導体基板1のN型不純物濃度は1018〜1020cm−3程度であり、コレクタ領域2のN型不純物濃度は、1014〜1015cm−3程度である。
【0032】
コレクタ領域2の厚みは、必要耐圧によって決定するが、本実施形態においては例えば6μm〜30μm程度とする。ここで、コレクタ領域2の厚みとは、エピタキシャル層表面からの距離とする。
【0033】
第1ベース領域5は、コレクタ領域2表面に設けたP型不純物拡散領域である。基板表面から例えば5μm程度の深さで、マルチアイランド状に複数設けられる。エミッタ領域7と交互になるように、ベース電極9とのコンタクト部分および第2ベース領域6の周端部に配置し、第2ベース領域6周端部では、第1ベース領域5がはみ出すように設ける。また、第1ベース領域5の表面付近の一部は第2ベース領域6と重畳する。第1ベース領域5表面の不純物濃度は、1×1019〜1×1020cm−3程度である。
【0034】
第2ベース領域6は、コレクタ領域2表面で、複数の第1ベース領域表面に渡って設けられた1つのP型拡散領域である。第2ベース領域6表面の不純物濃度は、1×1018〜1×1019cm−3程度であり、その拡散深さは、例えば2μm程度である。第2ベース領域6表面には、ベース電極の取り出しがマルチアイランド状になるようにN+型不純物を拡散してメッシュ状のエミッタ領域7を形成する。スイッチングスピードに影響するベース幅WBは、エミッタ領域7底部から第2ベース領域6底部までの距離となる。
【0035】
尚、第1ベース領域5および第2ベース領域6の不純物濃度および形成深さは、一例であり、必要耐圧により所望の値にする。
【0036】
更に、第1および第2ベース領域5、6とコンタクトするベース電極9およびエミッタ領域7とコンタクトするエミッタ電極10を設け、裏面にはコレクタ電極11を設ける。
【0037】
本実施形態においては、第2ベース領域6により、スイッチングスピードの向上に寄与するエミッタ領域7直下のベース幅WBを狭めることができ、且つ、第1ベース領域5によりベース曲率半径を大きくすることができる。第1ベース領域5は、第2ベース領域周端部と、エミッタ領域7間に設けられており、これら複数の第1ベース領域5の曲率が大きくなるために、ここで耐圧を確保することができる。
【0038】
また、いわゆるグラフトベース構造となる第1のベース領域5を複数設けることにより、第2ベース領域6内で均等に電流が流れ、内部の部分でのベース−コレクタ間の抵抗分をより低く、すなわちVCE(sat)を低くできる。
【0039】
従来はベース領域は1つの領域であったため、ベース幅WBと曲率半径(拡散深さ)が両立できなかった。つまり、スイッチングスピードを向上すると耐圧が確保できず、またスイッチングスピードを向上し、且つ耐圧も維持するとVCE(sat)が増大してしまう問題があった。
【0040】
しかし、本実施形態に依れば、第2ベース領域はスイッチングスピードのみを考慮してその深さをコントロールすれば良い。つまり、従来と同程度のコレクタ領域2の不純物濃度で、従来と同程度の耐圧を確保しつつ、スイッチングスピードを向上させることができる。
【0041】
また、ベース電極9は、第1ベース領域5および第2ベース領域6が重畳した部分にコンタクトできるため、ベースの取り出し抵抗をより低減することができる。
【0042】
次に、図2から図6を用いて本発明の第2の実施形態を説明する。図2は、第2の実施形態の構造を示す断面図であり、平面図は図1(A)と同様である。また、第2の実施形態は、第1の実施形態のコレクタ領域に、複数の埋込み層3bを設けるものである。それ以外の構成要素に付いては、第1の実施形態と同様であるので、詳細な説明は省略する。
【0043】
すなわち、NPN型バイポーラトランジスタは、半導体基板1と、コレクタ領域2と、第1ベース領域5と、第2ベース領域6と、埋込み層3bと、エミッタ領域7と、ベース電極9と、エミッタ電極10と、コレクタ電極11とから構成される。
【0044】
半導体基板1は、コレクタ領域2より高濃度のN+型半導体基板である。N+型基板1上にN型エピタキシャル層を成長させ、コレクタ領域2とする。コレクタ層表面には第1ベース領域5および第2ベース領域6を設ける。
【0045】
第1ベース領域5は、基板表面から例えば5μm程度の深さで、マルチアイランド状に複数設けられる。エミッタ領域7と交互になるように、ベース電極9とのコンタクト部分および第2ベース領域6の周端部に配置する。
【0046】
第2ベース領域6は、コレクタ領域2表面で、複数の第1ベース領域表面に渡って設けられる。また、第2ベース領域6表面の拡散深さは、例えば2μm程度であり、第2ベース領域表面にはベース電極の取り出しがマルチアイランド状になるようにメッシュ状にN+型不純物を拡散してエミッタ領域7を形成する。
【0047】
埋込み層3bは、コレクタ領域2およびN+型基板1内に埋込まれたN+型領域である。基板1と同程度の不純物濃度を有し、エピタキシャル層であるコレクタ領域2と基板1との界面付近からN+型不純物を上下に拡散して形成した領域である。この埋込み層3bにより、実質的に基板1が凸部を有する形状となる。埋込み層3bは複数のエミッタ領域7と対応してそのほぼ直下に設けられ、第1ベース領域5とは交互に配置される。つまり、エミッタ領域7下方のコレクタ領域2は、埋込み層3bにより、その厚みが実質薄くなっており、コレクタ領域2の抵抗を低減することができる。
【0048】
所定の耐圧を確保するためには、深い第1ベース領域5の形成が効果的であり、その深さに合わせたコレクタ領域2厚みが必要である。特に、例えば50V以上などの高耐圧系の装置では、コレクタ領域2となるエピタキシャル層の比抵抗が高く、あるいは膜厚が厚いので、浅い第2ベース領域6下方ではコレクタ抵抗を増やしてしまう恐れもある。
【0049】
しかし、本実施形態によれば、エミッタ領域7下方にのみ埋込み層3bを設けることにより、第2ベース領域6から埋込み層3bまでの実質的なコレクタ領域2の厚みが薄くでき、よりVCE(sat)を低減することができる。
【0050】
尚、耐圧を確保し、エミッタ領域7下方のコレクタ領域2の厚みを低減するためには、埋込み層3bは、その上部が第1ベース領域5底部よりも上方に位置するように形成すると良い。当然ながら、埋込み層3b上部は、第2ベース領域6には達しないよう、第2ベース領域6底部と離間して下方に設ける。
【0051】
更に、埋込み層3bは、第1ベース領域5と交互に配置するが、隣り合う第1ベース領域5からの空乏層が十分広がる距離で離間して配置する。
【0052】
次に、図3から図6を用いて、第2の実施形態の半導体装置の製造方法を説明する。
【0053】
第2の実施形態の半導体装置の製造方法は、一導電型の高濃度半導体基板上に第1の一導電型エピタキシャル層を形成する工程と、前記第1の一導電型エピタキシャル層表面に高濃度一導電型不純物を導入する工程と、前記第1の一導電型エピタキシャル層上に第2の一導電型エピタキシャル層を形成してコレクタ領域を形成するとともに前記高濃度一導電型不純物を拡散して複数の埋込み層を形成する工程と、前記コレクタ領域表面に逆導電型の不純物を拡散して前記埋込み層と交互に配置される複数の島状の第1のベース領域を形成する工程と、前記コレクタ領域表面に逆導電型の不純物を拡散して前記複数の第1のベース領域表面にわたる逆導電型の第2のベース領域を形成する工程と、前記埋込み層上方の前記第2のベース領域表面に前記埋込み層と対応する一導電型のエミッタ領域を形成する工程と、前記エミッタ領域、前記第1および第2のベース領域、および前記コレクタ領域にコンタクトするエミッタ電極、ベース電極、およびコレクタ電極とを形成する工程とから構成される。
【0054】
第1工程(図3(A)参照):一導電型の高濃度半導体基板上に第1の一導電型エピタキシャル層を形成する工程。
【0055】
まず、高濃度の半導体基板1を準備する。N+型基板1は、例えば2×1018〜5×1018cm−3程度の不純物濃度のアンチモン(Sb)や、1×1019〜3.5×1019cm−3程度の不純物濃度のヒ素(As)がドープされた基板である。
【0056】
このN+型基板1表面に、第1のN型エピタキシャル層2aを薄い膜厚で成長させる。これは、N+型基板1と所望の段差を有する埋込み層3bを形成するために必要となる低濃度の領域である。本実施形態においては、埋込み層3bによりN+型基板1を実質凸形状にすることで、エピタキシャル層2(2b)の膜厚を部分的に薄くし、コレクタ領域の抵抗を低減する。つまり、埋込み層3b上部と基板1との間には、所定の段差を形成する必要があり、そのために、埋込み層3bとなる高濃度不純物をドーピングする低濃度領域を形成するものである。
【0057】
例えば、集積回路装置においては、一般的に低濃度の基板表面に不純物をドーピングし、その後基板上にエピタキシャル層を成長させると共に、埋込み層を形成する方法を採用する。しかし、本実施形態の如く、基板1の不純物濃度が高い場合には、その基板1に高濃度不純物をドーピングして上方拡散を行っても、埋込み層が部分的に凸形状となる所望の段差が得られない恐れがある。
【0058】
また、エピタキシャル層2形成後に、基板1とエピタキシャル層2の界面にイオン注入を行って埋込み層を形成する方法では、高加速のイオン注入装置を用いる必要があり、装置の制約が大きい。更に、深い第1ベース領域5によりベースの曲率を緩和して耐圧を確保するため、エピタキシャル層2はこれに応じた厚みになっており、この様な場合は高加速のイオン注入装置であってもコントロールが困難である。
【0059】
そこで、N+型基板1上に低濃度の領域である第1のエピタキシャル層2aを形成し、そこに高濃度不純物をドーピングする。これにより、後の工程で、N+型基板1と所望の段差を有する埋込み層3bが形成できる。
【0060】
即ち、第1のエピタキシャル層2aの膜厚は、最低限、不純物が導入できる程度の薄いものでよい。しかし、後に詳述するが、以降の工程における熱処理により、N+型基板1から第1のN型エピタキシャル層2aへのオートドーピングが起こるので、少なくともそのオートドーピングを抑制できる程度の膜厚に形成するとよい。つまり、熱処理工程において、N+型基板1から、第1のN型エピタキシャル層2aへの這い上がり分を考慮した膜厚以上に形成する。
【0061】
また、第1エピタキシャル層2aが必要以上に厚いと埋込み層3b用の高濃度不純物3aが下方に拡散しても、高濃度シリコン基板1に達せず、埋込み層3bと高濃度シリコン基板1の間に不純物濃度の低いエピタキシャル層2aが配置されることになる。つまり、第1のエピタキシャル層2aの膜厚は、這い上がり分を考慮した程度の膜厚で十分であり、2μm〜2.5μm程度が好適である。尚、第1のN型エピタキシャル層2aの不純物濃度は、必要耐圧に応じて適宜選択する。
【0062】
第2工程(図3(B)参照):第1の一導電型エピタキシャル層表面に高濃度一導電型不純物を導入する工程。
【0063】
第1のN型エピタキシャル層2aの表面を酸化膜等でマスキングし、所望の位置を開口して、埋込み層3b形成用の高濃度不純物3aをドーピングする。この高濃度不純物3aは、基板1と同じN+型の例えばリン(P)またはヒ素(As)である。イオン注入の条件は、通常のイオン注入装置で実施可能な例えば加速電圧100keV、ドーズ量1×1016cm−2程度である。また、POCl3のデポジションによりリンをドープしても良いし、アンチモン含有の液体ソースの塗布によりアンチモン(Sb)をドープしても良い。
【0064】
尚、この高濃度不純物3aは、後の工程で上下に大きく拡散させる。拡散は横方向へも進むため、注入領域の幅W1が大きいと、更に後の工程で形成する第1ベース領域5と接触して好ましくない。つまり、高濃度不純物3aの注入領域の幅W1は、後に形成するエミッタ領域7の不純物注入領域の幅(図6(A)W2)よりも狭くし、横方向に拡散しても第1ベース領域5と接触しないように、また、第1ベース領域5からの空乏層が十分に広がる距離で離間するようなパターンで形成する。一例であるが、エミッタ領域7幅W2が20μm程度で第1ベース領域5深さが5μm程度の場合、リン(P)であればその幅W1は8μm〜10μm程度、ヒ素(As)やアンチモン(Sb)であれば14μm〜16μm程度などである。
【0065】
本実施形態では上記の如く、通常のイオン注入条件または、デポジションにより埋込み層用の不純物がドーピングできる。これにより後に詳述するが、高濃度基板1を有するデバイスにおいて、高加速イオン注入装置を用いなくても、高濃度基板1と所望の段差を有する埋込み層3bが形成できる。
【0066】
第3工程(図3(C)参照):第1の一導電型エピタキシャル層上に第2の一導電型エピタキシャル層を形成してコレクタ領域を形成するとともに高濃度一導電型不純物を拡散して複数の埋込み層を形成する工程。
【0067】
第1のN型エピタキシャル層2a上に、同程度の不純物濃度を有する第2のN型エピタキシャル層2bを成長させてコレクタ領域2を形成する。第2のN型エピタキシャル層2bは、所望の耐圧を確保できる厚みで例えば6μm〜30μm程度である。このとき、前述の如く、第1のN型エピタキシャル層2aが、基板からの這い上がりを考慮した厚みに形成されており、基板1からのオートドーピングは実質第1のN型エピタキシャル層2aで抑制され、第2のエピタキシャル層2bへの影響はほとんどないと考えて良い。すなわち、第1のエピタキシャル層2aを所定の膜厚(2.0μm〜2.5μm)に形成することにより、コレクタ領域2の耐圧は第2のエピタキシャル層2bの不純物濃度と厚みにより、高精度にコントロールできる。
【0068】
第2のエピタキシャル層2bの形成と同時に、高濃度不純物3aは上下に拡散し、下方では高濃度基板1と接し、上方は、第2のエピタキシャル層2b中に拡散する。これにより、基板1と所定の段差を有する埋込み層3bが形成され、基板1は実質凸形状となる。一方第2のエピタキシャル層2bには、部分的に浅い領域と当初の厚みが残る領域とが形成される。
【0069】
第2の実施形態で示した方法で埋込み層3bを形成することにより、通常のイオン注入装置または通常のデポジションによる不純物ドーピングで、深い位置に埋込み層3bが形成できる。つまり、高濃度基板1を有するディスクリートの素子で、且つエピタキシャル層2が厚い素子であっても、イオン注入装置の制約を受けずに、基板1と所望の段差を有する埋込み層3bが形成できるものである。
【0070】
この埋込み層3bにより、基板1に凸形状の領域が形成され、エミッタ領域7の下方では、実質エピタキシャル層2の厚みが薄くなり、第1ベース領域5の下方では、当初のエピタキシャル層2の厚みが保持される。
【0071】
第4工程(図4参照):コレクタ領域表面に逆導電型の不純物を拡散して埋込み層と交互に配置される複数の島状の第1のベース領域を形成する工程。
【0072】
全面に酸化膜4を設け、ベース電極とのコンタクト部、および第2ベース領域6の周端部を複数開口し、P型不純物をイオン注入する(図4(A))。その後熱処理により不純物を拡散して、マルチアイランド状の第1ベース領域5を形成する。このときの第1ベース領域5表面の不純物濃度は、例えば1×1019〜1×1020cm−3程度となるようにする。また、第1ベース領域5と埋込み層3bは交互に配置され、第1ベース領域5の底部が、埋込み層3b上部よりも下方に位置するような条件で拡散する。具体的には、第1ベース領域5は5μm程度の深さに形成する(図4(B))。
【0073】
第5工程(図5参照):コレクタ領域表面に逆導電型の不純物を拡散して複数の第1のベース領域表面にわたる逆導電型の第2のベース領域を形成する工程。
【0074】
コレクタ領域2表面の酸化膜4を開口し、複数の第1ベース領域5に渡るP型不純物をイオン注入し、熱処理により拡散する。第2ベース領域6は浅い拡散でよく、例えば2μm程度となる条件で形成する。これにより、マルチアイランド状の第1ベース領域5をほぼ覆う第2ベース領域6が形成される。第2ベース領域6の周端部と、隣り合うエミッタ領域の間に深い第1ベース領域5が配置される。
【0075】
第6工程(図6参照):埋込み層上方の第2のベース領域表面に埋込み層と対応する一導電型のエミッタ領域を形成する工程。
【0076】
埋込み層3bの上方に、埋込み層3bと対応したメッシュ状のエミッタ領域を形成するために、N+型不純物をイオン注入する。この注入領域の幅W2は、前述の如く、埋込み層3b形成の不純物イオンの注入領域W1の幅を決定するものである(図6(A))。
【0077】
その後、熱処理により不純物を拡散してエミッタ領域7を形成する。エミッタ領域7は、第1ベース領域5と交互になるように配置される。このエミッタ領域7底部から、第2ベース領域底部までがベース幅WBとなる。本実施形態では、第1ベース領域5により耐圧が確保できるので、第2ベース領域6はスイッチングスピードのみを考慮すればよく、ベース幅WBを極めて薄く形成することができる(図6(B))。
【0078】
第7工程(図2参照):エミッタ領域および第1、第2のベース領域およびコレクタ領域にコンタクトするエミッタ電極、ベース電極およびコレクタ電極とを形成する工程。
【0079】
更に、全面に絶縁膜を形成後、第1および第2ベース領域5、6およびエミッタ領域7とのコンタクトを開口し、第1および第2ベース領域5、6にコンタクトするベース電極9、エミッタ領域7にコンタクトするエミッタ電極10をそれぞれ形成し、裏面にはコレクタ電極11を形成して最終構造を得る。
【0080】
このとき、ベース電極9は、第1ベース領域5、第2ベース領域6の重畳部分にコンタクトするため、従来と比較してよりコンタクト抵抗を低減することができる。
【0081】
以上、本実施形態ではNPN型バイポーラトランジスタについて説明したが、PNP型でも同様に実施でき、同様の効果が得られる。
【0082】
【発明の効果】
以上に説明したように、本発明によれば、第1に、必要耐圧を確保してスイッチングスピードを向上させることができる。すなわち、浅い第2ベース領域6で、エミッタ領域7直下のベース幅WBを狭めることができ、スイッチングスピードを向上させることができる。尚且つ、深い第1ベース領域5で曲率半径を大きくすることにより、ここで耐圧を確保することができる。
【0083】
また、第1ベース領域5は複数のグラフトベース構造となっており、第2のベース領域6内で均等に電流が流れる状態であり、内部の部分でのベース−コレクタ間の抵抗分をより低く、VCE(sat)を低くすることができる。
【0084】
つまり、従来と同程度のコレクタ領域濃度で、従来と同程度の耐圧を確保しつつ、スイッチングスピードを向上させることができる。
【0085】
第2に、ベース電極9は、第1ベース領域5および第2ベース領域6の重畳した部分にコンタクトできるため、ベースの取り出し抵抗をより低減することができる。
【0086】
第3に、エミッタ領域7下方にのみ埋込み層3bを設けることにより、第2ベース領域から埋込み層までの実質的なコレクタ領域の厚みが薄くできる。つまり、従来と同程度のコレクタ領域濃度で、従来と同程度の耐圧を確保しつつ、スイッチングスピードを向上させ、更にVCE(sat)を低減することができる。
【0087】
第4に、本発明の半導体装置の製造方法によれば、第1のエピタキシャル層に埋込み層となる不純物をイオン注入後、第2のエピタキシャル層の成長と共に埋込み層を形成できる。第1のエピタキシャル層は2μm〜2.5μmと薄いので、高加速のイオン注入装置を用いる必要もなく、注入のコントロールも容易である。
【0088】
つまり、従来の製造装置を用いて、耐圧と、低飽和化を両立したトランジスタの製造方法を提供できる。
【図面の簡単な説明】
【図1】本発明を説明するための(A)平面図、(B)断面図である。
【図2】本発明を説明するための断面図である。
【図3】本発明を説明するための断面図である。
【図4】本発明を説明するための断面図である。
【図5】本発明を説明するための断面図である。
【図6】本発明を説明するための断面図である。
【図7】従来技術を説明するための断面図である。
【図8】従来技術を説明するための断面図である。
Claims (9)
- 一導電型の高濃度半導体基板と、
前記半導体基板上に設けた一導電型のコレクタ領域と、
前記コレクタ領域上に複数の島状に設けた逆導電型の第1のベース領域と、
前記複数の第1のベース領域表面に渡って、該第1のベース領域よりも浅く設けられた第2のベース領域と、
前記第1のベース領域と交互に設けた一導電型のエミッタ領域と、
前記エミッタ領域下方で該エミッタ領域に対応して設けられた埋込み層とを具備し、前記埋込み層の上部は、前記第1のベース領域の底部よりも上方にあることを特徴とする半導体装置。 - 前記埋込み層は前記コレクタ領域および前記基板に埋込まれ、該基板と同程度の不純物濃度を有することを特徴とする請求項1に記載の半導体装置。
- 前記第1のベース領域は、前記第2のベース領域の周辺部および第2のベース領域の取り出しとなるベース電極とのコンタクト部分に設けられることを特徴とする請求項1に記載の半導体装置。
- 一導電型の高濃度半導体基板上に、内部に高濃度の一導電型の埋込み層を複数有する一導電型のコレクタ領域を形成する工程と、
前記コレクタ領域表面に前記埋込み層と交互に配置される複数の逆導電型の第1のベース領域を形成する工程と、
前記複数の第1のベース領域表面に渡る逆導電型の第2のベース領域を形成する工程と、
前記埋込み層上方の前記第2のベース領域表面に前記埋込み層と対応する一導電型のエミッタ領域を形成する工程と、
前記エミッタ領域、前記第1および第2のベース領域、および前記コレクタ領域にコンタクトするエミッタ電極、ベース電極、およびコレクタ電極を形成する工程とを具備し、前記埋込み層の上部は、前記第2のベース領域底部よりも深く、前記第1のベース領域底部よりも浅く形成されることを特徴とする半導体装置の製造方法。 - 一導電型の高濃度半導体基板上に第1の一導電型エピタキシャル層を形成する工程と、
前記第1の一導電型エピタキシャル層表面に高濃度一導電型不純物を導入する工程と、
前記第1の一導電型エピタキシャル層上に第2の一導電型エピタキシャル層を形成してコレクタ領域を形成するとともに前記高濃度一導電型不純物を拡散して複数の埋込み層を形成する工程と、
前記コレクタ領域表面に逆導電型の不純物を拡散して前記埋込み層と交互に配置される複数の島状の第1のベース領域を形成する工程と、
前記コレクタ領域表面に逆導電型の不純物を拡散して前記複数の第1のベース領域表面にわたる逆導電型の第2のベース領域を形成する工程と、
前記埋込み層上方の前記第2のベース領域表面に前記埋込み層と対応する一導電型のエミッタ領域を形成する工程と、
前記エミッタ領域、前記第1および第2のベース領域、および前記コレクタ領域にコンタクトするエミッタ電極、ベース電極、およびコレクタ電極を形成する工程とを具備し、前記埋込み層の上部は、前記第2のベース領域底部よりも深く、前記第1のベース領域底部よりも浅く形成されることを特徴とする半導体装置の製造方法。 - 前記第1の一導電型エピタキシャル層は、少なくとも、前記高濃度半導体基板から前記第1の一導電型エピタキシャル層へのオートドーピングが抑制できる程度の膜厚に形成することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記第1の一導電型エピタキシャル層と前記第2の一導電型エピタキシャル層は同程度の不純物濃度を有することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記埋込み層を形成する一導電型不純物の注入領域の幅は、前記エミッタ領域の注入領域の幅よりも小さいことを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記埋込み層と前記高濃度半導体基板は同程度の不純物濃度を有することを特徴とする請求項4または請求項5のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003153162A JP4596749B2 (ja) | 2003-05-29 | 2003-05-29 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003153162A JP4596749B2 (ja) | 2003-05-29 | 2003-05-29 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004356435A JP2004356435A (ja) | 2004-12-16 |
JP4596749B2 true JP4596749B2 (ja) | 2010-12-15 |
Family
ID=34048196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003153162A Expired - Fee Related JP4596749B2 (ja) | 2003-05-29 | 2003-05-29 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4596749B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7439608B2 (en) * | 2006-09-22 | 2008-10-21 | Intel Corporation | Symmetric bipolar junction transistor design for deep sub-micron fabrication processes |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5436189A (en) * | 1977-08-26 | 1979-03-16 | Mitsubishi Electric Corp | Semiconductor device |
JPS6233459A (ja) * | 1985-08-07 | 1987-02-13 | Nec Corp | 半導体装置 |
JP2000232111A (ja) * | 1999-02-09 | 2000-08-22 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2000260780A (ja) * | 1999-03-05 | 2000-09-22 | Sony Corp | 半導体装置およびその製造方法 |
JP2001351926A (ja) * | 2000-06-07 | 2001-12-21 | Sanyo Electric Co Ltd | 高周波半導体装置およびその製造方法 |
JP2002026026A (ja) * | 2000-07-07 | 2002-01-25 | Sanyo Electric Co Ltd | 高周波半導体装置 |
JP2002043324A (ja) * | 2000-07-27 | 2002-02-08 | Sanyo Electric Co Ltd | 高周波半導体装置およびその製造方法 |
-
2003
- 2003-05-29 JP JP2003153162A patent/JP4596749B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5436189A (en) * | 1977-08-26 | 1979-03-16 | Mitsubishi Electric Corp | Semiconductor device |
JPS6233459A (ja) * | 1985-08-07 | 1987-02-13 | Nec Corp | 半導体装置 |
JP2000232111A (ja) * | 1999-02-09 | 2000-08-22 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2000260780A (ja) * | 1999-03-05 | 2000-09-22 | Sony Corp | 半導体装置およびその製造方法 |
JP2001351926A (ja) * | 2000-06-07 | 2001-12-21 | Sanyo Electric Co Ltd | 高周波半導体装置およびその製造方法 |
JP2002026026A (ja) * | 2000-07-07 | 2002-01-25 | Sanyo Electric Co Ltd | 高周波半導体装置 |
JP2002043324A (ja) * | 2000-07-27 | 2002-02-08 | Sanyo Electric Co Ltd | 高周波半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2004356435A (ja) | 2004-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101237345B1 (ko) | 실리콘 기판을 필드 스톱층으로 이용하는 전력 반도체 소자및 그 제조 방법 | |
KR101228367B1 (ko) | 바이폴라 트랜지스터와 그 제조 방법 | |
JP2006186145A (ja) | 半導体装置及びその製造方法 | |
JPH10256270A (ja) | 相補型バイポーラトランジスタおよびその製造方法 | |
KR0171128B1 (ko) | 수직형 바이폴라 트랜지스터 | |
JP5261640B2 (ja) | 半導体装置の製造方法 | |
JP2011233772A (ja) | 半導体装置及びその製造方法 | |
JP5048242B2 (ja) | 半導体装置及びその製造方法 | |
JP4366938B2 (ja) | 半導体装置 | |
WO2006082618A1 (ja) | 半導体装置およびその製造方法 | |
JPH07226514A (ja) | 高導電率絶縁ゲートバイポーラトランジスタ集積構造 | |
JP4596749B2 (ja) | 半導体装置およびその製造方法 | |
KR101887910B1 (ko) | SiC MOSFET 전력 반도체 소자 및 그 제조방법 | |
JP4681090B2 (ja) | 半導体装置の製造方法 | |
JP2004103715A (ja) | 半導体装置 | |
JPS62216356A (ja) | 半導体集積回路の製造方法 | |
JP2001274395A (ja) | 半導体デバイス及びその製造方法 | |
JP2000294563A (ja) | ラテラルバイポーラトランジスタ | |
JP2004327530A (ja) | 半導体装置の埋込み層形成方法、ショットキーバリアダイオードおよびその製造方法 | |
JPS62216355A (ja) | 半導体注入集積論理回路装置の製造方法 | |
JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
JP2003338625A (ja) | 半導体装置の製造方法 | |
JP2007180254A (ja) | 半導体装置 | |
JPH025429A (ja) | 横型pnpトランジスタの製造方法 | |
JPH0834214B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100921 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |