JP2002043324A - 高周波半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】従来は絶縁膜上に広がる第１エミッタ電極が、
隣接するベース電極とショートを起すのを防ぐために、
ベースコンタクト領域とエミッタ領域の間隔をレジスト
解像限度よりも充分広く設けていた。さらに第１エミッ
タ電極の膜厚も薄いため、エミッタ接合容量やコレクタ
接合容量が低減できず、高周波特性の向上や、歩留まり
の低下に限界があった。 【解決手段】本発明に依れば、コンタクト孔にポリシリ
コンを埋め込むことにより、隣接するエミッタ電極とベ
ース電極間のショートが防げる。さらにショート防止の
ためのマージンを取る必要がなくなるのでエミッタ接合
容量およびコレクタ接合容量が低減でき、高周波特性が
向上する。また、ショートの防止は歩留まりの向上にも
つながり、工程数を増やさずに高周波半導体装置を製造
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は高周波半導体装置お
よびその製造方法に係り、特にベース電極およびエミッ
タ電極間のショートを防ぎ、またエミッタ接合容量を低
減して高周波特性を向上できる高周波半導体装置および
その製造方法に関する。

【０００２】

【従来の技術】従来、ＧＨ_Z帯を扱う高周波回路では化
合物半導体素子を用いていた。しかし化合物半導体素子
は製造プロセス、技術も異なり、高価格であるので、量
産性に富みかつ既存の製造ラインで製造できるシリコン
半導体素子の開発が望まれていた。

【０００３】バイポーラトランジスタの高周波特性は、
利得帯域幅積（トランジション周波数）ｆ_Tなどで示さ
れる。

【０００４】一般的にバイポーラトランジスタのｆ_Tは
数１に表される。

【０００５】

【数１】 ここでτE：エミッタ時定数 τB：ベース走行時間 τ
C：コレクタ時定数τX：コレクタ空乏層走行時間 であ
る。

【０００６】数１の中のτEは数２に表される。

【０００７】

【数２】 ここでγe：エミッタ抵抗 Ｃ_E：エミッタ接合容量 で
ある。

【０００８】また数１の中のτCは数３に表される。

【０００９】

【数３】 ここでγcs：コレクタ領域直列抵抗 Ｃ_C：コレクタ接
合容量 である。

【００１０】従って、ｆ_Tを向上するためには、様々の
パラメータの改善が要求されるが、エミッタ接合容量Ｃ
_Eおよびコレクタ接合容量Ｃ_Cの低減が大きなキーポイン
トとなる。

【００１１】図１１に従来の高周波トランジスタの断面
図を示す。なお、ベースパッド電極とエミッタパッド電
極は省略してある。

【００１２】この高周波トランジスタは、コレクタ領域
となる一導電型の半導体基板２１と、半導体基板２１表
面に設けた逆導電型のベース領域２６と、ベース領域２
６に交互に設けた一導電型のエミッタ領域３１および逆
導電型のベースコンタクト領域３２と、各エミッタ領域
３１にコンタクトする第１エミッタ電極２９と、第１エ
ミッタ電極２９にコンタクトする第２エミッタ電極３３
と、各ベースコンタクト領域３２にコンタクトするベー
ス電極３４と、半導体基板２１上に設けられ第２エミッ
タ電極３３から延在されるエミッタパッド電極（図示せ
ず）と、半導体基板２１上に設けられベース電極３４か
ら延在されるベースパッド電極（図示せず）とから構成
される。

【００１３】半導体基板２１はＮ⁺型半導体基板にＮ^-型
エピタキシャル層を積層してコレクタ領域とする。

【００１４】ベース領域２６は、半導体基板２１に、Ｐ
型のボロン（Ｂ⁺）をイオン注入して形成する。

【００１５】エミッタ領域３１は第１エミッタ電極２９
を介して高濃度の砒素（Ａｓ⁺）をイオン注入後、ベー
ス領域２６表面に拡散して形成し、ベース領域２６上で
約4.0μｍの等間隔で複数配置される。

【００１６】ベースコンタクト領域３２はベース領域２
６とベース電極３４の接触抵抗を下げるために高濃度の
ボロン（Ｂ⁺）をイオン注入後、ベース領域２６表面に
拡散して形成する。ベースコンタクト領域３２は、ベー
ス領域２６上でエミッタ領域３１と交互に複数配置され
る。

【００１７】第１エミッタ電極２９はポリシリコンをエ
ミッタ領域３１上に堆積後、エッチングして形成し、窒
化膜２４上に広がって設けられる。

【００１８】第２エミッタ電極３３は第１エミッタ電極
２９上に金属をスパッタ後、ミリングによりエッチング
して電極を形成し、エミッタパッド電極（図示せず）ま
で延在される。

【００１９】ベース電極３４はベースコンタクト領域３
２上に金属をスパッタ後、ミリングによりエッチングし
て電極を形成し、ベースパッド電極（図示せず）まで延
在される。

【００２０】図１２から図１８に従来の実施の形態を詳
細に示す。

【００２１】高周波半導体装置は一導電型の半導体基板
２１表面に逆導電型のベース領域２６を形成する工程
と、ベース領域２６表面にコンタクト孔２７を形成後全
面にポリシリコン２８を堆積して一導電型の不純物を導
入する工程と、予定のベースコンタクト領域となる半導
体基板２１を露出して逆導電型の不純物を導入する工程
と、不純物をベース領域２６に拡散してエミッタ領域３
１とベースコンタクト領域３２を形成する工程と、電極
３３、３４、３６を形成する工程とから構成される。

【００２２】図１２から図１４に一導電型の半導体基板
表面に逆導電型のベース領域を形成する工程を示す。

【００２３】図１２はＮ⁺型半導体基板２１にＮ^-型エピ
タキシャル層を積層してコレクタ領域とし、全面に酸化
膜２３を形成し、予定のベース領域に窒化膜２４を堆積
する。その後窒化膜２４をマスクとしてＬＯＣＯＳ酸化
膜２５を形成する。

【００２４】図１３は予定のベース領域上の酸化膜２３
および窒化膜２４を除去して半導体基板２１を露出さ
せ、再度酸化膜２３を生成し、全面にＰ型のボロン
（Ｂ）をイオン注入する。

【００２５】図１４は全面に保護のために窒化膜２４を
1000Å程度堆積させて、熱処理によりボロンイオンを半
導体基板２１表面に拡散して、Ｐ型のベース領域２６を
形成する。

【００２６】図１５は、ベース領域表面にコンタクト孔
を形成後全面にポリシリコンを堆積して一導電型の不純
物を導入する工程を示す。べース領域２６上の予定のベ
ースコンタクト領域および予定のエミッタ領域上の酸化
膜２３および窒化膜２４を幅0.5〜0.６μｍで複数本エ
ッチングして半導体基板２１を露出させる。

【００２７】このとき予定のエミッタ領域の間隔を約4.
0μｍとし、それと交互に予定のベースコンタクト領域
となるようにコンタクト孔２７を形成する。予定のベー
スコンタクト領域上には半導体基板２１が後の工程でエ
ッチングされるのを防ぐストッパーを形成する。

【００２８】その後、全面にノンドープのポリシリコン
２８を2000Åの厚みに堆積し、裏面に回り込んだポリシ
リコンをウエットエッチングにより除去する。その後、
Ｎ⁺型の砒素イオンを全面に注入する。

【００２９】図１６は、予定のベースコンタクト領域と
なる半導体基板を露出して逆導電型の不純物を導入する
工程を示す。予定のエミッタ領域上のポリシリコン２８
が残るようにレジスト膜ＰＲによるマスクをかけてエッ
チングして第１エミッタ電極２９を形成し、予定のベー
スコンタクト領域となる半導体基板２１を露出させる。
レジスト膜ＰＲを残したまま全面にＰ⁺型のボロンをイ
オン注入する。

【００３０】図１７は、不純物をベース領域に拡散して
エミッタ領域とベースコンタクト領域を形成する工程を
示す。第１エミッタ電極２９上のレジスト膜ＰＲを除去
して、熱拡散することにより第１エミッタ電極２９中の
砒素イオンをベース領域２６表面に拡散してエミッタ領
域３１を形成する。

【００３１】この熱拡散で同時に予定のベースコンタク
ト領域上のボロンイオンをベース領域２６に拡散してベ
ースコンタクト領域３２を形成する。

【００３２】図１８は、電極を形成する工程を示す。金
属（Ti-Pt-Au）を蒸着し、ミリングあるいはエッチング
により所望の電極が残るように除去して、アロイにより
特性を安定化して第１エミッタ電極２９上に第２エミッ
タ電極３３を、ベースコンタクト領域３２上にベース電
極３４を形成する。その後外部からの汚染を防ぐパッシ
ベーション膜３５を形成し、裏面にはコレクタ電極３６
を形成する。

【００３３】数１から数３に示すようにトランジスタの
高周波特性ｆ_Tの値を向上させるには、エミッタ接合容
量Ｃ_Eおよびコレクタ接合容量Ｃ_Cを低減する必要があ
る。

【００３４】このエミッタ接合容量とは、第２エミッタ
電極３３−エミッタ領域３１間の接合容量と、エミッタ
領域３１−ベース領域２６間の接合容量と、エミッタパ
ッド電極下のＭＯＳ容量の和であり、コレクタ接合容量
とはベース領域２６−コレクタ領域（半導体基板２１）
の間の接合容量である。

【００３５】エミッタパッド電極をＬＯＣＯＳ酸化膜上
に形成することで、エミッタパッド電極下のＭＯＳ容量
の低減を図っているが、それ以外の接合容量は、第１エ
ミッタ電極２９とベース電極３４間のショートを防ぐた
めにマージンを取る必要があるなど、ベースコンタクト
領域３２およびエミッタ領域３１の配置でほぼ決定して
しまうので、接合容量の低減にも限界がある。

【００３６】

【発明が解決しようとする課題】従来の構造では、ベー
ス電極３４および第２エミッタ電極３３を形成する際
に、マスクの合わせずれがあると第１エミッタ電極２９
と隣接するベース電極３４がショートしてしまう。この
ため、合わせずれを考慮して第２エミッタ電極３３は第
１エミッタ電極２９上で左右に0.1〜0.2μｍのマージン
をとって形成している。このため第１エミッタ電極２９
は周辺の窒化膜２４上に広がり、第２エミッタ電極３３
とベース電極３４はレジストの解像度の限界よりも充分
広い（約0.7μｍ）間隔であった。

【００３７】第２エミッタ電極３３とベース電極３４の
間隔が広いと、それにコンタクトするエミッタ領域３１
とベースコンタクト領域３２の間隔が広くなり、必然的
に実動作領域であるベース領域２６の面積が大きくなる
ためベース−コレクタ間接合容量の低減が困難となる。

【００３８】さらに第１エミッタ電極２９は厚みが約20
00Åと薄いため、エミッタ領域３１−第２エミッタ電極
３３間の接合容量の低減も困難となる。

【００３９】従ってエミッタ接合容量とコレクタ接合容
量の低減には限界があり、高周波特性が向上できない大
きな要因となっていた。

【００４０】また、従来の製造方法ではベース電極３４
と第１エミッタ電極２９のショートにより歩留まりが低
下する問題もあった。

【００４１】

【課題を解決するための手段】本発明はかかる課題に鑑
みてなされ、一導電型のコレクタ領域となる半導体基板
と該基板表面に設けた逆導電型のベース領域と該ベース
領域上に隣接して設けた一導電型のエミッタ領域および
逆導電型のベースコンタクト領域とを備え、前記基板表
面を被覆する厚い絶縁膜と、前記エミッタ領域および前
記ベースコンタクト領域上の前記厚い絶縁膜に設けたコ
ンタクト孔と、該コンタクト孔に埋設したポリシリコン
より成る第１エミッタ電極および第１ベース電極と、該
第１エミッタ電極および第１ベース電極とコンタクトし
前記厚い絶縁膜上に広がる第２エミッタ電極と第２ベー
ス電極とを具備することを特徴とするもので、コレクタ
接合容量およびエミッタ接合容量を低減して高周波特性
を向上し、さらにポリシリコンより成る第１エミッタ電
極と隣接する第２ベース電極間のショートを防ぐ高周波
半導体装置を実現できる。

【００４２】また、一導電型の半導体基板の予定のベー
ス領域表面に厚い絶縁膜を形成し、前記基板表面に逆導
電型のベース領域を形成する工程と、前記ベース領域上
の前記厚い絶縁膜にコンタクト孔を形成し、該コンタク
ト孔にポリシリコンを埋め込む工程と、前記ポリシリコ
ンより成る第１エミッタ電極および第１ベース電極を形
成し、前記第１エミッタ電極に一導電型の不純物を導入
後、前記第１ベース電極に逆導電型の不純物を導入する
工程と、前記各電極中の一導電型および逆導電型不純物
をベース領域に拡散してエミッタ領域およびベースコン
タクト領域を形成する工程と、前記第１エミッタ電極上
に第２エミッタ電極を形成し、前記第１ベース電極上に
第２ベース電極を形成する工程とを具備することを特徴
とするもので、特別な工程を増やさずに高周波特性を向
上し、ショートによる歩留まりの低下を防ぐ高周波半導
体装置の製造方法を実現できる。

【００４３】

【発明の実施の形態】図１に本発明の高周波トランジス
タの断面図を示す。

【００４４】この高周波トランジスタは、一導電型のコ
レクタ領域となる半導体基板１と、基板１表面に設けた
逆導電型のベース領域６と、ベース領域６上に隣接して
設けた一導電型のエミッタ領域１１および逆導電型のベ
ースコンタクト領域１２と、基板１表面を被覆する厚い
酸化膜３と、エミッタ領域１１およびベースコンタクト
領域１２上の厚い酸化膜３に設けたコンタクト孔７と、
コンタクト孔７に埋設したポリシリコンより成る第１エ
ミッタ電極９および第１ベース電極１０と、第１エミッ
タ電極９および第１ベース電極１０とコンタクトし厚い
酸化膜３および窒化膜４上に広がる第２エミッタ電極１
３および第２ベース電極１４と、半導体基板１上に設け
られ第２エミッタ電極１３から延在されるエミッタパッ
ド電極（図示せず）と、半導体基板１上に設けられ第２
ベース電極１４から延在されるベースパッド電極（図示
せず）とから構成される。

【００４５】半導体基板１はＮ⁺型半導体基板にＮ^-型エ
ピタキシャル層を積層してコレクタ領域とする。

【００４６】ベース領域６は、半導体基板１表面に、Ｐ
型のボロン（Ｂ⁺）をイオン注入して形成する。

【００４７】エミッタ領域１１は第１エミッタ電極９を
介して高濃度の砒素（Ａｓ⁺）をイオン注入後、ベース
領域６表面に拡散して幅0.5〜0.6μｍに形成し、ベース
領域６上で等間隔に複数配置される。

【００４８】第１エミッタ電極９はコンタクト孔７に埋
め込まれているので、第１エミッタ電極９と第２ベース
電極１４間のショート防止のためのマージンを取る必要
がないため、隣接するエミッタ領域１１の間隔は約3.4
μｍとなる。

【００４９】ベースコンタクト領域１２はベース領域６
と第２ベース電極１４の接触抵抗を下げるために設けら
れ、第１ベース電極１０を介して高濃度のボロン
（Ｂ⁺）をベース領域６表面にイオン注入後拡散して形
成する。このベースコンタクト領域１２の幅はエミッタ
領域１１と同じ0.5〜0.6μｍで、ベース領域６上でエミ
ッタ領域１１と隣接して交互に配置される。

【００５０】酸化膜３は、半導体基板表面に4000Åの厚
みに堆積する。その後、全面に窒化膜４を1000Å堆積す
る。

【００５１】コンタクト孔７は、予定のエミッタ領域お
よび予定のベースコンタクト領域上の酸化膜３および窒
化膜４をエッチングにより除去して形成する。コンタク
ト孔７の幅は約0.5μｍとし、ベース領域６上に等間隔
に複数本設ける。

【００５２】第１エミッタ電極９および第１ベース電極
１０はコンタクト孔７にポリシリコンを埋設して形成す
る。この電極の厚みは夫々約5000Åとなり、コンタクト
孔７に埋め込まれているのでポリシリコンが窒化膜４上
に広がることはない。

【００５３】第２エミッタ電極１３は全面に金属をスパ
ッタ後、ミリングによりエッチングして形成し、第１エ
ミッタ電極９とコンタクトしてエミッタパッド電極（図
示せず）まで延在される。第２エミッタ電極１３の一部
は厚い酸化膜３および窒化膜４の上に広がり、幅は金属
のレジスト解像限界の1.2μｍに形成される。

【００５４】第２ベース電極１４は全面に金属をスパッ
タ後、ミリングによりエッチングして形成し、第１ベー
ス電極１０とコンタクトしてベースパッド電極（図示せ
ず）まで延在される。第２ベース電極１４の一部は厚い
酸化膜３および窒化膜４の上に広がり、幅は金属のレジ
スト解像限界の1.2μｍに形成される。

【００５５】本発明の特徴はコンタクト孔７に埋め込ん
だポリシリコンより成る第１エミッタ電極９および第１
ベース電極１０にある。

【００５６】これにより、第１に従来の第１エミッタ電
極の窒化膜に広がった部分がなくなるので、第１エミッ
タ電極９と、隣接する第２ベース電極１４とのショート
が防止できる。

【００５７】第２に、金属電極形成の際に第１エミッタ
電極とのマスクの合わせずれを考慮しなくてよく、ショ
ート防止のためのマージンを取る必要がなくなるので、
第２ベース電極１４と第２エミッタ電極１３の間隔をレ
ジストの解像度の限界まで縮小できる。さらに、金属電
極の幅もレジスト解像度の限界の値にすることにより、
具体的には隣接する１組の第２ベース電極１４と第２エ
ミッタ電極１３の間隔をおよそ0 .2μｍ程度縮小でき
る。

【００５８】これにより、必然的にベースコンタクト領
域１２およびエミッタ領域１１間隔が縮小できるのでベ
ース領域６の面積が低減し、ベース−コレクタ接合容量
の低減に大きく寄与できる。

【００５９】第３に、第１エミッタ電極９は約5000Åの
厚みがあるので、エミッタ領域１１−第２エミッタ電極
１３間のエミッタ接合容量が従来より70％低減できる。

【００６０】従ってコレクタ接合容量とエミッタ接合容
量が大幅に低減できるので、高周波特性の向上に大きく
寄与できる。

【００６１】図２から図１０を参照して本発明の製造方
法の実施の形態を詳細に説明する。

【００６２】高周波半導体装置は、一導電型の半導体基
板１の予定のベース領域表面に厚い酸化膜３を形成し、
基板１表面に逆導電型のベース領域６を形成する工程
と、ベース領域６上の厚い酸化膜３にコンタクト孔７を
形成し、コンタクト孔７にポリシリコンを埋め込む工程
と、ポリシリコンより成る第１エミッタ電極９および第
１ベース電極１０を形成し、第１エミッタ電極９に一導
電型の不純物を導入後、第１ベース電極１０に逆導電型
の不純物を導入する工程と、各電極中の一導電型および
逆導電型不純物をベース領域６に拡散してエミッタ領域
１１およびベースコンタクト領域１２を形成する工程
と、第１エミッタ電極９上に第２エミッタ電極１３を形
成し、第１ベース電極１０上に第２ベース電極１４を形
成する工程とから構成される。

【００６３】図２から図４を参照して、本発明の第１の
工程である一導電型の半導体基板の予定のベース領域表
面に厚い絶縁膜を形成し、前記基板表面に逆導電型のベ
ース領域を形成する工程を説明する。

【００６４】図２はＮ⁺型半導体基板にＮ^-型エピタキシ
ャル層を積層してコレクタ領域となる半導体基板１を形
成した後、全面に酸化膜３を形成し、予定のベース領域
に窒化膜４を堆積する。その後窒化膜４をマスクとして
ＬＯＣＯＳ酸化膜５を形成する。

【００６５】図３は予定のベース領域上の酸化膜３およ
び窒化膜４を除去して半導体基板１を露出させ、再度酸
化膜３を4000Åの厚みに生成し、全面にＰ型のボロン
（Ｂ）をイオン注入する。注入条件は１〜２×10¹⁴c
m^-2、加速電圧十数KeV程度とする。

【００６６】図４は全面に保護のために窒化膜４を1000
Å程度堆積させて、熱処理によりボロンイオンを半導体
基板表面に拡散して、Ｐ型のベース領域６を形成する。

【００６７】図５は、本発明の第２の工程であるベース
領域上の前記厚い絶縁膜に、コンタクト孔を形成し、コ
ンタクト孔にポリシリコンを埋め込む工程を示す。ベー
ス領域６上で、予定のエミッタ領域および予定のベース
コンタクト領域上の酸化膜３および窒化膜４を幅0.5〜
0.６μｍで複数本エッチングして半導体基板１を露出さ
せる。

【００６８】全面にノンドープのポリシリコン８を約30
00Åの厚みに堆積し、裏面に回り込んだポリシリコン８
をウエットエッチングにより除去し、コンタクト孔７に
ポリシリコン８を埋め込む。

【００６９】図６から図８は本発明の特徴となる第３の
工程であるポリシリコンより成る第１エミッタ電極およ
び第１ベース電極を形成し、第１エミッタ電極に一導電
型の不純物を導入後、第１ベース電極に逆導電型の不純
物を導入する工程を示す。

【００７０】図６は全面をエッチバックして3000Åのポ
リシリコンを除去してコンタクト孔７のみにポリシリコ
ンを残し、予定のエミッタ領域上に第１エミッタ電極９
を形成し、予定のベースコンタクト領域上に第１ベース
電極１０を形成する。

【００７１】図７は第１エミッタ電極９が露出するよう
にレジスト膜ＰＲによるマスクをかけて、全面にＮ⁺型
の砒素イオンを注入後、レジスト膜ＰＲを除去する。イ
オン注入条件はドーズ量５〜６×10¹⁵cm^-2、加速電圧は
1 00KeV程度とする。

【００７２】図８は第１エミッタ電極９上にレジスト膜
ＰＲをかけて、第１ベース電極１０を露出させ、全面に
Ｐ⁺型のボロンをイオン注入し、レジスト膜ＰＲを除去
する。イオン注入条件はドーズ量１〜２×10¹⁵cm^-2、加
速電圧は40〜50KeVとする。

【００７３】図９は、本発明の第４の工程である各電極
中の一導電型および逆導電型不純物をベース領域に拡散
してエミッタ領域およびベースコンタクト領域を形成す
る工程を示す。第１エミッタ電極９上のレジスト膜ＰＲ
を除去した後、熱拡散により第１エミッタ電極９中の砒
素イオンをベース領域６表面に拡散してエミッタ領域１
１を形成し、同時に第１ベース電極１０中のボロンイオ
ンをベース領域６に拡散してベースコンタクト領域１２
を形成する。

【００７４】第１エミッタ電極９を埋め込んで形成する
ことにより、隣接するエミッタ領域１１の間隔は約3.4
μｍまで縮小できる。

【００７５】図１０は、本発明の第５の工程である第１
エミッタ電極上に第２エミッタ電極を形成し、第１ベー
ス電極上に第２ベース電極を形成する工程を示す。全面
に金属（Ti-Pt-Au）を蒸着し、ミリングあるいはエッチ
ングにより所望の電極が残るように除去して、アロイに
より特性を安定化して、第１エミッタ電極９上に第２エ
ミッタ電極１３を、第１ベース電極１０上に第２ベース
電極１４を形成する。その後外部からの汚染を防ぐパッ
シベーション膜１５を形成し、裏面にはコレクタ電極１
６を形成する。

【００７６】本発明の製造方法による特徴は、第１に従
来のように第１エミッタ電極が窒化膜上に広がらないの
で、第１エミッタ電極と隣接する第２ベース電極とのシ
ョートを防げ、歩留まりが大幅に向上する。

【００７７】第２に、コンタクト孔７にポリシリコン８
を埋め込むことにより、第１エミッタ電極９形成時の合
わせ精度も±０μｍとなる。

【００７８】さらに、特別な工程を工程数を増やさずに
高周波半導体装置の製造が実現でき、従来の第１エミッ
タ電極を形成する際のフォトレジスト工程および金属電
極形成のマスク合わせなどがなくなるのでフローを簡素
化できる。

【００７９】

【発明の効果】本発明の構造に依れば、第１に従来の第
１エミッタ電極の窒化膜上の広がりがなくなるので、隣
接する第２ベース電極とのショートがなくなる。

【００８０】第２に、従来のように第１エミッタ電極と
ベース電極のショート防止のマージンを取る必要がなく
なるので、第２ベース電極１４および第２エミッタ電極
１３の間隔をレジスト解像限度まで縮小できる。さらに
第２エミッタ電極１３および第２ベース電極１４の幅も
レジスト解像限度の最小値にすることにより、ベースコ
ンタクト領域１２とエミッタ領域１１間が従来に比べて
１組あたり約0.2μｍ縮小できる。これによりベース領
域６の面積が低減できるので、ベース−コレクタ間接合
容量が低減できる。

【００８１】第３に厚い酸化膜３に埋め込んだ第１エミ
ッタ電極９によりエミッタ領域１１と第２エミッタ電極
１３の間の膜厚が従来より厚くできるため、エミッタ接
合容量が70％低減できる。

【００８２】つまり、隣接する第１エミッタ電極９と第
２ベース電極１４間でのショートがなくなり、エミッタ
接合容量Ｃ_Eとコレクタ接合容量Ｃ_Cが低減するので高周
波特性の向上に大きく寄与する。

【００８３】また、本発明の製造方法に依れば、第１
に、第１エミッタ電極９と隣接する第２ベース電極１４
とのショートを防げるので歩留まりが大幅に向上する。

【００８４】第２に、コンタクト孔７にポリシリコン８
を埋め込むことにより、第１エミッタ電極９を形成する
際の合わせ精度も±０μｍとなる。

【００８５】さらに、特別な工程を増やさずに高周波半
導体装置の製造が実現でき、第１エミッタ電極９形成の
フォトレジストや金属電極形成のマスク合わせの工程が
省略でき、フローを簡素化できる利点を有する。

【図面の簡単な説明】

【図１】本発明に依る半導体装置を説明する断面図であ
る。

【図２】本発明に依る半導体装置の製造方法を説明する
断面図である。

【図３】本発明に依る半導体装置の製造方法を説明する
断面図である。

【図４】本発明に依る半導体装置の製造方法を説明する
断面図である。

【図５】本発明に依る半導体装置の製造方法を説明する
断面図である。

【図６】本発明に依る半導体装置の製造方法を説明する
断面図である。

【図７】本発明に依る半導体装置の製造方法を説明する
断面図である。

【図８】本発明に依る半導体装置の製造方法を説明する
断面図である。

【図９】本発明に依る半導体装置の製造方法を説明する
断面図である。

【図１０】本発明に依る半導体装置の製造方法を説明す
る断面図である。

【図１１】従来の半導体装置を説明する断面図である。

【図１２】従来の半導体装置の製造方法を説明する断面
図である。

【図１３】従来の半導体装置の製造方法を説明する断面
図である。

【図１４】従来の半導体装置の製造方法を説明する断面
図である。

【図１５】従来の半導体装置の製造方法を説明する断面
図である。

【図１６】従来の半導体装置の製造方法を説明する断面
図である。

【図１７】従来の半導体装置の製造方法を説明する断面
図である。

【図１８】従来の半導体装置の製造方法を説明する断面
図である。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 BB01 BB40 CC01 DD55 DD78 DD92 GG06 GG15 HH20 5F003 AP02 AP05 BA13 BA97 BB06 BB07 BB08 BB09 BB90 BE07 BE09 BE90 BH02 BH06 BH08 BH16 BH18 BH94 BH99 BP06 BP94 BP96

Claims (3)

【特許請求の範囲】
1. 【請求項１】 一導電型のコレクタ領域となる半導体基
   板と該基板表面に設けた逆導電型のベース領域と該ベー
   ス領域上に隣接して設けた一導電型のエミッタ領域およ
   び逆導電型のベースコンタクト領域とを備え、 前記基板表面を被覆する厚い絶縁膜と、前記エミッタ領
   域および前記ベースコンタクト領域上の前記厚い絶縁膜
   に設けたコンタクト孔と、該コンタクト孔に埋設したポ
   リシリコンより成る第１エミッタ電極および第１ベース
   電極と、該第１エミッタ電極および第１ベース電極とコ
   ンタクトし前記厚い絶縁膜上に広がる第２エミッタ電極
   と第２ベース電極とを具備することを特徴とする高周波
   半導体装置。
2. 【請求項２】 前記第２ベース電極と前記第２エミッタ
   電極の間をレジスト解像が可能な限界まで接近して設け
   ることを特徴とする請求項１に記載の高周波半導体装
   置。
3. 【請求項３】 一導電型の半導体基板の予定のベース領
   域表面に厚い絶縁膜を形成し、前記基板表面に逆導電型
   のベース領域を形成する工程と、 前記ベース領域上の前記厚い絶縁膜にコンタクト孔を形
   成し、該コンタクト孔にポリシリコンを埋め込む工程
   と、 前記ポリシリコンより成る第１エミッタ電極および第１
   ベース電極を形成し、前記第１エミッタ電極に一導電型
   の不純物を導入後、前記第１ベース電極に逆導電型の不
   純物を導入する工程と、 前記各電極中の一導電型および逆導電型不純物をベース
   領域に拡散してエミッタ領域およびベースコンタクト領
   域を形成する工程と、 前記第１エミッタ電極上に第２エミッタ電極を形成し、
   前記第１ベース電極上に第２ベース電極を形成する工程
   とを具備することを特徴とする高周波半導体装置の製造
   方法。