CN106486359A - 一种射频三极管的制作方法及射频三极管 - Google Patents
一种射频三极管的制作方法及射频三极管 Download PDFInfo
- Publication number
- CN106486359A CN106486359A CN201510542968.1A CN201510542968A CN106486359A CN 106486359 A CN106486359 A CN 106486359A CN 201510542968 A CN201510542968 A CN 201510542968A CN 106486359 A CN106486359 A CN 106486359A
- Authority
- CN
- China
- Prior art keywords
- ion
- base
- radio frequency
- layer
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 76
- 229920005591 polysilicon Polymers 0.000 claims abstract description 75
- 238000001259 photo etching Methods 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 23
- 230000003647 oxidation Effects 0.000 claims abstract description 17
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 17
- 238000002513 implantation Methods 0.000 claims description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 229910052796 boron Inorganic materials 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 7
- 229910015900 BF3 Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 238000003682 fluorination reaction Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 6
- 230000007423 decrease Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 238000004026 adhesive bonding Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明提供了一种射频三极管的制作方法及射频三极管，其中，制作方法包括：在射频三极管半成体的第二氧化层上制作连通P+基区的第一接触孔和连通P－基区的第二接触孔，然后分别在场氧化层表面、第二氧化层表面、第一接触孔及第二接触孔内淀积多晶硅，并在多晶硅内注入N型离子，此后对场氧化层表面、第二氧化层表面及第一接触孔内的多晶硅进行光刻及刻蚀，然后再对第二接触孔内的多晶硅进行退火，此时就可以在P－基区中形成N+发射区，同时不影响P+基区。本发明将P+基区和P－基区的接触孔的光刻及刻蚀合并到一起来完成，相对于常规做法，省去了一层光刻，对射频三极管的制作流程进行了优化，减少了制作工艺的复杂程度，节约了制作成本。
Description
技术领域
本发明涉及半导体领域，尤其是涉及一种射频三极管的制作方法及射频三极管。
背景技术
在射频三极管的制作工艺中，发射区的制作是一个关键点，常规做法是，首先在介质层上进行光刻及刻蚀，做出发射区的接触孔，孔内生长多晶硅，利用多晶硅里面的N型杂质向P－基区内扩散，从而在P－基区内形成发射区，然后继续进行光刻及刻蚀，制作出P+基区的接触孔。此种制作工艺的流程较为复杂，增大了射频三极管的制造成本。
发明内容
为了对射频三极管的制作流程进行优化，减少制作工艺的复杂程度，本发明提供了一种射频三极管的制作方法及射频三极管。
为了实现上述目的，本发明提供了一种射频三极管的制作方法，制作方法包括：
制作射频三极管半成体，所述射频三极管半成体包括N+衬底、位于所述N+衬底一侧的N－外延层、位于所述N－外延层上的场氧化层及第一氧化层、位于所述第一氧化层覆盖的N－外延层内间隔分布的P－基区及P+基区、以及位于所述第一氧化层上的第二氧化层，其中，所述P－基区内注入有第一离子，所述P+基区内注入有第二离子；
在所述第二氧化层上制作连通P+基区的第一接触孔和连通P－基区的第二接触孔；
分别在场氧化层表面、第二氧化层表面、第一接触孔及第二接触孔内淀积多晶硅；
在所述多晶硅内注入N型离子；
对所述场氧化层表面、第二氧化层表面及第一接触孔内的多晶硅进行光刻及刻蚀；
对所述第二接触孔内的多晶硅进行退火，使得所述多晶硅内的N型离子通过所述第二接触孔进入所述P－基区，形成N+发射区；
分别在所述第一接触孔内及多晶硅表面制作金属层。
可选的，所述制作射频三极管半成体，具体包括：在N－外延层上的两端分别制作场氧化层，在N－外延层上除所述场氧化层的剩余部分制作第一氧化层，其中，所述N－外延层位于N+衬底的一侧上；在所述第一氧化层覆盖的N－外延层内光刻间隔分布的P－基区及P+基区，并在所述P－基区内注入第一离子，在所述P+基区内注入第二离子；在所述第一氧化层上制作第二氧化层。
可选的，所述在所述N－外延层上的两端分别制作场氧化层，在N－外延层上除所述场氧化层的剩余部分制作第一氧化层，具体包括：在所述N－外延层上依次制作第三氧化层及氮化硅层；刻蚀氮化硅层的两端，并在刻蚀掉氮化硅层的区域上制作场氧化层；去除第三氧化层；在所述N－外延层上制作第一氧化层。
可选的，所述多晶硅的制作温度为500～1000℃，所述多晶硅的厚度为0.1～0.5um。
可选的，所述N型离子为砷离子，所述N型离子的注入剂量为(1×1015～5×1016)个/cm2，所述N型离子的注入能量为30～120KEV。
可选的，所述退火的温度为1000～1200℃，所述退火的时间为20～120s。
可选的，所述第一离子为氟化硼或硼离子，所述第一离子的注入剂量为(1×1013～5×1014)个/cm2，所述第一离子的注入能量为30～120KEV，所述第二离子为硼离子，所述第二离子的注入剂量为(1×1015～5×1016)个/cm2，所述第二离子的注入能量为30～120KEV。
依据本发明的另一个方面，本发明还提供了一种射频三极管，所述射频三极管由上述的射频三极管的制作方法制备，所述射频三极管包括:
射频三极管半成体，所述射频三极管半成体包括N+衬底、位于所述N+衬底一侧的N－外延层、位于所述N－外延层上的场氧化层及第一氧化层、位于所述第一氧化层覆盖的N－外延层内间隔分布的P－基区及P+基区、以及位于所述第一氧化层上的第二氧化层，其中，所述P－基区内注入有第一离子，所述P+基区内注入有第二离子；
位于所述第二氧化层上的连通P+基区的第一接触孔和连通P－基区的第二接触孔；
位于所述第二接触孔内的多晶硅，其中，所述多晶硅内注入有N型离子，且所述N型离子扩散至所述P－基区内形成N+发射区；
位于所述第一接触孔及所述多晶硅表面的金属层。
可选的，所述多晶硅的厚度为0.1～0.5um。
可选的，所述N型离子为砷离子，所述N型离子的注入剂量为(1×1015～5×1016)个/cm2，所述N型离子的注入能量为30～120KEV。
可选的，所述第一离子为氟化硼或硼离子，所述第一离子的注入剂量为(1×1013～5×1014)个/cm2，所述第一离子的注入能量为30～120KEV，所述第二离子为硼离子，所述第二离子的注入剂量为(1×1015～5×1016)个/cm2，所述第二离子的注入能量为30～120KEV。
本发明的有益效果是：
本发明在射频三极管半成体的第二氧化层上制作连通P+基区的第一接触孔和连通P－基区的第二接触孔，然后分别在场氧化层表面、第二氧化层表面、第一接触孔及第二接触孔内淀积多晶硅，并在多晶硅内注入N型离子，此后对场氧化层表面、第二氧化层表面及第一接触孔内的多晶硅进行光刻及刻蚀，然后再对第二接触孔内的多晶硅进行退火，此时就可以在P－基区中形成N+发射区，同时不影响P+基区。本发明将P+基区和P－基区的接触孔的光刻及刻蚀合并到一起来完成，相对于常规做法，省去了一层光刻，对射频三极管的制作流程进行了优化，减少了制作工艺的复杂程度，节约了制作成本。
附图说明
图1表示本发明的实施例中射频三极管的制作方法的步骤流程图；
图2表示图1中步骤101的具体步骤流程图；
图3表示本发明的实施例中射频三极管的制作方法的实现示意图之一；
图4表示本发明的实施例中射频三极管的制作方法的实现示意图之二
图5表示本发明的实施例中射频三极管的制作方法的实现示意图之三
图6表示本发明的实施例中射频三极管的制作方法的实现示意图之四
图7表示本发明的实施例中射频三极管的制作方法的实现示意图之五
图8表示本发明的实施例中射频三极管的制作方法的实现示意图之六
图9表示本发明的实施例中射频三极管的制作方法的实现示意图之七
图10表示本发明的实施例中射频三极管的制作方法的实现示意图之八
图11表示本发明的实施例中射频三极管的制作方法的实现示意图之九；
图12表示本发明的实施例中射频三极管的制作方法的实现示意图之十；
图13表示本发明的实施例中射频三极管的制作方法的实现示意图之十一；
图14表示本发明的实施例中射频三极管的制作方法的实现示意图之十二；
图15表示本发明的实施例中射频三极管的制作方法的实现示意图之十三；以及
图16表示本发明的实施例中射频三极管的制作方法的实现示意图之十四。
其中图中：
1、N+衬底；2、N－外延层；3、第三氧化层；4、氮化硅层；5、场氧化层；6、第一氧化层；7、光刻胶；8、P－基区；9、P+基区；10、第二氧化层；11、第一接触孔；12、第二接触孔；13、多晶硅；14、N型离子；15、N+发射区；16、金属层。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
如图1所示，为本发明的实施例中射频三极管的制作方法的步骤流程图，该制作方法包括：
步骤101，制作射频三极管半成体。
在本步骤中，首先制作射频三极管半成体。如图10所示，射频三极管半成体包括N+衬底1、位于N+衬底1一侧的N－外延层2、位于N－外延层2上的场氧化层5及第一氧化层6、位于第一氧化层6覆盖的N－外延层2内间隔分布的P－基区8及P+基区9、以及位于第一氧化层6上的第二氧化层10，其中，P－基区8内注入有第一离子，P+基区9内注入有第二离子。
步骤102，在第二氧化层上制作连通P+基区的第一接触孔和连通P－基区的第二接触孔。
在本步骤中，如图11所示，在射频三极管半成体的第二氧化层10上制作连通P+基区9的第一接触孔11和连通P－基区8的第二接触孔12。
步骤103，分别在场氧化层表面、第二氧化层表面、第一接触孔及第二接触孔内淀积多晶硅。
在本步骤中，如图12所示，分别在场氧化层5表面、第二氧化层10表面、第一接触孔11及第二接触孔12内淀积多晶硅13。可选的，多晶硅的类型可以为不掺杂的多晶硅。
步骤104，在多晶硅内注入N型离子。
在本步骤中，如图13所示，在多晶硅13内注入N型离子14，具体的，N型离子14可以为砷离子。
步骤105，对场氧化层表面、第二氧化层表面及第一接触孔内的多晶硅进行光刻及刻蚀。
在本步骤中，如图14所示，对场氧化层5表面、第二氧化层10表面及第一接触孔11内的多晶硅13进行光刻及刻蚀，并保留第二接触孔12内的多晶硅13。
步骤106，对第二接触孔内的多晶硅进行退火，使得多晶硅内的N型离子通过第二接触孔进入P－基区，形成N+发射区。
在本步骤中，如图15所示，对第二接触孔12内的多晶硅13进行退火，具体的，可以对第二接触孔12内的多晶硅13进行快速热退火，以使多晶硅13内的N型离子通过第二接触孔12进入P－基区8，并形成N+发射区15。
步骤107，分别在第一接触孔内及多晶硅表面制作金属层。
在本步骤中，如图16所示，分别在第一接触孔11内及多晶硅13表面制作金属层16，以完成射频三极管的制作。
至此，在经过上述步骤后，完成射频三极管的制作。
本实施例在射频三极管半成体的第二氧化层上制作连通P+基区的第一接触孔和连通P－基区的第二接触孔，然后分别在场氧化层表面、第二氧化层表面、第一接触孔及第二接触孔内淀积多晶硅，并在多晶硅内注入N型离子，此后对场氧化层表面、第二氧化层表面及第一接触孔内的多晶硅进行光刻及刻蚀，然后再对第二接触孔内的多晶硅进行退火，此时就可以在P－基区中形成N+发射区，同时不影响P+基区。本实施例将P+基区和P－基区的接触孔的光刻及刻蚀合并到一起来完成，相对于常规做法，省去了一层光刻，对射频三极管的制作流程进行了优化，减少了制作工艺的复杂程度，节约了制作成本。
如图2所示，为图1中步骤101的具体步骤流程图，步骤101主要包括如下分步骤：
步骤1011，在N－外延层上依次制作第三氧化层及氮化硅层。
在本步骤中，如图3所示，在N－外延层2上依次制作第三氧化层3及氮化硅层4。具体的，N－外延层2位于N+衬底1的一侧上。具体的，第三氧化层3的生长温度为800～1000℃，厚度为0.01～0.05um；氮化硅层4的生长温度为800～1000℃，厚度为0.10～0.30um。
步骤1012，刻蚀氮化硅层的两端，并在刻蚀掉氮化硅层的区域上制作场氧化层。
在本步骤中，如图4及图5所示，图4示意为对氮化硅层4进行光刻及刻蚀，将需要生长场氧化层5区域的表面的氮化硅层4刻蚀掉。具体的，在本实施例中，为将位于第三氧化层3上的两端的氮化硅层4刻蚀掉，刻蚀的流程可以为：涂胶、曝光、显影及干法刻蚀。图5示意为在刻蚀掉氮化硅层4的区域上制作场氧化层5，具体的，场氧化层5可以在高温管中生长，且场氧化层5的生长温度为800～1000℃，厚度为0.3～1.0um。
步骤1013，去除第三氧化层。
在本步骤中，如图6所示，将N－外延层2上的第三氧化层去除掉。具体的，可以先使用浓磷酸剥除第三氧化层上的剩余氮化硅层，然后再用氢氟酸去除第三氧化层。
步骤1014，在N－外延层上制作第一氧化层。
在本步骤中，如图7所示，在N－外延层2上制作第一氧化层6，具体的，第一氧化层6的生长温度为800～1000℃，厚度为0.01～0.05um。
步骤1015，在第一氧化层覆盖的N－外延层内光刻间隔分布的P－基区及P+基区，并在P－基区内注入第一离子，在P+基区内注入第二离子。
在本步骤中，如图8及图9所示，在第一氧化层6覆盖的N－外延层2内光刻间隔分布的P－基区8及P+基区9的过程中，可以先在N－外延层2内光刻P－基区8，然后再在P－基区8的基础上制作P+基区9。
具体的，如图8所示，在N－外延层2内光刻P－基区8，并且为了更方便的光刻P－基区8及避免在P－基区8内注入第一离子时，第一离子被注入到其他的区域，可以在不需要光刻P－基区的N－外延层2的上方及场氧化层5的上方覆盖光刻胶7。具体的，第一离子为氟化硼或硼离子，第一离子的注入剂量为(1×1013～5×1014)个/cm2，第一离子的注入能量为30～120KEV。
如图9所示，在P－基区8的基础上制作P+基区9时，可以先在不需要光刻P+基区的N－外延层2上的第一氧化层6上覆盖光刻胶7，然后再在光刻胶7的间隙内光刻P+基区9，最后形成间隔分布的P－基区8及P+基区9。具体的，注入到P+基区9内的第二离子为硼离子，第二离子的注入剂量为(1×1015～5×1016)个/cm2，第二离子的注入能量为30～120KEV。
步骤1016，在第一氧化层上制作第二氧化层。
在本步骤中，如图10所示，在第一氧化层6上制作第二氧化层10，具体的，第二氧化层10的生长温度为500～1000℃，厚度为0.1～0.5um。
至此，在经过上述步骤后，完成射频三极管半成体的制作。
下面对本发明的具体实施例进行举例说明。
本发明实施例中的射频三极管的制作方法，如图3所示，首先在位于N+衬底1上的N－外延层2上依次制作第三氧化层3和氮化硅层4，具体的，第三氧化层3的生长温度为800～1000℃，厚度为0.01～0.05um；氮化硅层4的生长温度为800～1000℃，厚度为0.10～0.30um。
进一步的，如图4所示，对氮化硅层4进行光刻及刻蚀，将需要生长场氧化层5的区域表面的氮化硅层4刻蚀掉。具体的，可以刻蚀掉氮化硅层4的两端，刻蚀的流程为：涂胶、曝光、显影及干法刻蚀。
进一步的，如图5所示，在刻蚀掉氮化硅层的区域制作场氧化层5。具体的，可以在高温炉管中生长场氧化层5，且场氧化层5的生长温度为800～1000℃，厚度为0.3～1.0um。
进一步的，如图6所示，去除N－外延层2上的第三氧化层3。具体的，可以先使用浓磷酸剥除第三氧化层3上的剩余氮化硅层4，然后再用氢氟酸去除第三氧化层3。
进一步的，如图7所示，在N－外延层2上制作第一氧化层6。具体的，第一氧化层6的生长温度为800～1000℃，厚度为0.01～0.05um。
进一步的，如图8所示，在N－外延层2内光刻P－基区8。此外，为了更方便的光刻P－基区8及避免在P－基区8内注入第一离子时，第一离子被注入到其他的区域，可以在不需要光刻P－基区的N－外延层2的上方及场氧化层5的上方覆盖光刻胶7。具体的，第一离子为氟化硼或硼离子，第一离子的注入剂量为(1×1013～5×1014)个/cm2，第一离子的注入能量为30～120KEV。
进一步的，如图9所示，在P－基区8的基础上制作P+基区9。此时，可以先在不需要光刻P+基区的N－外延层2上的第一氧化层6上覆盖光刻胶7，然后再在光刻胶7的间隙内光刻P+基区9，最后形成间隔分布的P－基区8及P+基区9。具体的，注入到P+基区9内的第二离子为硼离子，第二离子的注入剂量为(1×1015～5×1016)个/cm2，第二离子的注入能量为30～120KEV。
进一步的，如图10所示，在第一氧化层6上制作第二氧化层10。具体的，第二氧化层10的生长温度为500～1000℃，厚度为0.1～0.5um。
进一步的，如图11所示，在第二氧化层10上制作连通P+基区9的第一接触孔11和连通P－基区8的第二接触孔12。具体的，光刻及刻蚀第一接触孔11和第二接触孔12的流程为：涂胶、曝光、显影及干法刻蚀。本步骤与常规做法的区别是，本步骤将P－基区8及P+基区9的表面的接触孔都刻蚀开，而不是仅仅只刻蚀掉P－基区8的表面的接触孔。
进一步的，如图12所示，分别在场氧化层5表面、第二氧化层10表面、第一接触孔11及第二接触孔12内淀积多晶硅13。具体的，多晶硅的类型可以为不掺杂的多晶硅，多晶硅的制作温度为500～1000℃，厚度为0.1～0.5um。
进一步的，如图13所示，在多晶硅13内注入N型离子14。具体的，N型离子14可以为砷离子，且N型离子的注入剂量可以为(1×1015～5×1016)个/cm2，N型离子的注入能量为30～120KEV。本步骤与常规做法的区别是，本步骤直接在多晶硅13内注入N型离子14，而不是在多晶硅刻蚀以后再注入离子。
进一步的，如图14所示，对场氧化层5表面、第二氧化层10表面及第一接触孔11内的多晶硅13进行光刻及刻蚀，并保留第二接触孔12内的多晶硅13。
进一步的，如图15所示，对第二接触孔12内的多晶硅13进行退火。具体的，可以对第二接触孔12内的多晶硅13进行快速热退火，以使多晶硅13内的N型离子14通过第二接触孔12进入P－基区8，并形成N+发射区15。在此，退火的温度为1000～1200℃，退火的时间为20～120s。本步骤与常规做法的区别是，本步骤直接做退火处理，而不是要先进行N型离子的注入，然后再进行快速热退火。
进一步的，如图16所示，分别在第一接触孔11内及多晶硅13表面制作金属层16，以完成射频三极管的制作。
本发明主要是将P－基区的接触孔、P+基区的接触孔的光刻、刻蚀，合并到一起来完成，后续制作多晶硅、在多晶硅中注入N型离子，然后并不马上进行快速热退火，而是先做多晶硅的光刻与刻蚀(只将N+发射区表面的多晶硅保留下来)，然后再进行快速热退火，此时就可以在P－基区中形成N+发射区，同时不影响到P+基区。本发明相对于常规做法，省去了一层光刻，对射频三极管的制作流程进行了优化，减少了制作工艺的复杂程度，节约了制作成本。
如图16所示，本发明的实施例还提供了一种射频三极管，该射频三极管由上述的射频三极管的制作方法制作，该射频三极管包括：
射频三极管半成体，所述射频三极管半成体包括N+衬底1、位于所述N+衬底1一侧的N－外延层2、位于所述N－外延层2上的场氧化层5及第一氧化层6、位于所述第一氧化层6覆盖的N－外延层2内间隔分布的P－基区8及P+基区9、以及位于所述第一氧化层6上的第二氧化层10，其中，所述P－基区8内注入有第一离子，所述P+基区9内注入有第二离子；
位于所述第二氧化层10上的连通P+基区9的第一接触孔11和连通P－基区8的第二接触孔12；
位于所述第二接触孔12内的多晶硅13，其中，所述多晶硅13内注入有N型离子，且所述N型离子扩散至所述P－基区8内形成N+发射区15；
位于所述第一接触孔11及所述多晶硅13表面的金属层16。
可选的，所述多晶硅13的厚度为0.1～0.5um。
可选的，所述N型离子为砷离子，所述N型离子的注入剂量为(1×1015～5×1016)个/cm2，所述N型离子的注入能量为30～120KEV。
可选的，所述第一离子为氟化硼或硼离子，所述第一离子的注入剂量为(1×1013～5×1014)个/cm2，所述第一离子的注入能量为30～120KEV，所述第二离子为硼离子，所述第二离子的注入剂量为(1×1015～5×1016)个/cm2，所述第二离子的注入能量为30～120KEV。
需要说明的是，该射频三极管是应用上述射频三极管的制作方法制作而成的，上述射频三极管的制作方法的实施例的实现方式适用于该射频三极管，也能达到相同的技术效果。
以上所述的是本发明的优选实施方式，应当指出对于本技术领域的普通人员来说，在不脱离本发明所述的原理前提下还可以作出若干改进和润饰，这些改进和润饰也在本发明的保护范围内。
Claims (11)
1.一种射频三极管的制作方法，其特征在于，所述制作方法包括：
制作射频三极管半成体，所述射频三极管半成体包括N+衬底、位于所述N+衬底一侧的N－外延层、位于所述N－外延层上的场氧化层及第一氧化层、位于所述第一氧化层覆盖的N－外延层内间隔分布的P－基区及P+基区、以及位于所述第一氧化层上的第二氧化层，其中，所述P－基区内注入有第一离子，所述P+基区内注入有第二离子；
在所述第二氧化层上制作连通P+基区的第一接触孔和连通P－基区的第二接触孔；
分别在场氧化层表面、第二氧化层表面、第一接触孔及第二接触孔内淀积多晶硅；
在所述多晶硅内注入N型离子；
对所述场氧化层表面、第二氧化层表面及第一接触孔内的多晶硅进行光刻及刻蚀；
对所述第二接触孔内的多晶硅进行退火，使得所述多晶硅内的N型离子通过所述第二接触孔进入所述P－基区，形成N+发射区；
分别在所述第一接触孔内及多晶硅表面制作金属层。
2.根据权利要求1所述的制作方法，其特征在于，所述制作射频三极管半成体，具体包括：
在N－外延层上的两端分别制作场氧化层，在N－外延层上除所述场氧化层的剩余部分制作第一氧化层，其中，所述N－外延层位于N+衬底的一侧上；
在所述第一氧化层覆盖的N－外延层内光刻间隔分布的P－基区及P+基区，并在所述P－基区内注入第一离子，在所述P+基区内注入第二离子；
在所述第一氧化层上制作第二氧化层。
3.根据权利要求2所述的制作方法，其特征在于，所述在所述N－外延层上的两端分别制作场氧化层，在N－外延层上除所述场氧化层的剩余部分制作第一氧化层，具体包括：
在所述N－外延层上依次制作第三氧化层及氮化硅层；
刻蚀氮化硅层的两端，并在刻蚀掉氮化硅层的区域上制作场氧化层；
去除第三氧化层；
在所述N－外延层上制作第一氧化层。
4.根据权利要求1所述的制作方法，其特征在于，所述多晶硅的制作温度为500～1000℃，所述多晶硅的厚度为0.1～0.5um。
5.根据权利要求1所述的制作方法，其特征在于，所述N型离子为砷离子，所述N型离子的注入剂量为(1×1015～5×1016)个/cm2，所述N型离子的注入能量为30～120KEV。
6.根据权利要求1所述的制作方法，其特征在于，所述退火的温度为1000～1200℃，所述退火的时间为20～120s。
7.根据权利要求1所述的制作方法，其特征在于，所述第一离子为氟化硼或硼离子，所述第一离子的注入剂量为(1×1013～5×1014)个/cm2，所述第一离子的注入能量为30～120KEV，所述第二离子为硼离子，所述第二离子的注入剂量为(1×1015～5×1016)个/cm2，所述第二离子的注入能量为30～120KEV。
8.一种射频三极管，其特征在于，所述射频三极管由权利要求1～7所述的射频三极管的制作方法制备，所述射频三极管包括:
射频三极管半成体，所述射频三极管半成体包括N+衬底、位于所述N+衬底一侧的N－外延层、位于所述N－外延层上的场氧化层及第一氧化层、位于所述第一氧化层覆盖的N－外延层内间隔分布的P－基区及P+基区、以及位于所述第一氧化层上的第二氧化层，其中，所述P－基区内注入有第一离子，所述P+基区内注入有第二离子；
位于所述第二氧化层上的连通P+基区的第一接触孔和连通P－基区的第二接触孔；
位于所述第二接触孔内的多晶硅，其中，所述多晶硅内注入有N型离子，且所述N型离子扩散至所述P－基区内形成N+发射区；
位于所述第一接触孔及所述多晶硅表面的金属层。
9.根据权利要求8所述的射频三极管，其特征在于，所述多晶硅的厚度为0.1～0.5um。
10.根据权利要求8所述的射频三极管，其特征在于，所述N型离子为砷离子，所述N型离子的注入剂量为(1×1015～5×1016)个/cm2，所述N型离子的注入能量为30～120KEV。
11.根据权利要求8所述的射频三极管，其特征在于，所述第一离子为氟化硼或硼离子，所述第一离子的注入剂量为(1×1013～5×1014)个/cm2，所述第一离子的注入能量为30～120KEV，所述第二离子为硼离子，所述第二离子的注入剂量为(1×1015～5×1016)个/cm2，所述第二离子的注入能量为30～120KEV。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510542968.1A CN106486359B (zh) | 2015-08-28 | 2015-08-28 | 一种射频三极管的制作方法及射频三极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510542968.1A CN106486359B (zh) | 2015-08-28 | 2015-08-28 | 一种射频三极管的制作方法及射频三极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106486359A true CN106486359A (zh) | 2017-03-08 |
| CN106486359B CN106486359B (zh) | 2020-06-23 |
Family
ID=58235048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510542968.1A Active CN106486359B (zh) | 2015-08-28 | 2015-08-28 | 一种射频三极管的制作方法及射频三极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106486359B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108054205A (zh) * | 2017-12-21 | 2018-05-18 | 深圳市晶特智造科技有限公司 | 射频三极管及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043324A (ja) * | 2000-07-27 | 2002-02-08 | Sanyo Electric Co Ltd | 高周波半導体装置およびその製造方法 |
| JP2006049693A (ja) * | 2004-08-06 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| CN102693759A (zh) * | 2011-03-23 | 2012-09-26 | 希捷科技有限公司 | 用于多级单元(mlc)存储单元的非顺序编码方案 |
-
2015
- 2015-08-28 CN CN201510542968.1A patent/CN106486359B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043324A (ja) * | 2000-07-27 | 2002-02-08 | Sanyo Electric Co Ltd | 高周波半導体装置およびその製造方法 |
| JP2006049693A (ja) * | 2004-08-06 | 2006-02-16 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| CN102693759A (zh) * | 2011-03-23 | 2012-09-26 | 希捷科技有限公司 | 用于多级单元(mlc)存储单元的非顺序编码方案 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108054205A (zh) * | 2017-12-21 | 2018-05-18 | 深圳市晶特智造科技有限公司 | 射频三极管及其制作方法 |
| CN108054205B (zh) * | 2017-12-21 | 2020-12-08 | 浙江昌新生物纤维股份有限公司 | 射频三极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106486359B (zh) | 2020-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9583587B2 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
| CN103035694B (zh) | 一种具有终端保护结构的igbt芯片及其制造方法 | |
| JPS63142807A (ja) | 半導体装置の製造方法 | |
| CN106104755A (zh) | 包括通过离子注入掺杂和沉积向外扩散阻挡物的用于制备太阳能电池的方法 | |
| CN100394616C (zh) | 可集成的高压vdmos晶体管结构及其制备方法 | |
| CN101877314A (zh) | 在沟槽底部制作厚氧化层的方法 | |
| CN107845580A (zh) | 一种vdmos器件及其制作方法 | |
| CN103779415A (zh) | 平面型功率mos器件及其制造方法 | |
| CN106486359A (zh) | 一种射频三极管的制作方法及射频三极管 | |
| CN106486534A (zh) | 一种射频三极管的制备方法及射频三极管 | |
| CN104637811B (zh) | 晶体管制造方法和晶体管 | |
| CN203721733U (zh) | 平面型功率mos器件 | |
| CN106783606A (zh) | 功率半导体器件及其制备方法 | |
| CN103165443A (zh) | 一种绝缘栅晶体管器件及其制造工艺方法 | |
| CN113013259A (zh) | 一种低导通压降肖特基二极管结构及其制备方法 | |
| CN104981896A (zh) | 半导体装置及其制造方法 | |
| CN102130053B (zh) | 一种n沟道jfet集成放大器的制造方法 | |
| CN106981421A (zh) | 三极管基区的制作方法 | |
| CN105551944A (zh) | 功率晶体管的制造方法 | |
| CN104882382A (zh) | Mosfet终端结构及其制造方法 | |
| CN108550529A (zh) | 一种高压vdmos器件的制造方法 | |
| CN104882409B (zh) | 一种具有集成电容的射频横向双扩散功率器件的制造方法 | |
| TW201351643A (zh) | 溝槽式功率半導體結構之製造方法 | |
| CN101740464B (zh) | 在sonos技术中提升自对准孔模块工艺窗口的方法 | |
| CN116779665A (zh) | 一种栅极电容可调的igbt芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220722 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871 room 808, founder building, Zhongguancun, 298 Chengfu Road, Haidian District, Beijing Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |