JPH0927550A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0927550A JPH0927550A JP17577995A JP17577995A JPH0927550A JP H0927550 A JPH0927550 A JP H0927550A JP 17577995 A JP17577995 A JP 17577995A JP 17577995 A JP17577995 A JP 17577995A JP H0927550 A JPH0927550 A JP H0927550A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- semiconductor substrate
- conductive film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】受動素子を有する半導体装置の製造工程数の削
減及び反転層の形成を防ぐ半導体装置の製造方法を提供
することを目的とする。 【構成】半導体基板101 少なくとも絶縁膜113 と導電膜
115 を有する受動素子の絶縁膜113 を形成する。次に絶
縁膜113 上に受動素子の電極となる導電膜115 を形成す
る。次に半導体基板101 のトランジスタを形成する領域
上の絶縁膜113 及び導電膜115 を除去し、半導体基板10
1 を露出し、半導体基板101 のトランジスタを形成する
領域に、導電膜115 及び絶縁膜113 をマスクにしてイオ
ン注入する。この製造方法により製造工程を削減出来る
と共に、高耐圧製の半導体装置を提供することが出来
る。
減及び反転層の形成を防ぐ半導体装置の製造方法を提供
することを目的とする。 【構成】半導体基板101 少なくとも絶縁膜113 と導電膜
115 を有する受動素子の絶縁膜113 を形成する。次に絶
縁膜113 上に受動素子の電極となる導電膜115 を形成す
る。次に半導体基板101 のトランジスタを形成する領域
上の絶縁膜113 及び導電膜115 を除去し、半導体基板10
1 を露出し、半導体基板101 のトランジスタを形成する
領域に、導電膜115 及び絶縁膜113 をマスクにしてイオ
ン注入する。この製造方法により製造工程を削減出来る
と共に、高耐圧製の半導体装置を提供することが出来
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に窒化膜コンデンサを用いたバイポーラ型半
導体装置、BICMOS型半導体装置の製造プロセスにおけ
る、工程数削減に関する。
に関し、特に窒化膜コンデンサを用いたバイポーラ型半
導体装置、BICMOS型半導体装置の製造プロセスにおけ
る、工程数削減に関する。
【０００２】
【従来の技術】図３に従来の横型バイポーラ型半導体装
置を示す。この半導体装置はレジストブロックタイプと
呼ばれ、この半導体装置の上面から見た平面図(a) 及び
Ａ−Ａ‘での断面図(b) を示す。この半導体装置は、ベ
ース領域となるＮ型エピタキシャル層205 部分上に、エ
ミッタ拡散層217 、コレクタ拡散層219 の形成領域に開
孔部を有するフォトレジストをマスクにして、例えばボ
ロンをイオン注入し、それぞれの拡散層が形成されてい
る。この半導体装置ではベース領域となるＮ型エピタキ
シャル層205 表面は反転しやすいため、この反転を防ぐ
ためエミッタ電極223 をコレクタ拡散層219 上に重なる
ように大きく形成する必要がある。このレジストブロッ
クタイプの半導体装置は、エミッタ、コレクタ拡散層形
成のためのフォトエッチング工程が必要となる。またエ
ミッタ電極を大きくする必要があるため、半導体装置の
微細化という点で問題が生じる。
置を示す。この半導体装置はレジストブロックタイプと
呼ばれ、この半導体装置の上面から見た平面図(a) 及び
Ａ−Ａ‘での断面図(b) を示す。この半導体装置は、ベ
ース領域となるＮ型エピタキシャル層205 部分上に、エ
ミッタ拡散層217 、コレクタ拡散層219 の形成領域に開
孔部を有するフォトレジストをマスクにして、例えばボ
ロンをイオン注入し、それぞれの拡散層が形成されてい
る。この半導体装置ではベース領域となるＮ型エピタキ
シャル層205 表面は反転しやすいため、この反転を防ぐ
ためエミッタ電極223 をコレクタ拡散層219 上に重なる
ように大きく形成する必要がある。このレジストブロッ
クタイプの半導体装置は、エミッタ、コレクタ拡散層形
成のためのフォトエッチング工程が必要となる。またエ
ミッタ電極を大きくする必要があるため、半導体装置の
微細化という点で問題が生じる。
【０００３】図４に示す半導体装置はポリシリコンブロ
ックタイプと呼ばれ、レジストブロックタイプのフォト
エッチング工程の削減とエミッタ電極の微細化のために
開発された。この半導体装置の上面から見た平面図(a)
及びＡ−Ａ‘での断面図(b)を示す。この半導体装置
は、ベース領域となるＮ型エピタキシャル層205 部分上
に、素子分離207 を介した他の領域のゲート電極層を形
成するゲート酸化膜213とポリシリコン膜215 を形成
し、ゲート酸化膜213 とポリシリコン膜215 のエミッタ
拡散層217 、コレクタ拡散層219 の形成領域上に開孔部
を形成する。次にポリシリコン膜215 をマスクにして例
えばイオン注入し、エミッタ拡散層217 とコレクタ拡散
層219 を形成する。ポリシリコンブロックタイプの半導
体装置は、ベース電極227 とポリシリコン膜215 が接続
しているため、ポリシリコン膜215 とベース領域とは等
電位となっている。その結果、Ｎ型エピタキシャル層20
5 表面付近での反転層形成を防ぐことが出来る。また、
ポリシリコンブロックタイプの半導体装置は、ゲート電
極となるポリシリコン膜215 をマスクにしてイオン注入
することが出来るが、Ｎ型エピタキシャル層205 表面上
にはゲート酸化膜213 があり、ゲート酸化膜213 は比較
的膜厚が薄い。そのため、ゲート酸化膜の破壊耐圧以上
の電圧をかけることが出来ないという問題が生じ、10V
以上の電圧を半導体装置にかけることが出来なくなる恐
れがある。
ックタイプと呼ばれ、レジストブロックタイプのフォト
エッチング工程の削減とエミッタ電極の微細化のために
開発された。この半導体装置の上面から見た平面図(a)
及びＡ−Ａ‘での断面図(b)を示す。この半導体装置
は、ベース領域となるＮ型エピタキシャル層205 部分上
に、素子分離207 を介した他の領域のゲート電極層を形
成するゲート酸化膜213とポリシリコン膜215 を形成
し、ゲート酸化膜213 とポリシリコン膜215 のエミッタ
拡散層217 、コレクタ拡散層219 の形成領域上に開孔部
を形成する。次にポリシリコン膜215 をマスクにして例
えばイオン注入し、エミッタ拡散層217 とコレクタ拡散
層219 を形成する。ポリシリコンブロックタイプの半導
体装置は、ベース電極227 とポリシリコン膜215 が接続
しているため、ポリシリコン膜215 とベース領域とは等
電位となっている。その結果、Ｎ型エピタキシャル層20
5 表面付近での反転層形成を防ぐことが出来る。また、
ポリシリコンブロックタイプの半導体装置は、ゲート電
極となるポリシリコン膜215 をマスクにしてイオン注入
することが出来るが、Ｎ型エピタキシャル層205 表面上
にはゲート酸化膜213 があり、ゲート酸化膜213 は比較
的膜厚が薄い。そのため、ゲート酸化膜の破壊耐圧以上
の電圧をかけることが出来ないという問題が生じ、10V
以上の電圧を半導体装置にかけることが出来なくなる恐
れがある。
【０００４】
【発明が解決しようとする課題】レジストブロックタイ
プの半導体装置ではベース領域となるＮ型エピタキシャ
ル層表面は反転しやすいため、この反転を防ぐためエミ
ッタ電極をコレクタ拡散層上に重なるように大きく形成
する必要がある。またエミッタ電極を大きくする必要が
あるため、半導体装置の微細化という点で問題が生じ
る。また、レジストブロックタイプの半導体装置は、エ
ミッタ、コレクタ拡散層形成のためのフォトエッチング
工程が必要となり、工程数が増加してしまう。
プの半導体装置ではベース領域となるＮ型エピタキシャ
ル層表面は反転しやすいため、この反転を防ぐためエミ
ッタ電極をコレクタ拡散層上に重なるように大きく形成
する必要がある。またエミッタ電極を大きくする必要が
あるため、半導体装置の微細化という点で問題が生じ
る。また、レジストブロックタイプの半導体装置は、エ
ミッタ、コレクタ拡散層形成のためのフォトエッチング
工程が必要となり、工程数が増加してしまう。
【０００５】ポリシリコンブロックタイプの半導体装置
は、ベース電極とポリシリコン膜が接続しているため、
ポリシリコン膜とベース領域とは等電位となっている。
その結果、Ｎ型エピタキシャル層表面付近での反転層形
成を防ぐことが出来る。この点で、ポリシリコンブロッ
クタイプの半導体装置は、フォトエッチング工程の削減
とエミッタ電極の微細化という問題を解決している。し
かし、ポリシリコンブロックタイプの半導体装置はＮ型
エピタキシャル層表面上にはゲート酸化膜213があり、
ゲート酸化膜213 は比較的膜厚が薄い。そのため、ゲー
ト酸化膜の破壊耐圧以上の電圧をかけることが出来ない
という問題が生じ、10V 以上の電圧を半導体装置にかけ
ることが出来なくなる恐れがある。
は、ベース電極とポリシリコン膜が接続しているため、
ポリシリコン膜とベース領域とは等電位となっている。
その結果、Ｎ型エピタキシャル層表面付近での反転層形
成を防ぐことが出来る。この点で、ポリシリコンブロッ
クタイプの半導体装置は、フォトエッチング工程の削減
とエミッタ電極の微細化という問題を解決している。し
かし、ポリシリコンブロックタイプの半導体装置はＮ型
エピタキシャル層表面上にはゲート酸化膜213があり、
ゲート酸化膜213 は比較的膜厚が薄い。そのため、ゲー
ト酸化膜の破壊耐圧以上の電圧をかけることが出来ない
という問題が生じ、10V 以上の電圧を半導体装置にかけ
ることが出来なくなる恐れがある。
【０００６】本発明では、トランジスタ形成のためのフ
ォトエッチング工程を削減し且つ高耐圧で使用すること
が出来る半導体装置の製造方法を提供することを目的と
する。
ォトエッチング工程を削減し且つ高耐圧で使用すること
が出来る半導体装置の製造方法を提供することを目的と
する。
【０００７】
【課題を解決するための手段】本発明に示す半導体装置
の製造方法は、半導体基板上に、少なくとも絶縁膜と導
電膜を有する受動素子の絶縁膜を形成する。次に絶縁膜
上に受動素子の電極となる導電膜を形成する。次に半導
体基板のトランジスタを形成する領域上の絶縁膜及び導
電膜を除去し、半導体基板を露出し、半導体基板のトラ
ンジスタを形成する領域に、導電膜及び絶縁膜をマスク
にしてイオン注入する。この製造方法により製造工程を
削減出来ると共に、高耐圧製の半導体装置を提供するこ
とが出来る。
の製造方法は、半導体基板上に、少なくとも絶縁膜と導
電膜を有する受動素子の絶縁膜を形成する。次に絶縁膜
上に受動素子の電極となる導電膜を形成する。次に半導
体基板のトランジスタを形成する領域上の絶縁膜及び導
電膜を除去し、半導体基板を露出し、半導体基板のトラ
ンジスタを形成する領域に、導電膜及び絶縁膜をマスク
にしてイオン注入する。この製造方法により製造工程を
削減出来ると共に、高耐圧製の半導体装置を提供するこ
とが出来る。
【０００８】
【作用】導電膜の層厚を十分に大きくしたために、導電
膜をマスクにしてイオン注入することが出来、導電性膜
下の領域にはイオンは注入されない。そのため他の素子
を形成するのに使用した導電膜をマスクにイオン注入す
ることが出来、製造工程を削減することが出来る。
膜をマスクにしてイオン注入することが出来、導電性膜
下の領域にはイオンは注入されない。そのため他の素子
を形成するのに使用した導電膜をマスクにイオン注入す
ることが出来、製造工程を削減することが出来る。
【０００９】
【実施例】図１及び図２に本発明に示す実施例を示す。
本実施例は、ポリシリコンブロックタイプの半導体装置
であり、図１（ａ）〜（f ）に本発明に示めす半導装置
の製造方法を順に追って断面図で示す。また、図２に本
発明に示す製造方法により製造された半導体装置の上面
から見た平面図(a) 、断面Ａ−Ａ‘で切断した断面図
(b) 及び断面Ｂ−Ｂ’で切断した断面図(c) を示す。本
実施例では、他の箇所にコンデンサを有する横型バイポ
ーラ型半導体装置を例に示す。
本実施例は、ポリシリコンブロックタイプの半導体装置
であり、図１（ａ）〜（f ）に本発明に示めす半導装置
の製造方法を順に追って断面図で示す。また、図２に本
発明に示す製造方法により製造された半導体装置の上面
から見た平面図(a) 、断面Ａ−Ａ‘で切断した断面図
(b) 及び断面Ｂ−Ｂ’で切断した断面図(c) を示す。本
実施例では、他の箇所にコンデンサを有する横型バイポ
ーラ型半導体装置を例に示す。
【００１０】まず、例えばＰ型半導体基板101 中に拡散
層形成領域にフォトレジスト膜をマスクにして例えばア
ンチモンをイオン注入する。次に半導体基板101 を熱拡
散し、Ｎ型埋め込み拡散層103 を形成する。次に半導体
基板101 及びＮ型埋め込み拡散層103 上にシラン化合物
とリン化合を高温で熱分解し、化学堆積気層法によりＮ
型エピタキシャル層105 を形成する。Ｎ型埋め込み拡散
層103 は熱により、Ｎ型エピタキシャル層105 中にも成
長する。この状態を図1(a)に示めす。
層形成領域にフォトレジスト膜をマスクにして例えばア
ンチモンをイオン注入する。次に半導体基板101 を熱拡
散し、Ｎ型埋め込み拡散層103 を形成する。次に半導体
基板101 及びＮ型埋め込み拡散層103 上にシラン化合物
とリン化合を高温で熱分解し、化学堆積気層法によりＮ
型エピタキシャル層105 を形成する。Ｎ型埋め込み拡散
層103 は熱により、Ｎ型エピタキシャル層105 中にも成
長する。この状態を図1(a)に示めす。
【００１１】次にＮ型エピタキシャル層105 中に素子分
離を形成する領域に例えば、フォトレジスト膜をマスク
にしてホウ素をイオン注入する。次にＮ型エピタキシャ
ル層105 を熱拡散し、Ｐ型拡散層を形成し、素子分離10
7 となるＮ層の島を形成する。ここで、ベース電極を表
面から取り出す時、ベース電流の通路が長くなってしま
うとベース直流抵抗が大きくなってしまいトランジスタ
の動作速度が遅くなる。そこで、ベース電流の通路に抵
抗の低い不純物層を形成する必要が生じる。そこでフォ
トレジストをマスクにして例えばアンチモンをエピタキ
シャル層105 中にイオン注入し、熱拡散し、Ｎ型ベース
拡散層109 を形成する。この状態を図１(b) に示めす。
離を形成する領域に例えば、フォトレジスト膜をマスク
にしてホウ素をイオン注入する。次にＮ型エピタキシャ
ル層105 を熱拡散し、Ｐ型拡散層を形成し、素子分離10
7 となるＮ層の島を形成する。ここで、ベース電極を表
面から取り出す時、ベース電流の通路が長くなってしま
うとベース直流抵抗が大きくなってしまいトランジスタ
の動作速度が遅くなる。そこで、ベース電流の通路に抵
抗の低い不純物層を形成する必要が生じる。そこでフォ
トレジストをマスクにして例えばアンチモンをエピタキ
シャル層105 中にイオン注入し、熱拡散し、Ｎ型ベース
拡散層109 を形成する。この状態を図１(b) に示めす。
【００１２】次にＮ型エピタキシャル層105 上に、素子
分離107 上に開孔部を有する図示せぬ窒化シリコン膜を
形成し、この窒化シリコン膜をマスクにして選択成長法
により酸化膜111 を形成する。次に熱酸化法によりＮ型
エピタキシャル層105 上に酸化膜112 を形成する。この
状態を図1(c)に示めす。
分離107 上に開孔部を有する図示せぬ窒化シリコン膜を
形成し、この窒化シリコン膜をマスクにして選択成長法
により酸化膜111 を形成する。次に熱酸化法によりＮ型
エピタキシャル層105 上に酸化膜112 を形成する。この
状態を図1(c)に示めす。
【００１３】次に酸化膜111 及び酸化膜112 上にプラズ
マ化学堆積気層法により、窒化シリコン膜113 を例えば
100nm 程度形成する。窒化シリコン膜113 は半導体装置
の、コンデンサ領域の絶縁膜となる。次に窒化シリコン
膜113 上に、半導体装置のコンデンサ形成領域上の電極
層として化学堆積気層法によりポリシリコン膜115 を30
0nm 程度形成する。この状態を図1(d)に示めす。
マ化学堆積気層法により、窒化シリコン膜113 を例えば
100nm 程度形成する。窒化シリコン膜113 は半導体装置
の、コンデンサ領域の絶縁膜となる。次に窒化シリコン
膜113 上に、半導体装置のコンデンサ形成領域上の電極
層として化学堆積気層法によりポリシリコン膜115 を30
0nm 程度形成する。この状態を図1(d)に示めす。
【００１４】次にポリシリコン膜115 及び窒化シリコン
膜113 をエッチングし、Ｎ型エピタキシャル層105 のエ
ミッタ、コレクタ拡散層を形成する領域を露出する。次
に多結晶シリコン膜115 及び窒化シリコン膜113 をマス
クにして、Ｎ型エピタキシャル層105 中に例えば、ボロ
ンのイオン注入130 をする。イオン注入130 の条件は、
加速電圧40kV、注入濃度3.1E14/ ｃｍ2 とする。このイ
オン注入130 はＮ型エピタキシャル層104 中に、エミッ
タ、コレクタ拡散層を形成のためのイオン注入と、多結
晶シリコン膜115 に導電性を持たせるためのイオン注入
である。多結晶シリコン膜115 は十分に厚いため、イオ
ン注入130 の際の、マスクとなる。この状態を図1(e)に
示めす。
膜113 をエッチングし、Ｎ型エピタキシャル層105 のエ
ミッタ、コレクタ拡散層を形成する領域を露出する。次
に多結晶シリコン膜115 及び窒化シリコン膜113 をマス
クにして、Ｎ型エピタキシャル層105 中に例えば、ボロ
ンのイオン注入130 をする。イオン注入130 の条件は、
加速電圧40kV、注入濃度3.1E14/ ｃｍ2 とする。このイ
オン注入130 はＮ型エピタキシャル層104 中に、エミッ
タ、コレクタ拡散層を形成のためのイオン注入と、多結
晶シリコン膜115 に導電性を持たせるためのイオン注入
である。多結晶シリコン膜115 は十分に厚いため、イオ
ン注入130 の際の、マスクとなる。この状態を図1(e)に
示めす。
【００１５】次にＮ型エピタキシャル層105 を熱拡散
し、エミッタ拡散層117 、コレクタ拡散層119 を形成す
る。次に多結晶シリコン膜115 及びＮ型エピタキシャル
層105上に化学堆積気層法により層間絶縁膜として酸化
膜121 を形成する。次に酸化膜121 にフォトレジスト膜
をマスクにしエッチングによりトランジスタの電極を形
成するためのコンタクトホールを開孔する。次に酸化膜
121 及びＮ型エピタキシャル層105 上に電極として例え
ばアルミニウムをスパッタ法により蒸着し、エッチング
によりエミッタ電極123 、コレクタ電極125 及びベース
電極127 を形成する。
し、エミッタ拡散層117 、コレクタ拡散層119 を形成す
る。次に多結晶シリコン膜115 及びＮ型エピタキシャル
層105上に化学堆積気層法により層間絶縁膜として酸化
膜121 を形成する。次に酸化膜121 にフォトレジスト膜
をマスクにしエッチングによりトランジスタの電極を形
成するためのコンタクトホールを開孔する。次に酸化膜
121 及びＮ型エピタキシャル層105 上に電極として例え
ばアルミニウムをスパッタ法により蒸着し、エッチング
によりエミッタ電極123 、コレクタ電極125 及びベース
電極127 を形成する。
【００１６】次に酸化膜121 上に、図示せぬ上層構造を
形成し、さらにこの上層構造上に保護膜等を形成し、素
子分離を介して、コンデンサに隣接する、横型バイポー
ラ型半導体装置を完成させる。この状態を図１(f) に示
めす。
形成し、さらにこの上層構造上に保護膜等を形成し、素
子分離を介して、コンデンサに隣接する、横型バイポー
ラ型半導体装置を完成させる。この状態を図１(f) に示
めす。
【００１７】図2 は本発明に示す半導体装置の上面から
みた平面図(a) 、A-A'での断面図(b) ，及びB-B'での断
面図(c) であり、ポリシリコン膜の形成領域とトランジ
スタの拡散層の形成領域を示している。ポリシリコン膜
115 はエミッタ電極123 を形成する領域を取り囲むよう
に形成すれば、エミッタ拡散層117 、コレクタ拡散層11
9 形成のイオン注入とコンデンサのポリシリコン膜115
に導電性を持たせるためのイオン注入を同時に行うこと
が出来、フォトエッチングの工程が削減することが出来
る。
みた平面図(a) 、A-A'での断面図(b) ，及びB-B'での断
面図(c) であり、ポリシリコン膜の形成領域とトランジ
スタの拡散層の形成領域を示している。ポリシリコン膜
115 はエミッタ電極123 を形成する領域を取り囲むよう
に形成すれば、エミッタ拡散層117 、コレクタ拡散層11
9 形成のイオン注入とコンデンサのポリシリコン膜115
に導電性を持たせるためのイオン注入を同時に行うこと
が出来、フォトエッチングの工程が削減することが出来
る。
【００１８】本実施例は、ポリシリコン抵抗を上部電極
層に持つコンデンサを含むバイポーラ型半導体装置のプ
ロセスに適用することが出来る。また、コンデンサ、抵
抗を含むBICMOS型半導体装置にも適用することが出来
る。
層に持つコンデンサを含むバイポーラ型半導体装置のプ
ロセスに適用することが出来る。また、コンデンサ、抵
抗を含むBICMOS型半導体装置にも適用することが出来
る。
【００１９】
【発明の効果】本提案により、特別の工程の追加無しに
ポリシリコンブロックタイプの横型バイポーラ型半導体
装置が形成され、バイポーラ型半導体装置の製造プロセ
スにおいては、例えばコレクタ、エミッタ拡散層のイオ
ン注入の際のレジストパターニングを、またBICMOS型半
導体装置製造プロセスにおいては、例えば、MOS 型半導
体装置のチャネルイオン注入の際のレジストパターニン
グを省略することができる。その結果工程削減及び歩留
まり向上が可能となる。
ポリシリコンブロックタイプの横型バイポーラ型半導体
装置が形成され、バイポーラ型半導体装置の製造プロセ
スにおいては、例えばコレクタ、エミッタ拡散層のイオ
ン注入の際のレジストパターニングを、またBICMOS型半
導体装置製造プロセスにおいては、例えば、MOS 型半導
体装置のチャネルイオン注入の際のレジストパターニン
グを省略することができる。その結果工程削減及び歩留
まり向上が可能となる。
【００２０】本実施例で示した製造方法により、横型バ
イポーラ型半導体装置はベース拡散層とポリシリコン膜
が等電位となる。その結果、コレクタ電極層を大きくす
ることなく配線の自由度があり、ベース拡散層表面の反
転もない半導体装置となる。
イポーラ型半導体装置はベース拡散層とポリシリコン膜
が等電位となる。その結果、コレクタ電極層を大きくす
ることなく配線の自由度があり、ベース拡散層表面の反
転もない半導体装置となる。
【００２１】また、従来の半導体装置と違い、マスク用
多結晶シリコンと半導体基板の間にコンデンサ用の窒化
シリコン膜があり、通常この膜圧は，耐圧で考えるとプ
ロセス想定耐圧以上に設定されてるので、中耐圧系以上
へ適応することができる。
多結晶シリコンと半導体基板の間にコンデンサ用の窒化
シリコン膜があり、通常この膜圧は，耐圧で考えるとプ
ロセス想定耐圧以上に設定されてるので、中耐圧系以上
へ適応することができる。
【図１】図１は本発明に示す実施例を示した断面図であ
る。
る。
【図２】図2 本発明に示す実施例の平面図(a) 、断面図
(b) 及び断面図(c) である。
(b) 及び断面図(c) である。
【図３】図３は従来技術のレジストブロックタイプの半
導体装置を示した図である。
導体装置を示した図である。
【図４】図４は従来技術のポリシリコンブロックタイプ
の半導体装置を示した図である。
の半導体装置を示した図である。
101 201 半導体基板 103 203 埋め込み拡散層 105 205 エピタキシャル層 107 207 素子分離 108 208 ポリシリコン膜 109 209 ベース拡散層 111 112 酸化膜 113 114 窒化シリコン膜 115 116 215 多結晶シリコン膜 117 217 エミッタ拡散層 119 219 コレクタ拡散層 123 223 エミッタ電極 125 225 コレクタ電極 127 227 ベース電極 130 イオン注入 213 ゲート酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/331 29/73
Claims (3)
- 【請求項１】半導体基板上に、コンデンサの絶縁膜を形
成する工程と、 前記絶縁膜上に前記コンデンサの電極となる導電膜を形
成する工程と、 前記半導体基板のトランジスタを形成する領域上の前記
絶縁膜及び前記導電膜を除去し、前記半導体基板を露出
する工程と、 前記半導体基板の前記トランジスタを形成する領域に、
前記コンデンサの導電膜及び絶縁膜をマスクにして不純
物層を形成する工程と、を有することを特徴とする半導
体装置の製造方法。 - 【請求項２】半導体基上に、抵抗となる導電膜を形成す
る工程と、 前記半導体基板のトランジスタを形成する領域上の、前
記導電膜を除去し、前記半導体基板を露出する工程と、 前記半導体基板の前記トランジスタを形成する領域に、
前記抵抗の導電膜をマスクにして不純物層を形成する工
程と、を有することを特徴とする半導体装置の製造方
法。 - 【請求項３】半導体基板上に、少なくとも絶縁膜と導電
膜を有する受動素子の絶縁膜を形成する工程と、 前記絶縁膜上に前記受動素子の電極となる導電膜を形成
する工程と、 前記半導体基板のトランジスタを形成する領域上の前記
絶縁膜及び前記導電膜を除去し、前記半導体基板を露出
する工程と、 前記半導体基板の前記トランジスタを形成する領域に、
前記受動素子の導電膜及び絶縁膜をマスクにして不純物
層を形成する工程と、を有することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17577995A JPH0927550A (ja) | 1995-07-12 | 1995-07-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17577995A JPH0927550A (ja) | 1995-07-12 | 1995-07-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0927550A true JPH0927550A (ja) | 1997-01-28 |
Family
ID=16002121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17577995A Pending JPH0927550A (ja) | 1995-07-12 | 1995-07-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0927550A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999003151A3 (en) * | 1997-07-11 | 1999-04-01 | Ericsson Telefon Ab L M | A process for manufacturing ic-components to be used at radio frequencies |
-
1995
- 1995-07-12 JP JP17577995A patent/JPH0927550A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999003151A3 (en) * | 1997-07-11 | 1999-04-01 | Ericsson Telefon Ab L M | A process for manufacturing ic-components to be used at radio frequencies |
| US6610578B2 (en) | 1997-07-11 | 2003-08-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods of manufacturing bipolar transistors for use at radio frequencies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5783474A (en) | Reduced mask process for manufacture of MOS gated devices using dopant-enhanced-oxidation of semiconductor | |
| US4798810A (en) | Method for manufacturing a power MOS transistor | |
| EP0091984B1 (en) | Integrated circuit devices comprising dielectric isolation regions and methods for making such devices | |
| US4939154A (en) | Method of fabricating an insulated gate semiconductor device having a self-aligned gate | |
| JPH0532911B2 (ja) | ||
| EP0438693B1 (en) | Method of manufacturing semiconductor device | |
| EP0451286B1 (en) | Integrated circuit device | |
| US4407059A (en) | Method of producing semiconductor device | |
| JPS6317560A (ja) | Ｍｏｓ型半導体装置 | |
| JPH06163906A (ja) | 絶縁ゲート半導体装置及びその製造方法 | |
| US5065209A (en) | Bipolar transistor fabrication utilizing CMOS techniques | |
| JP2002246464A (ja) | 半導体装置とその製造方法 | |
| JPH0927550A (ja) | 半導体装置の製造方法 | |
| JPS60241261A (ja) | 半導体装置およびその製造方法 | |
| JPH06177376A (ja) | Ｍｏｓ電界効果半導体装置の製造方法 | |
| JP3162745B2 (ja) | 絶縁ゲート形電界効果トランジスタの製造方法 | |
| JP2002170890A (ja) | 半導体装置 | |
| JP2654011B2 (ja) | 半導体装置の製造方法 | |
| JP2002043324A (ja) | 高周波半導体装置およびその製造方法 | |
| JP3300474B2 (ja) | 半導体装置およびその製造方法 | |
| JP2828644B2 (ja) | 半導体集積回路の製造方法 | |
| JP3197061B2 (ja) | 半導体装置の製造方法 | |
| JPS61251164A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JPH06104390A (ja) | 半導体装置の製造方法 | |
| JPH02265247A (ja) | 半導体装置 |