JP2627289B2 - 半導体集積回路の製造方法 - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、IIL（Intergrated Injection Logic）と通
常のバイポーラNPNトランジスタとを組み込んだ半導体
集積回路の製造方法に関するものである。

（ロ）従来の技術 一般にIILと通常のバイポーラNPNトランジスタとを組
み込んだ半導体集積回路の製造方法としては、例えば特
開昭62−67853号公報に詳しく述べられている。

先ず第２図Ａの如く、比抵抗ρ＝６〜12Ω・cm（10
0）単結晶半導体基板（31）を用い、その表面の埋込層
（32）形成予定部にＮ型不純物、例えばリン（Ｐ）をド
ープしてN⁺型ドープ層（33）を形成しておいてから気相
成長法を用いて全面にN^-型エピタキシャル層（34）を形
成する。エピタキシャル層（２）はその比抵抗ρ＝1.5
〜２Ω・cmとし、バイポーラトランジスタの耐圧
（V_CEO）を維持するために厚さｔ＝７〜10μｍの比較的
厚くする。

次に第２図Ｂに示す如く、エピタキシャル層（34）表
面のP^-型ウェル領域（35）形成部にイオン注入法にてＰ
型不純物、例えばボロンイオン（B⁺）をドープし、P^-型
ドープ層（36）を形成する。この時の加速電圧は80〜10
0KeV、ドーズ量を10¹³〜10¹⁴cm^-2前後としてベース幅が
大でも十分な逆βが得られるように低濃度にする。

続いて第２図Ｃに示す如く、エピタキシャル層（34）
表面の分離領域（37）形成部にＰ型不純物をドープし、
P⁺型ドープ層（38）を形成する。

そして第２図Ｄに示す如く、所定時間熱処理すること
によりP⁺型ドープ層（38）を拡散して分類領域を形成
し、第１及び第２の島領域（39），（40）を形成すると
共に、P^-型ドープ層（38）及びN⁺型ドープ層（33）を拡
散してP^-型ウェル領域（35）及びN⁺型埋込層（32）を形
成する。この時P⁺型ドープ層（38）とP^-型ドープ層（3
6）とはドープされた不純物濃度が大きく異なるので分
離領域（37）が基板（31）に達するまで熱処理してもP^-
型ウェル領域（36）は埋込層（33）に達しない深さにし
か拡散されない。

さらに第２図Ｅに示す如く、Ｐ型不純物を選択拡散し
て第１の島領域（39）にはベース領域（41）を、第２の
島領域（40）にはインジェクタ領域（42）及びベースコ
ンタクト領域（43）を形成する。

さらにまた、第２図Ｆに示す如くＮ型不純物を選択拡
散して第１の島領域（39）にはエミッタ領域（44）及び
コレクタコンタクト領域（45）を、第２の島領域（40）
にはコレクタ領域（46）及びエミッタコンタクト領域
（47）を形成し、最後に各領域上に電極（図示せず）を
配設する。

このようにして、第１の島領域（39）には第１の島領
域（39）をコレクタとする通常のNPN型バイポーラトラ
ンジスタが、第２の島領域（40）にはインジェクタ領域
（42）をエミッタ、第２の島領域（40）をベース、ベー
スコンタクト領域（43）及びP^-型ウェル領域（35）をコ
レクタとするラテラルPNP型トランジスタと、第２の島
領域（40）をエミッタ、P^-型ウェル領域（35）をベー
ス、コレクタ領域（46）をコレクタとする逆方向バーチ
カルNPN型トランジスタから成るIILが製造される。

この製造方法によれば、分離領域（37）を形成すると
きに同時に、P^-型ウェル領域（35）を形成できるので、
工程を煩雑にすることなく容易に製造できる。また、リ
ニアトランジスタのh_FEはベース領域（41）とエミッタ
領域（44）とで制御され、IILの逆βはP^-型ウェル領域
（35）とコレクタ領域（46）により制御されることにな
る。リニアトランジスタのエミッ領域（44）とIILのコ
レクタ領域（46）とは同時に拡散形成するが、この時P^-
型ウェル領域（35）はリニアトランジスのベース領域
（41）より十分深いのでIILの逆βの変化は極めて少
い。従ってIILの逆βはリニアトランジスタのh_FEの制約
を受けずに設定することができる。しかもP^-型ウェル領
域（35）は低濃度であるのでベース幅が大でも高い逆β
が得られ、しかもイオン注入法にて形成するのでそれ自
体のばらつきも非常に少い。

（ハ）発明が解決しようとする問題点 しかしながら、IILの逆方向バーチカルNPNトランジス
タに於て、ベース電流はベース領域から型のエミッタ領
域（47）へ注入される正孔電流であり、通常はベースエ
ミッタ接合側面からの正孔注入を防止するために、例え
ばエミッタコンタクト領域の高濃度領域を設けている
が、このエミッタコンタクト領域（47）が浅いためこの
防止効果が悪い問題点を有していた。

（ニ）問題点を解決するための手段 本発明は斯る問題点に鑑みてなされ、一導電型の半導
体基板（１）表面に複数の埋込層（２）を形成する逆導
電型の不純物を拡散し、この埋込層（２）を囲んで分離
領域（３）の下側拡散層（４）を形成する一導電型の不
純物を拡散する工程と、 前記半導体基板（１）に逆導電型のエピタキシャル層
（５）を積層する工程と、 前記エピタキシャル層（５）表面にコレクタ低抵抗領
域（６）およびIILのキャリア逆注入防止領域（７）を
形成する逆導電型の不純物とIILのベース領域（８）を
形成する一導電型の不純物を付着する工程と、 前記半導体基板（１）全体を加熱処理して前記下側拡
散層（４）を前記エピタキシャル層（５）の厚みの半分
以上まで上方拡散し、同時に前記コレクタ低抵抗領域
（６）、キャリア逆注入防止領域（７）およびベース領
域（８）を下方拡散する工程と、 前記エピタキシャル層（５）表面より前記分離領域
（３）の上側拡散層（９）を形成し、前記下側拡散層
（４）に到達させて第1,第２の島領域（10），（11）を
形成する工程と、 前記エピタキシャル層（５）表面より一導電型の不純物
を選択拡散し、前記第１の島領域（10）にはベース領域
（13）を、前記IILのベース領域（８）が作り込まれた
第２の島領域（11）にはインジェクタ領域（14）および
ベースコンタクト領域（15）を形成する工程と、 前記エピタキシャル層（５）表面より逆導電型の不純
物を選択拡散し、前記第１の島領域（10）にはエミッタ
領域（16）とコレクタコンタクト領域（17）を、前記第
２の島領域（11）にはコレクタ領域（18）とエミッタコ
ンタクト領域（19）を形成する工程とを具備することで
解決するものである。

（ホ）作用 本発明に依れば、キャリア逆注入防止領域（７）は、
コレクタ低抵抗領域（６）を形成する時に同時に形成さ
れ、逆方向バーチカルトランジスタ（20）のベース領域
（８）およびベースコンタクト領域（15）の全側面と隣
接または重畳されて形成されるためベース−エミッタ接
合側面からの正孔注入の防止効果を増大できる。

（ヘ）実施例 以下に本発明の実施例を図面を参照しながら説明す
る。

先ず第１図Ａに示す如く、Ｐ型のシリコン半導体基板
（１）を用意し、この基板（１）上にアンチモンを選択
拡散して複数個の埋込層（２）を形成し、この埋込層
（２）を囲むように、ボロンを選択拡散して分離領域
（３）の下側拡散層（４）を形成する。

次に第１図Ｂに示す如く、前記半導体基板（１）全面
に、例えば気相成長法を用いてＮ型のエピタキシャル層
（５）を、約７μｍの厚さに積層する。

次に第１図Ｃに示す如く、前記エピタキシャル層
（５）表面に、コレクタ低抵抗領域（６）およびIILの
キャリア逆注入防止領域（７）を形成するために、リン
を選択的に拡散し、更にエピタキシャル層（５）表面
に、IILのベース領域（８）を形成するために、ボロン
を選択的にイオン注入して堆積させる。ここでこのイオ
ン注入条件は、ドーズ量10¹³〜10¹⁴cm^-2、加速電圧80〜
100KeVである。

次に第１図Ｄの如く、基板（１）全体に、温度約1200
℃、約２時間の条件で熱処理を施すことにより下側拡散
層（４）をエピタキシャル層（５）の厚みの半分以上ま
で上方拡散させ、同時にコレクタ低抵抗領域（６）、キ
ャリア逆注入防止領域（７）およびIILのベース領域
（８）を下方拡散する。本工程では埋込層（２）も上方
向拡散し、その結果コレクタ低抵抗領域（６）とキャリ
ア逆注入防止領域（７）は埋込層（２）と連結する。
尚、下側拡散層（４）は、基板（１）表面より約５μｍ
上方拡散し、ベース領域（８）は３μｍ、コレクタ低抵
抗領域（６）およびキャリア逆注入防止領域（７）は約
４μｍ下方拡散する。

更に第１図Ｅに示す如く、前記エピタキシャル層
（５）表面より分離領域（３）の上側拡散層（９）を選
択拡散し、下側拡散層（４）と連結して第1,第２の島領
域（10），（11）を形成する。

ここでは、予め下側拡散層（４）を上方拡散し、同時
にコレクタ低抵抗領域（６）、キャリア逆注入防止領域
（７）およびIILのベース領域（８）を下方拡散した後
で、分離領域（３）の上側拡散層（９）を形成している
ため、上側拡散層（９）はIILのベース領域（８）に制
約されず、拡散深さを約３μｍと浅くできる。従って拡
散時間は約１時間と短かく、更には上側拡散層（９）の
横方向拡散も約３μｍに抑えられ、表面の占有面積を大
幅に小さくできる。最後に第１図Ｆに示す如く、前記エ
ピタキシャル層（５）表面よりボロンを選択拡散し、第
１の島領域（10）にはNPNトランジスタ（12）のベース
領域（13）を、また第２の島領域（11）にはIILのイン
ジェクタ領域（14）とベースコンタクト領域（15）を約
1.5μｍの深さに同時に形成する。

続いてリンを選択拡散して、第１の島領域（10）には
NPNトランジスタ（12）のエミッタ領域（16）およびコ
レクタコンタクト領域（17）を、第２の島領域（11）に
はコレクタ領域（18）およびエミッタコンタクト領域
（19）を、夫々同時に約1.0μｍの深さに形成する。

本発明の特徴とする所は、IILのベースコンタクト領
域（15）およびベース領域（８）の全側面がキャリア逆
注入防止領域（７）と隣接または重畳し、しかもこのベ
ース領域（８）を少くとも近接して囲むように形成し、
また、コレクタ低抵抗領域（６）を形成する際に同時に
拡散することにある。

つまりコレクタ低抵抗領域（６）は、リニアトランジ
スタ（12）のV_CE（sat）を下げるために埋込層（２）に
到達するように深く拡散してあるため、キャリア逆注入
防止領域（７）は、正孔注入が生じるベース−エミッタ
接合側面をすべてカバーできるだけの深さまで拡散でき
る。従って側面における成孔注入が防止できるため、そ
の分逆β（逆方向バーチカルNPNトランジスタ（20）の
電流増幅率）を高くできる。一方別の言い方をすれば、
リニアトランジスタ（12）の耐圧を十分とるようにエピ
タキシャル層（５）を厚く形成した場合、逆方向バーチ
カルNPNトランジスタ（20）の逆βは低下するが、キャ
リア逆注入防止領域（７）が設けられているため、この
逆βの低下を防止することができる。

またIILの等価回路を考えた場合、ラテラルトランジ
スタ（21）のベース領域と逆方向バーチカルNPNトラン
ジスタ（20）のエミッタは、両方ともグランドに接続さ
れて電圧を一定としているが、このキャリア逆注入防止
領域（７）を埋込層（２）に到達させないと電圧のドロ
ップを生じ、夫々の電圧とに差を生じるが、これを到達
させるためこの電圧ドロップを無くせる。

また上側拡散層（９）を大幅に浅くできるので、その
横方向拡散を抑え、表面占有面積を大幅に縮小できる。
この時下側拡散層（４）を上側拡散層（９）より幅広に
形成するものの、下側拡散層（４）の周端部は横方向拡
散によって湾曲し、基板（１）表面から上方向に向って
徐々に幅狭になるので基板（１）表面で約14μｍの幅が
あっても下側拡散層（４）最上部では拡散窓の線幅であ
る約４μｍになる。また、エピタキシャル層（５）表面
より拡散形成した各領域の周端部も横方向拡散によって
湾曲するので、下側拡散層（４）の最上部とエピタキシ
ャル層（５）表面より拡散形成した各領域の底部とは互
いに十分離間し、耐圧の面からみても幅広に形成した下
側拡散層（４）はエピタキシャル層（５）表面における
集積度の向上を何ら妨げることがない。さらに第２の島
領域（11）に形成したIILでは、イオン注入により形成
する低濃度のベース領域（８）を下側拡散層（４）やキ
ャリア逆注入防止領域（７）と同時にドライブインする
のでこれを十分に深く形成できる。従って、ベース幅が
広くても十分に低濃度であることと、エピタキシャル層
（５）を薄くできるのでベース領域（８）底部から埋込
層（２）までの距離を短かくできることから、f_Tが高く
更に高速のIILが得られる。

（ト）発明の効果 以上説明した如く、コレクタ低抵抗領域（６）と同時
に形成するため、工程を増加させることなく逆方向バー
チカルNPNトランジスタ（20）の逆βを高くすることが
できる。

また、リニアトランジスタ（12）の耐圧のために、エ
ピタキシャル層（５）を厚く形成しても、キャリア逆注
入防止領域（７）により逆方向バーチカルNPNトランジ
スタ逆βの低下の防止をすることができる。

更にキャリア逆注入防止領域（７）が埋込層（２）に
到達しているため、ラテラルトランジスタ（21）のベー
スとバーチカルNPNトランジスタ（20）のエミッタとを
良好にグランドに落とすことが可能となる。

そして本発明によれば、上下分離方式を利用した集積
回路に上記拡散層（９）より深いコレクタコンタクト領
域（17）を簡単に形成できるので、高集積化した、V_CE
（sat）の小さいNPNトランジスタと逆β特性に優れたII
Lを極めて容易に共存できる。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｆは本発明の製造方法を説明するた
めの断面図、第２図Ａ乃至第２図Ｆは従来の製造方法を
説明するための断面図である。 （１）……基板、（２）……埋込層、（３）……分離領
域、（４）……下側拡散層、（６）……コレクタ低抵抗
領域、（７）……キャリア逆注入防止領域、（10）……
第１の島領域、（11）……第２の島領域、（12）……NP
Nトランジスタ、（14）……インジェクタ領域、（15）
……ベースコンタクト領域、（17）……コレクタコンタ
クト領域、（18）……コレクタ領域、 （19）……エミッタコンタクト領域、（20）……逆方向
バーチカルNPNトランジスタ、（21）……ラテラルトラ
ンジスタ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】一導電型の半導体基板表面に複数の埋め込
   み層を形成する逆導電型の不純物を拡散し、この埋め込
   み層を囲んで分離領域の下側拡散層を形成する一導電型
   の不純物を拡散する工程と、 前記半導体基板に逆導電型のエピタキシャル層を積層す
   る工程と、 前記エピタキシャル層表面に縦型トランジスタのコレク
   タ低抵抗領域およびIILのキャリア逆注入防止領域を形
   成する逆導電型の不純物とIILのベース領域を形成する
   一導電型の不純物を付着する工程と、 前記半導体基板全体を加熱処理して前記下側拡散層を前
   記エピタキシャル層側へ上方拡散し、同時に前記コレク
   タ低抵抗領域とキャリア逆注入防止領域を前記埋め込み
   層に到達する程度に拡散し、且つ前記IILのベース領域
   を下方拡散する工程と、 前記エピタキシャル層表面より前記分離領域の上側拡散
   層を形成し、前記下側拡散層と連結して第１、第２の島
   領域を形成する工程と、 前記エピタキシャル層表面より一導電型の不純物を選択
   拡散し、前記第１の島領域には前記縦型トランジスタの
   ベース領域を、前記第２の島領域には前記IILのインジ
   ェクタ領域およびベースコンタクト領域を形成する工程
   と、 前記エピタキシャル層表面より逆導電型の不純物を選択
   拡散し、前記第１の島領域には前記縦型トランジスタの
   エミッタ領域とコレクタコンタクト領域を、前記第２の
   島領域には前記IILのコレクタ領域とエミッタコンタク
   ト領域を形成する工程とを具備することを特徴とする半
   導体集積回路の製造方法。