JPH01161753A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、Ｉ　Ｉ　Ｌ　（Ｉｎｔｅｇｒａｔｅｄ　Ｉｎ
ｊｅｃｔｉｏｎＬｏｇｉｃ　）と通常のバイポーラＮＰ
Ｎトランジスタとを組み込んだ半導体集積回路の製造方
法に関するものである。

（ロ）従来の技術 一般にＩＩＬと通常のバイポーラＮＰＮトランジスタと
を組み込んだ半導体集積回路の製造方法としては、例え
ば特開昭６２−６７８５３号公報に詳しく述べられてい
る。

先ず第２図Ａの如く、比抵抗ρ−６〜１２Ω・ｅｒｎ（
１００）単結晶半導体基板（３１）を用い、その表面の
埋込層（３２）形成予定部にＮ型不純物、例えばリン（
Ｐ）をドープしてＰ型ドープ層（３３）を形成しておい
てから気相成長法を用いて全面にＮ−型エピタキシャル
層（３４）を形成する。エピタキシャル層（２）はその
比抵抗ρ−１，５〜２Ω・国とし、バイポーラトランジ
スタの耐圧（Ｖｅｘ。）を維持するために厚さｔ−７〜
１０μｍと比較的厚くする。

次に第２図Ｂに示す如く、エピタキシャル層（３４）表
面のＰ−型ウェル領域（３５）形成部にイオン注入法に
てＰ型不純物、例えばボロンイオン（Ｂ＋）をドープし
、Ｐ−型ドープ層（３６）を形成する。この時の加速電
圧は８０〜１００ＫｅＶ、ドーズ量を１０’ｊ〜ＩＱ１
４ｃｍ−’前後としてベース幅が大でも十分な逆βが得
られるように低濃度にする。

続いて第２図Ｃに示す如く、エピタキシャル層（３４）
表面の分離領域（３７）形成部にＰ型不純物をドープし
、Ｐ１型ドープ層（３８）を形成する。

そして第２図りに示す如く、所定時間熱処理することに
よりＰ′″型ドープ層（３８）を拡散して分離領域を形
成し、第１及び第２の島領域（３９）　、　（４０）を
形成すると共に、Ｐ−型ドープ層（３８）及びＮ′″型
ドープ層（３３）を拡散してＰ″″型ウェル領域（３５
）及びＮ＋型埋込層（３２）を形成する。この時Ｐ１型
ドープ層（３８）とＰ−型ドープ層（３６）とはドープ
された不純物濃度が大きく異なるので分離領域（３７）
が基板（３１）に達するまで熱処理してもＰ−型ウェル
領域（３６）は埋込層（３３）に達しない深きにしか拡
散されない。

さらに第２図Ｅに示す如く、Ｐ型不純物を選択拡散して
第１の島領域（３９）にはベース領域（４１）を、第２
の島領域（４０）にはインジェクタ領域（４２）及びベ
ースコンタクト領域（４３）を形成する。

きらにまた、第２図Ｆに示す如くＮ型不純物を選択拡散
して第１の島領域（３９）にはエミッタ領域（４４）及
びコレクタコンタクト領域（４５）を、第２の島領域（
４０）にはコレクタ領域（４６）及びエミッタコンタク
ト領域（４７）を形成し、最後に各領域上に電極（図示
せず）を配設する。

このようにして、第１の島領域（３９）には第１の島領
域（３９）をコレクタとする通常のＮＰＮ型バイポーラ
トランジスタが、第２の島領域（４０）にはインジェク
タ領域（４２）をエミッタ、第２の島領域（４０）ヲベ
ース、ベースコンタクト領域（４３）及びＰ−型ウェル
領域（３５）をコレクタとするラテラルＰＮＰ型トラン
ジスタと、第２の島領域（４０）をエミッタ、Ｐ−型ウ
ェル領域（３５）をベース、コレクタ領域（４６）をコ
レクタとする逆方向バーチカルＮＰＮ型トランジスタか
ら成るＩＩＬが製造される。

この製造方法によれば、分離領域（３７）を形成すると
きに同時に、Ｐ−型ウェル領域（３５）を形成できるの
で、工程を煩雑にすることなく容易に製造できる。また
、リニアトランジスタのｈｒｔ？ｉベース領域（４１）
とエミッタ領域（４４）とで制御され、ＩＩＬの逆βは
Ｐ−型ウェル領域（３５）とコレクタ領域（４６）によ
り制御されることになる。リニアトランジスタのエミッ
タ領域（４４）とＩＩＬのコレクタ領域（４６）とは同
時に拡散形成するが、この時Ｐ−型ウエル領域（３５）
はリニアトランジスタのベース領域（４１）より十分深
いのでＩＩＬの逆βの変化は極めて少い、従ってＩＩＬ
の逆βはリニアトランジスタのｈ□の制約を受けずに設
定することができる。

しかもＰ−型ウェル領域（３５）は低濃度であるのでベ
ース幅が大でも高い逆βが得られ、しかもイオン注入法
にて形成するのでそれ自体のばらつきも非常に少い。

（ハ）発明が解決しようとする問題点 しかしながら、ＩＩＬの逆方向バーチカルＮＰＮトラン
ジスタに於いて、ベース電流はベース領域からＮ型のエ
ミッタ領域（４７）へ注入される正孔電流であり、通常
はベース−エミッタ接合側面からの正孔注入を防止する
ために、例えばエミッタコンタクト領域の高濃度領域を
設けているが、このエミッタコンタクト領域（４７）が
浅いためこの防止効果が悪い問題点を有していた。

（ニ）問題点を解決するための手段 本発明は斯る問題点に鑑みてなされ、一導電型の半導体
基板（１）表面に複数の埋込層（２）を形成する逆導電
型の不純物を拡散し、この埋込層（２）を囲んで分離領
域（３）の下側拡散層（４）を形成する一導電型の不純
物を拡散する工程と、 前記半導体基板（１）に逆導電型のエピタキシャル層（
５）を積層する工程と、 前記エピタキシャルＪｌ（５）表面にコレクタ低抵抗領
域（６）およびＩＩＬのキャリア逆注入防止領域（７）
を形成する逆導電型の不純物とＩＩＬのベース領域（８
）を形成する一導電型の不純物を付着する工程と、 前記半導体基板（１）全体を加熱処理して前記下側拡散
層（４〉を前記エピタキシャル層（５）の厚みの半分以
上まで上方拡散し、同時に前記コレクタ低抵抗領域（６
）、キャリア逆注入防止領域（７）およびベース領域（
８）を下方拡散する工程と、前記エピタキシャル層（５
）表面より前記分離領域（３）の上側拡散層（９）を形
成し、前記下側拡散層（４）に到達させて第１．第２の
島領域（１０）　、　（１１）を形成する工程と、 前記エピタキシャル層（５）表面より一導電型の不純物
を選択拡散し、前記第１の島領域（１０）にはベース領
域（１３）を、前記ＩＩＬのベース領域（８）が作り込
まれた第２の島領域（１１）にはインジェクタ領域（１
４）およびベースコンタクト領域（１５）を形成する工
程と、 前記エピタキシャル層（５）表面より逆導電型の不純物
を選択拡散し、前記第１の島領域（１０）にはエミッタ
領域（１６）とコレクタコンタクト領域（１７）を、前
記第２の島領域（１１）にはコレクタ領域（１８）とエ
ミッタコンタクト領域（１９）を形成する工程とを具備
することで解決するものである。

（＊）作用 本発明に依れば、キャリア逆注入防止領域（７）は、コ
レクタ低抵抗領域（６）を形成する時に同時に形成され
、逆方向バーチカルトランジスタ（翻）のベース領域（
８）およびベースコンタクト領域（１５）の全側面と隣
接または重畳されて形成されるためベース−エミッタ接
合側面からの正孔注入の防止効果を増大できる。

（へ）実施例 以下に本発明の実施例を図面を参照しながら説明する。

先ず第１図Ａに示す如く、Ｐ型のシリコン半導体基板（
１）を用意し、この基板（１）上にアンチモンを選択拡
散して複数個の埋込層（２）を形成し、この埋込層（２
）を囲むように、ボロンを選択拡散して分離領域（３）
の下側拡散層（４）を形成する。

次に第１図Ｂに示す如く、前駆半導体基板（１）全面に
、例えば気相成長法を用いてＮ型のエピタキシャル層（
５）を、約７μｍの厚さに積層する。

次に第１図Ｃに示す如く、前記エピタキシャル層（５）
表面に、コレクタ低抵抗領域（６）およびＩＩＬのキャ
リア逆注入防止領域（７）を形成するために、リンを選
択的に拡散し、更にエピタキシャル層（５）表面に、Ｉ
ＩＬのベース領域（８）を形成するために、ボロンを選
択的にイオン注入して堆積させる。ここでこのイオン注
入条件は、ドーズ量ＩＱ　”ｗ　Ｉ　Ｑ　”ａｍ−”、
加速電圧８０〜１００ＫａＶである。

次に第１図りの如く、基板（１）全体に、温度的１２０
０℃、約２時間の条件で熱処理を施すことにより下側拡
散層（４）をエピタキシャル層（５）の厚みの半分以上
まで上方拡散きせ、同時にコレクタ低抵抗領域（６）、
キャリア逆注入防止領域（７）およびＩＩＬのベース領
域（８）を下方拡散する０本工程では埋込層（２）も上
方向拡散し、その結果コレクタ低抵抗領域り６）とキャ
リア逆注入防止領域（７）は埋込層（２）と連結する。

尚、下側拡散層（４）は、基板（１）表面より約５μｍ
上方拡散し、ベース領域（８，）は３μｍ、コレクタ低
抵抗領域（６）およびキャリア逆注入防止領域（７）は
約４μｍ下方拡散する。

更に第１図Ｅに示す如く、前記エピタキシャル層（５）
表面より分離領域（３）の上側拡散層（９）を選択拡散
し、下側拡散層（４）と連結して第１．第２の島領域（
１０）　、　（１１）を形成する。

ここでは、予め下側拡散層（４）を上方拡散し、同時に
コレクタ低抵抗領域（６）、キャリア逆注入防止領域（
７）およびＩＩＬのベース領域（８〉を下方拡散した後
で、分離領域（３）の上側拡散層（９）を形成している
ため、上側拡散層（９）はＩＩＬのベース領域（８）に
制約されず、拡散深さを約３μｍと浅くできる。従って
拡散時間は約１時間と短かく、更には上側拡散層（９）
の横方向拡散も約３μｍに抑えられ、表面の占有面積を
大幅に小さくできる。最後に第１図Ｆに示す如く、前記
エピタキシヤル層（５）表面よりボロンを選択拡散し、
第１の島領域（１０）にはＮＰＮトランジスタ（耕）の
ベース領域（１３）を、また第２の島領域（１１）には
ＩＩＬのインジェクタ領域（１４）とベースコンタクト
領域（１５）を約１．５μｍの深さに同時に形成する。

続いてリンを選択拡散して、第１の島領域（１０）には
ＮＰＮトランジスタ（婬）のエミッタ領域（１６）およ
びコレクタコンタクト領域（１７）を、、第２の島領域
（１１）にはコレクタ領域（１８）およびエミッタコン
タクト領域（１９）を、夫々同時に約１．ＯＩｔｍの深
さに形成する。

本発明の特徴とする所は、ＩＩＬのベースコンタクト領
域（１５）およびベース領域〈８）の全側面がキャリア
逆注入防止領域（７）と隣接または重畳し、しかもこの
ベース領域（８）を少くとも近接して囲むように形成し
、また、コレクタ低抵抗領域（６）を形成する際に同時
に拡散することにある。

つまりコレクタ低抵抗領域（６）は、リニアトランジス
タ（１２）のＶＣ，（ｓａｔ）を下げるために埋込層（
２）に到達するように深く拡散しであるため、キャリア
逆注入防止領域（７）は、正孔注入が生じるベース−エ
ミッタ接合側面をすべてカバーできるだけの深さまで拡
散できる。従って側面における正孔注入が防止できるた
め、その分道β（逆方向バーチカルＮＰＮトランジスタ
（括）の電流増幅率）を高くできる。−１別の言い方を
すれば、リニアトランジスタ（１２）の耐圧を十分とる
ようにエピタキシヤル層（５）を厚く形成した場合、逆
方向バーチカルＮＰＮトランジスタ（迎）の逆βは低下
するが、キャリア逆注入防止領域（７）が設けられてい
るため、この逆βの低下を防止することができる。

またＩＩＬの等価回路を考えた場合、ラテラルトランジ
スタ（虹）のベース領域と逆方向バーチカルＮＰＮトラ
ンジスタ（践）のエミッタは、両方ともグランドに接続
されて電圧を一定としているが、このキャリア逆注入防
止領域（７）を埋込層（２）に到達させないと電圧のド
ロップを生じ、夫々の電圧とに差を生じるが、これを到
達させるためこの電圧ドロップを無くせる。

また上側拡散層（９）を大幅に浅くできるので、その横
方向拡散を抑え、表面占有面積を大幅に縮小できる。こ
の時下側拡散層（４）を上側拡散層（９）より幅広に形
成するものの、下側拡散層（４）の周端部は横方向拡散
によって湾曲し、基板（１）表面から上方向に向って徐
々に幅狭になるので基板（１）表面で約１４μｍの幅が
あっても下側拡散層（４）最上部では拡散窓の線幅であ
る約４μｍになる。また、エピタキシヤル層（５）表面
より拡散形成した各領域の周端部も横方向拡散によって
湾曲するので、下側拡散層（４）の最上部とエピタキシ
ヤル層（５）表面より拡散形成した各領域の底部とは互
いに十分離間し、耐圧の面からみても幅広に形成した下
側拡散層（４）はエピタキシヤル層（５）表面における
集積度の向上を何ら防げることがない、さらに第２の島
領域（１１）に形成したＩＩＬでは、イオン注入により
形成する低濃度のベース領域（８）を下側拡散層（４）
やキャリア逆注入防止領域（７）と同時にドライブイン
するのでこれを十分に深く形成できる。従って、ベース
幅が広くても十分に低濃度であることと、エピタキシヤ
ル層（５）を薄くできるのでベース領域（８）底部から
埋込層（２）までの距離を短かくできることから、ｆ７
が高く更に高速のＩＩＬが得られる。

（ト）発明の詳細 な説明した如く、コレクタ低抵抗領域〈６〉と同時に形
成するため、工程を増加きせることなく逆方向バーチカ
ルＮＰＮトランジスタ（毅）の逆βを高くすることがで
きる。

また、リニアトランジスタ（婬）の耐圧のために、゛エ
ピタキシャル層（５）を厚く形成しても、キャリア逆注
入防止領域（７）により逆方向パーチカルＮＰＮトラン
ジスタの逆βの低下の防止をすることができる。

更にキャリア逆注入防止領域（７）が埋込層（２）に到
達しているため、ラテラルトランジスタ（麩）のベース
とバーチカルＮＰＮトランジスタ（２０）のエミッタと
を良好にグランドに落とすことが可能となる。

そして本発明によれば、上下分離方式を利用した集積回
路に上側拡散層（９）より深いコレクタコンタクト領域
（１７）を簡単に形成できるので、高集積化した、Ｖｃ
＊（ｓａｔ）の小さいＮＰＮトランジスタと逆β特性に
優れたＩＩＬを極めて容易に共存できる。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｆは本発明の製造方法を説明するた
めの断面図、第２図Ａ乃至第２図Ｆは従来の製造方法を
説明するための断面図である。 （１）・・・基板、　（２）・・・埋込層、　（３）・
・・分離領域、　（４）・・・下側拡散層、　（６）・
・・コレクタ低抵抗領域、　（７）・・・キャリア逆注
入防止領域、　（１０）・・・第１の島領域、　（１１
）・・・第２の島領域、　（旦）・・・ＮＰＮトランジ
スタ、　　（１４）・・・インジェクタ領域、（１５）
・・・ベースコンタクト領域、（１７）・・・コレクタ
コンタクト領域、（１ｇ）・・・コレクタ領域、（１９
）・・・エミッタコンタクト領域、　（毅）・・・逆方
向バーチカルＮＰＮ　トランジスタ、（２１）−・・ラ
テラルトランジスタ。

Claims (1)

【特許請求の範囲】
1. （１）一導電型の半導体基板表面に複数の埋込層を形成
   する逆導電型の不純物を拡散し、この埋込層を囲んで分
   離領域の下側拡散層を形成する一導電型の不純物を拡散
   する工程と、 前記半導体基板に逆導電型のエピタキシャル層を積層す
   る工程と、 前記エピタキシャル層表面にコレクタ低抵抗領域および
   ＩＩＬのキャリア逆注入防止領域を形成する逆導電型の
   不純物とＩＩＬのベース領域を形成する一導電型の不純
   物を付着する工程と、前記半導体基板全体を加熱処理し
   て前記下側拡散層を前記エピタキシャル層の厚みの半分
   以上まで上方拡散し、同時に前記コレクタ低抵抗領域、
   キャリア逆注入防止領域およびベース領域を下方拡散す
   る工程と、 前記エピタキシャル層表面より前記分離領域の上側拡散
   層を形成し、前記下側拡散層に到達させて第１、第２の
   島領域を形成する工程と、 前記エピタキシャル層表面より一導電型の不純物を選択
   拡散し、前記第１の島領域にはベース領域を、前記ＩＩ
   Ｌのベース領域が作り込まれた第２の島領域にはインジ
   ェクタ領域およびベースコンタクト領域を形成する工程
   と、 前記エピタキシャル層表面より逆導電型の不純物を選択
   拡散し、前記第１の島領域にはエミッタ領域とコレクタ
   コンタクト領域を、前記第２の島領域にはコレクタ領域
   とエミッタコンタクト領域を形成する工程とを具備する
   ことを特徴とする半導体集積回路の製造方法。