JPS632380A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路に関し、特に特性良好な縦型Ｐ
ＮＰ　トランジスタとＮＰＮトランジスタとを共存させ
た半導体集積回路に関する。

（ロ）従来の技術 従来の縦型ＰＮＰトランジスタとＮＰＮトランジスタと
を共存させた半導体集積回路は第４図に示す如く、Ｐ型
半導体基板（１）上に積層して形成したＮ型エピタキシ
ャル層（２）と、基板（１）表面に形成した複数個のＮ
”型の埋込層（３ａ）（３ｂ）と、埋込ｆｆ（３ａ）（
３ｂ）を各々取囲む様にエピタキシャル層（２）を貫通
したＰ１型の上下分離領域（４）と１、上下分離領域（
４）により島状に分離された複数の島領域（５ａ）（５
ｂ）と、埋込層（３ａ）に重畳して形成したＰゝ型のコ
レクタ埋込層（６）と、エピタキシャル層（２）表面か
らコレクタ埋込層（６）まで達し、且つエピタキシャル
層（２）で形成する活性ベース領域（７）を区画する様
に形成したＰ型のコレクタ導出領域（８）と、活性ベー
ス領域（７）表面に形成したＰ型のエミッタ領域（９）
及びＮ＋型のベースコンタクト領域（１０）と、島領域
（５ｂ）表面に形成したＰ型のベース領域（１１）と、
ベース領域（１１）表面に形成したＮ１型エミッタ領域
（１２）と、島領域（５ｂ）表面に形成したＮゝ型のコ
レクタフンタクト領域（１３）と、酸化膜（１４）及び
これに開孔したコンタクトホールを介して各領域とオー
ミックフンタクトする電極（１５）とで構成されている
。

モして第１、第２の埋込層（３ａ）＜３ｂ）及びコレク
タ埋込層（６）は、基板（１）表面に第１、第２の埋込
層（３ａ）（３ｂ）を形成するアンチモン（Ｓｂ）とコ
レクタ埋込層（６）を形成するポロン（Ｂ）を順次付着
し、上下分離領域（りの拡散工程と同時にドライブイン
することにより製造きれる。また第１、第２の埋込層（
３ａ）（３ｂ）は、島領域（５ａ）に形成した縦型ＰＮ
Ｐトランジスタではコレクタ埋込層（６）と基板（１）
とを電気的に分離する為、島領域（５ｂ）に形成したＮ
ＰＮ　ｌ−ランジスタではコレクタ抵抗を減じる為、結
果としてその不純物濃度がコレクタ埋込層（６）より高
くなるように設定きれる。

尚斯上した半導体集積回路は、例えば特開昭５７−１６
２３６１号公報に記載きれている。

（ハ）発明が解決しようとする問題点 しかしながら、従来の縦型ＰＮＰ　トランジスタでは所
定のＶＣ，（ｓａｔ）を得、しかも十分な耐圧を得るた
めにエピタキシャル層（２）を厚くシなければならず、
そのためにＮＰＮ）ランジスタではエピタキシャル層（
２）の厚みが過剰になる欠点があった。

即ち第５図の縦型ＰＮＰトランジスタの不純物濃度分布
を示す特性図から明らかな如ぐ、コレクタ埋込層（６）
を形成するボロン（Ｂ）と第１の埋込層（３ａ）を形成
するアンチモン（Ｓｂ）とを同時に拡散形成し、濃度的
な面から実質的にコレクタ埋込層（６）として動作でき
る領域（図示ＩＦ−ＩＩ）を双方の拡散係数の差異によ
ってのみ形成するので、所定のＶｃ＊ｒ５ａｔ）を得る
為にはコレクタ埋込層（６）を上方向へかなり広く拡散
しなければならず、結果としてエピタキシャル層（２）
の厚みが１２〜１４μｍとＮＰＮトランジスタにとって
は過剰な厚さになってしまうのである。

モしてエピタキシャル層（２）が厚くなればそれだけ上
下分離領域（４）を深く形成しなければならず、横方向
拡散によるチップ面精の増大を招く。

（ニ）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、縦型ＰＮＰ）ラ
ンジスタの第１の埋込層（２３ａ）を、その不純物濃度
がコレクタ埋込層（２６）及び第２の埋込［（２３ｂ）
のものより小となるように、且つ基板（２１）側ヘコレ
クタ埋込層（２６）より深くなるように形成することに
より従来の欠点を大幅に改善した半導体集積回路を提供
するものである。

（＊）作用 本発明によれば、第１の埋込層（２３ａ）の不純物濃度
をコレクタ埋込層（２６）のものより小となるようにし
たので、コレクタ埋込層（２６）の基板（２１）表面か
ら上方向へ形成された領域が第１の埋込層（２３ａ）を
形成するＮ形不純物によって侵きれることがなく、しか
もフレフタ埋込ｆｆ１（２６）は基板（２１）表面から
下方向にも形成される。よって濃度的な面から実質的に
コレクタ埋込層（２６）として動作できる領域を基板（
２１）表面から上下方向に幅広く形成できるので、エピ
タキシャル層（２２）を薄く設定しても良好なＶｃｌ（
ｓａｔ）が得られる。従ってエピタキシャル層（２２）
の厚みを両者にとって適切な値に設定することができ、
特性良好な縦型ＰＮＰ　）ランジスタとＮＰＮ）ランジ
スタとを共存させることができる。

（へ）実施例 以下、本発明を図面を参照しながら詳細に説明する。

第１図は本発明による半導体集積回路の構造を示し、Ｐ
型半導体基板（２１）上に積層して形成したＮ型エピタ
キシャル層（２２）と、基板（２１）表面の所定領域に
その不純物濃度分布が基板（２１）側へ偏るように深く
形成したＮ型の第１の埋込Ｗ（２３ａ）と、この第１の
埋込層（２３ａ）とは別にそれより高不純物濃度となる
ように形成したＮ＋型の第２の埋込層（２３ｂ）と、第
１、第２の埋込層（２３ａ）（２３ｂ）を夫々取囲むよ
うにエピタキシャルｆｆ１（２２）を貫通したＰ″″型
の上下分離領域（ハ）と、上下分離領域（ハ）により島
状に形成された第１、第２の島領域（２５ａ）（２５ｂ
）と、第１の埋込層（２３ａ）に重畳し且つ基板（２１
）側へは第１の埋込層（２３ａ）より浅くなるように基
板（２１）表面から上下方向に形成したＰ０型のコレク
タ埋込層（２６）と、エピタキシャルｆｆ１（２２）表
面からコレクタ埋込Ｊ！！Ｊ（６）まで達し、且つエピ
タキシャル層（２２）で形成する活性ベース領域（２７
）を区画する様に形成したＰ型のコレクタ導出領域（２
８）と、活性ベース領域〈２７）表面に形成したＰ型の
エミッタ領域（２９）及びＮ＋型のベースコンタクト領
域（３０）と、島領域（２５ｂ）表面に形成したＰ型の
ベース領域（３１）と、ベース領域（３１）表面に形成
したＮ１型のエミッタ領域（３２）と、島領域（２５ｂ
）表面に形成したＮ１型のコレクタコンタクト領域（３
３）と、酸化膜（３４）及びこれに開孔したフンタクト
ホールを介して各領域とオーミンクコンタクトする電極
（３５）とで構成されている。

次に本発明の半導体集積回路の製造方法を説明する。

先ず第２図Ａに示す如く、Ｐ型半導体基板（２１）表面
にＮ形不純物を例えば１０１′〜１０１１０ｌ７！程度
で選択拡散して第１の埋込Ｊ５（２３ａ）を形成し、あ
らかじめ十分に深く拡散形成しておく。尚Ｎ形不純物と
しては第１の埋込層（２３ａ）を十分に深く拡散するた
めにアンチモン（Ｓｂ）より拡散定数の大きなリン（Ｐ
）を用いた方が好ましい。

次に第２図Ｂに示す如く、基板（２１）表面に第２の埋
込層（２３ｂ）を形成するアンチモン（ｓｂ）をデポジ
ットし、第１の埋込層（２３ａ）上及び第１、第２の埋
込層（２３ａ）（２３ｂ）を囲む基板（２１）表面には
コレクタ埋込層（２６）及び上下分離領域（聾）の下側
拡散、５（３７）を形成するボロン（Ｂ）をデポジット
しておく、この時コレクタ埋込層（２６）の不純物濃度
は第１の埋込層（２３ａ）より高くなるように例えば１
０′７〜１０’″ｃｍ−”程度、また第２の埋込層（２
３ｂ）の不純物濃度はＮＰＮトランジスタのフレフタ抵
抗を減じて所定のＶ（：ｔ（ｓａｔ）が得られるよう、
又は所定の寄生効果の防止が期待できるように例えば１
０’″ｅｆｆｌ−”程度に設定する。

続いて第２図Ｃに示す如く、周知の気相成長法によりＮ
型のエピタキシャル層（２２）を厚さ４〜８μｍに形成
する。

さらに第２図りに示す如く、エピタキシャル層（２２）
表面より上下分離領域（りの上側拡散ＪＷ（３７）とコ
レクタ導出領域（２８）を選択拡散し、同時に基板（２
１）表面から上方向へ拡散されてきた上下分離領域（り
の下側拡散層（３６）とコレクタ埋込層（２６）に夫々
連結するように形成する。

そして第２図Ｅに示す如く、ＮＰＮトランジスタのベー
ス領域（３１）と縦型ＰＮＰ　トランジスタのエミッタ
領域（２９）とを同時に選択拡散し、続いてＮＰＮ　ト
ランジスタのエミッタ領域（３２）及びコレクタコンタ
クト領域（３３）と縦型ＰＮＰ　トランジスタのベース
コンタクト領域（３０）とを同時に選択拡散し、その後
各領域上に電極（３５）を配設して終了する。

このようにして第１の島領域（２５ａ）に形成した縦型
ＰＮＰ　トランジスタは、実質的なコレクタ埋込層（２
６）がかなり幅広に形成されるので、コレクタ埋込層（
２６）をさほど深く上方向へ拡散しなくてもフレフタ抵
抗が小さく所定の低い■。（ｓｅｔ）が得られ、それに
よってエピタキシャル層（２２）の厚みを４〜８μｍと
ＮＰＮ　トランジスタにとって無駄の無い効率的な厚み
に設定することができる。

即ち第３図の縦型ＰＮＰ　トランジスタの不純物濃度分
布を示す特性図から明らかな如く、本発明の特徴とする
第１の埋込層（２３ａ）の不純物濃度をコレクタ埋込層
＜２６）のそれより小としたため、基板（２１）表面か
ら上方向へ拡散されたコレクタ埋込層（２６）を形成す
る領域の全てがリン（Ｐ）によって侵されることなく濃
度的にみて実質的にコレクタ埋込層（２６）として動作
することが可能であり、さらに基板（２１）表面から下
方向へ拡散された領域の−部も動作することが可能にな
る。従って濃度的な面から実質的にコレクタ埋込層（２
６）として動作できる領域が図示■−■の領域の如くか
なり幅広になるので、ＶＣｔ（９＆？−）を大幅に低減
できるのである。

また、コレクタ埋込層（２６）を堆積する前に第１の埋
込ｊ！（２３ａ）を拡散形成するので、第１の埋込層（
２３ａ）の拡散行程にはその熱処理によるエピタキシャ
ル層（２２）の結晶欠陥や他の領域の再拡散等を全く考
慮せずに済み、基板（２１）側ヘコレクタ埋込層（２６
）より深くなるように十分に深く形成することによって
コレクタ埋込Ｊｉ（２６）と基板（２１）との電気的分
離等の緒特性が容易に得られる。さらに第２の埋込層（
２３ｂ）の不純物濃度を適切に設定できるので、ＮＰＮ
トランジスタにおけるＶＣｔ（Ｓａｔ）や寄生効果の防
止等をも良好な特性にすることができる。

さらに本発明によれば、エピタキシャルＦＩＪ（２２）
の厚みを薄く設定できるので、上下分離領域（りの横方
向拡散を抑えて集積度の向上にも寄与できる。

（ト）発明の詳細 な説明した如く、本発明によればコレクタ埋込Ｊｉ（２
６）をきほど深く上方向へ拡散しなくても所定の低いＶ
Ｃｔ（ｓａｔ）が得られるので、エピタキシャル層（２
２）の厚みをＮＰＮ　トランジスタにとって無駄の無い
効率的な厚みに設定できる利点を有する。

また上述した製造方法によれば、第１の埋込層（２３ａ
）を第２の埋込層（２３ｂ）を形成するアンチモン（Ｓ
ｂ）を付着する前に拡散形成するので、その熱処理によ
るエピタキシャル層（２２）の結晶欠陥や他の領域の再
拡散等を全く考慮せずに済み、存分に深く形成できる利
点を有する。

芒らに第２の埋込層（２３ｂ）の不純物濃度を任意に設
定できるので、両者共にＶｃ、（ｓａｔ）の低い、特性
良好な縦型ＰＮＰ　トランジスタとＮＰＮトランジスタ
とを共存させることができる利点を有する。

【図面の簡単な説明】

第１図は本発明による半導体集積回路を示す断面図、第
２図Ａ乃至第２図Ｅは夫々本発明による半導体集積回路
の製造方法を説明するための工程断面図、第３図は第１
図の縦型ＰＮＰ　トランジスタの不純物濃度分布を示す
特性図、第４図は従来の半導体集積回路を示す断面図、
第５図は第４図の縦型ＰＮＰトランジスタの不純物濃度
分布を示す特性図である。 （２１）はＰ型半導体基板、　（２２）はＮ型エピタキ
シャル層、　＜２３ａ）はＮ型の第１の埋込層、　（２
３ｂ）はＮ“型の第２の埋込層、　（２６）はＰ′″型
コレクタ埋込層、　（２８）はＰ“型コレクタ導出領域
、（３１）はＰ型ベース領域、　（３２）はＮ０型エミ
ツタ領域である。 出願人　三洋工機株式会社外１名 代理人　弁理士　西野卓嗣　外１名 へ 味　　　　　　　　　　　　填 ヘ　　　　　　　　　　　　　　　　ヘ鰻　　　　　　
　　　　　　　　城 第３図

Claims (1)

【特許請求の範囲】
1. 　（１）一導電型半導体基板上に形成した逆導電型のエ
   ピタキシャル層と、該基板表面にその不純物濃度分布が
   前記基板側へ偏るように形成した逆導電型の第１の埋込
   層と、前記基板表面の他の領域に形成した前記第１の埋
   込層より高不純物濃度の第２の埋込層と、前記第１、第
   ２の埋込層を夫々囲むように前記エピタキシャル層を貫
   通した一導電型の上下分離領域と、前記第１の埋込層に
   重畳し且つ前記基板表面から上下方向に形成した一導電
   型のコレクタ埋込層と、前記エピタキシャル層表面より
   前記コレクタ埋込層に到達するうに形成した一導電型の
   コレクタ導出領域と、該コレクタ導出領域により区画さ
   れた前記エピタキシャル層表面に形成した一導電型のエ
   ミッタ領域及び逆導電型のベースコンタクト領域と、前
   記第２の埋込層が埋込まれた島領域表面に形成した一導
   電型のベース領域と該ベース領域表面に形成した逆導電
   型のエミッタ領域と前記第２の埋込層が埋込まれた島領
   域表面に形成した逆導電型のコレクタコンタクト領域と
   を具備し、且つ前記第１の埋込層の不純物濃度が前記コ
   レクタ埋込層のものより小となるように形成したことを
   特徴とする半導体集積回路。