JPS6327049A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路に関し、特に特性良好な縦型Ｐ
ＮＰ　トランジスタとＩＩＬとを共存許せた半導体°集
積回路に関する。

（ロ）従来の技術 従来の縦型ＰＮＰ）−ランジスタとＩＩＬとを共存させ
た半導体集積回路は第４図に示す如く、Ｐ型半導体基板
（１）上に積層して形成したＮ型エピタキシャル層（２
）と、基板（１）表面に形成した複数個のＮ＋型の埋込
Ｊり（３ａ）（３ｂ）と、埋込層（３ａ）（３ｂ）を各
々取囲む様にエピタキシャル層（２）を貫通したＰ９型
の上下分離領域り）と、上下分離領域（りにより島状に
分離された複数の島領域（５ａ）（５ｂ）と、埋込ｆｆ
１（３ａ）に重畳して形成したＰ４型のコレクタ埋込層
（６）と、エピタキシャル層（２）表面からコレクタ埋
込Ｍ（６）まで遅し、且つエピタキシャル層（２）で形
成するベース領域（７）を区画する様に形成したＰ型の
コレクタ導出領域＜８）と、ベース領域（７）表面に形
成したＰ型のエミッタ領域（９）及びＮ＋型のベースコ
ンタクト領域（１０）と、島領域（５ｂ）表面に形成し
たＰ型のベース領域（１１）と、ベース領域（１１）表
面に形成したＮ”型のコレクタ領域（１２）と、島領域
（５ｂ）表面に形成したＰ型のインジェクタ領域（１３
）と、酸化膜（１４）及びこれに開孔したフンタクトホ
ールを介して各領域とオーミックコンタクトする電極（
１５）とで構成されている。そして第１、第２の埋込層
（３ａ）　（３ｂ）は、基板（１）表面に第１、第２の
埋込層（３ａ）＜３ｂ）を形成するアンチモン（Ｓｂ）
とコレクタ埋込層（６）を形成するポロン（Ｂ）とを順
次付着し、上下分離領域（４）の拡散工程と同時にドラ
イブインすることにより製造きれる。また第１、第２の
埋込層（３ｇ＞　（３ｂ）は、島領域（５８）に形成し
た縦型ＰＮＰ　トランジスタにおいてはコレクタ埋込層
（６）と基板（１）とを電気的に分離する為、島領域（
５ｂ）に形成したＩＩＬにお−　いてはコレクタのキャ
リア注入効率を増す為と寄生効果を防止する為に用いら
れ、その結果コレクタ埋込層（６）より第１、第２の埋
込Ｊｅｔ（３ａ）（３ｂ）の方が不純物濃度が高くなる
ように設定される。

尚斯上した縦型ＰＮＰ　トランジスタは例えば特開昭５
９−２１１２７０号公報に記載され、同じ＜ＩＩＬは例
えば特願昭６０−２０６９７１号に記載きれている。

くハ）発明が解決しようとする問題点 しかしながら、従来の縦型ＰＮＰ　）−ランジスタでは
所定のＶｃｔ（Ｓａｔ）を得、しかも十分な耐圧を得る
ためにエピタキシャル層（２）を厚くした方が望ましく
、ＩＩＬではその高速性を保つためにエピタキシャル層
（２）を薄くした方が望ましいという相反する要求があ
るため、両者の特性を同時に満足きせることが難しい欠
点があった。

例えばＩＩＬの高速性を優先させてエピタキシャル層（
２）を薄く設定したならば、第５図の不純物濃度分布を
示す特性図から明らかな如く、縦型ＰＮＰ　）−ランジ
スタではポロン（Ｂ）とアンチモン（Ｓｂ）との拡散係
数の差異によってのみ形成するコレクタ埋込層（６）の
上方向への拡散が不足し、濃度的な面から実質的にコレ
クタ埋込層（６）として動作できる領域が図示１［−１
の領域の如く幅狭になって満足なＶｃｔ（５ａｔ）が得
られなくなってしまうのである。

（ニ）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなきれ、縦型ＰＮＰトラ
ンジスタの第１の埋込層（２３ａ）を、その不純物濃度
がコレクタ埋込層（２６）及び第２の埋込層（２３ｂ）
のものより小となるように、且つ基板（２１）側へはコ
レクタ埋込層（２６）より深くなるように形成すること
により、従来の欠点を大幅に改善した半導体集積回路を
提供するものである。

（ホ）作用 本発明によれば、第１の埋込層（２３ａ）の不純物濃度
をコレクタ埋込層（２６）のものより小となるようにし
たので、コレクタ埋込層（２６）の基板（２１）表面か
ら上方向へ形成された領域が第１の埋込層（２３ａ）を
形成するＮ形不純物によって侵きれることがなく、しか
もコレクタ埋込層（２６）は基板（２１）表面から下方
向にも形成される。よって濃度的な面から実質的にコレ
クタ埋込層（２６）として動作できる領域を基板（２１
）表面から上下方向に幅広く形成できるので、エピタキ
シャル層（２２）を薄く設定しても良好なＶＣＩ（”ａ
ｔ）が得られる。従って縦型ＰＮＰトランジスタのＶＣ
！（ｓａｔ）とＩＩＬの高速性を同時に満足させること
ができる。

くへ）実施例 以下、本発明を図面を参照しながら詳細に説明する。

第１図は本発明による半導体集積回路の描造を示し、Ｐ
型半導体基板（２１）上に積層して形成したＮ型エピタ
キシャル層（２２）と、基板（２１）表面の所定領域に
その不純物濃度分布が基板（２１）側へ偏るように深く
形成したＮ型の第１０埋込層（２３ａ）と、この第１の
埋込層（２３ａ）とは別にそれより高不純物濃度となる
ように形成したＮ′″型の第２の埋込、ｌ　（２３ｂ）
と、第１、第２の埋込層（２３ａ）（２３ｂ）を夫々取
囲むようにエピタキシャル層（２２）を貫通したＰ４型
の上下分離領域（聾）と、上下分離領域（聾）により島
状に形成された第１、第２の島領域（２５ａ）（２５ｂ
）と、第１の埋込層（２３ａ）に重畳して且つ基板＜２
１）側へは第１の埋込層（２３ａ）より浅くなるように
基板（２１）表面から上下方向に形成したＰ１型のコレ
クタ埋込層（２６）と、エピタキシャル層（２２）表面
からコレクタ埋込層（２６）まで達し、且つエピタキシ
ャル層（２２）で形成するベース領域（２７）を区画す
る様に形成したＰ型のコレクタ導出領域（２８）と、ベ
ース領域（２７）表面に形成したＰ型のエミッタ領域（
２９）及びＮ＋型のベースコンタクト領域（３０）と、
島領域（２５ｂ）表面に形成したＰ型のベース領域（３
１）と、ベース領域（３１）表面に形成したＮ０型のコ
レクタ領域（３２）と、島領域（２５ｂ）表面に形成し
たＰ型のインジェクタ領域（３３）と、エピタキシャル
層（２２）を被覆する酸化膜（３４）及びこれに開孔し
たコンタクトホールを介して各領域とオーミックコンタ
クトする電極（３５）とで構成されている。

次に本発明の半導体集積回路の製造方法を説明する。

先ず第２図Ａに示す如く、Ｐ型半導体基板（２１）表面
にＮ形不純物を例えば１０１″〜１０”ｃｍ″″１程度
で選択拡散して第１の埋込層（２３ａ）形成し、あらか
じめ十分に深く拡散形成しておく。尚Ｎ形不純物として
は、第１の埋込Ｍ！ｊ　（２３ａ）を十分に深く拡散形
成するためにアンチモン（Ｓｂ）より拡散定数の大きな
リン（Ｐ）を用いた方が好ましい。

次に第２図Ｂに示す如く、基板（２１）表面に第２の埋
込層（２３ｂ）を形成するアンチモン（ｓｂ）をデポジ
ットし、第１の埋込層（２３ａ）上及び第１、第２の埋
込層（２３ａ）（２３ｂ）を囲む基板（２１）表面には
コレクタ埋込層（２６）及び上下分離領域（ハ）の下側
拡散！（３７）を形成するボロン（Ｂ）をデポジットし
ておく、この時コレクタ埋込層（２６）の不純物濃度は
第１の埋込層（２３ａ）より高くなるように例えば１０
′７〜１０”ａｍ−”程度、また第２の埋込層（２３ｂ
）の不純物濃度はＩＩＬの特性を活かすように例えばｔ
Ｑｌｌｃｍ−”程度に設定する。

続いて第２図Ｃに示す如く、周知の気相成長法によりＮ
型のエピタキシャル層（２２）を厚７！４〜８μｍに形
成する。

さらに第２図りに示す如く、エピタキシャル層（２２）
表面より上下分離領−（聾ンの上側拡散層（３８）とコ
レクタ導出領域（２８）を夫々下側拡散層（３７）とコ
レクタ埋込層〈２６）に到達するように拡散形成する。

尚本工程で上下分離領域（２４）の下側拡散層（３７）
とコレクタ埋込層（２６）とが同時にドライブインきれ
る。

そして第２図Ｅに示す如く、コレクタ導出領域（２８）
によって区画されたベース領域（２７）表面にＰ型エミ
ッタ領域（２９）とＮ０型ベースコンタクト領域（３０
）を、第２の島領域（２５ｂ）表面にはＰ型のＩＩＬ（
７）ベース領域（３１）、Ｐ型インジェクタ領域（３３
）及びＮ“型コレクタ領域（３２）を選択拡散し、その
後′Ｗ！、極（３５）を配設して製造工程が終了する。

尚エミッタ領域（２９）、ＩＩＬのベース領域（３１）
及びインジェクタ領域（３３）はＮＰＮ　トランジスタ
のベース拡散工程で、ベースコンタクト領域（３０）及
びコレクタ領域（３２）はＮＰＮ　トランジスタのエミ
ッタ拡散工程で形成する。

このようにして第１の島領域（２５ａ）に形成した縦型
ＰＮＰ　トランジスタは、実質的なコレクタ埋込Ｊｌ（
２６）がかなり幅広に形成きれるので、コレクタ埋込層
（２６）をさほど深く上方向に拡散しなくてもコレクタ
抵抗が小きく所定の低いＶｅｌ（Ｓａｔ）が得られ、そ
れによってエピタキシャル層（２２）の厚みを４〜８μ
ｍとＩＩＬの高速性を生かせる厚みに設定して特性良好
な縦型ＰＮＰ　トランジスタとＩＩＬとを容易に共存さ
せることができる。

即ち第３図の不純物濃度分布を示す特性図から明らかな
如く、本発明の特徴とする第１の埋込層（２３ａ）の不
純物濃度をコレクタ埋込層り２６）のそれより小とした
ため、基板（２１）表面から上方向へ拡散されたコレク
タ埋込層（２６）を形成する領域の全てが濃度的にみて
実質的にコレクタ埋込Ｗ（２６〉として動作でき、基板
（２１）表面から下方向へ拡散されたコレクタ埋込層（
２６）を形成する領域の−部も実質的にコレクタ埋込層
（２６）として動作できるようになる。よって濃度的な
面から実質的にコレクタ埋込層（２６）として動作する
領域が図示ｍ−■の領域の如くかなり幅広になるので、
エピタキシャル層（２２）を薄くしても良好なＶ（、、
（ｓａｔ）が得られるのである。

また、コレクタ埋込層（２６）を堆積する前に第１の埋
込層（２３ａ）を拡散形成するので、第１の埋込層（２
３ａ）の拡散工程にはその熱処理によるエピタキシャル
層（２２）の結晶欠陥や他の領域の再拡散を全く考慮せ
ずに済み、基板＜２１）側ヘコレクタ埋込層（２６）よ
り深くなるように十分に形成することによってコレクタ
埋込層（２６）と基［（２１＞との電気的な分離等の緒
特性が容易に得られる。さらに第１の埋込層（２３ａ）
とは別に第２の埋込層（２３ｂ）の不純物濃度をＩＩＬ
にとって有利なように十分に高濃度に設定できる。

（ト）発明の詳細 な説明した如く、本発明によれば縦型Ｐ　Ｎ　Ｐトラン
ジスタの実質的にコレクタ埋込層（２６）として動作で
きる領域を基板り２１）表面から上下方向に幅広く形成
できるので、エピタキシャルＪ’Ｓ　（２２）を薄く設
定しても良好なＶｃＨ（ｓａｔ）が得られ、それによっ
て特性良好な縦型ＰＮＰ）ランジスタと工ＩＬとを容易
に共存きせることができる利点を有する。

また上述した製造方法によれば、第１の埋込層（２３ａ
）を第２の埋込層（２３ｂ）を形成するアンチモン（Ｓ
ｂ’）を付着する前に拡散形成するので、その熱処理に
よるエピタキシャル層（２２）の結晶欠陥や他の領域の
再拡散等を全く考慮せずに済み、不純物濃度や拡散深さ
を自由に設定できる利点をも有する。

【図面の簡単な説明】

第１図は本発明による半導体集積回路を示す断面図、第
２１図Ａ乃至第２図Ｅは夫々本発明による半導体集積回
路の製造方法を説明するための工程断面図、第３図は第
１図の縦型ＰＮＰ　トランジスタの不純物濃度分布を示
す特性図、第４図は従来の半導体集積回路を示す断面図
、第Ｓ図は第４図の縦型ＰＮＰ　）−ランジスタの不純
物濃度分布を示す特性図である。 （２１）はＰ型半導体基板、　（２２）はＮ型エピタキ
シャル層、　（２３ａ）はＮ型の第１の埋込層、　（２
３ｂ）はＮゝ型の第２の埋込層、（２６）はＰ＋型コレ
クタ埋込層、（２８）はＰ＋型フレクタ導出領域、（３
１）はＰ型ベース領域、（３３）はＰ型インジェクタ領
域である。 出願人　三洋電機株式会社外１名 代理人　弁理士　西野卓嗣　外１名 法　　　　　　　　　　　　銖 第３図

Claims (1)

【特許請求の範囲】
1. （１）一導電型半導体基板上に形成した逆導電型のエピ
   タキシャル層と、該基板表面にその不純物濃度分布が前
   記基板側へ偏るように形成した逆導電型の第１の埋込層
   と、前記基板表面の他の領域に形成した前記第１の埋込
   層より高不純物濃度の第２の埋込層と、前記第１、第２
   の埋込層を夫々囲むように前記エピタキシャル層を貫通
   した一導電型の上下分離領域と、前記第１の埋込層に重
   畳し且つ前記基板表面から上下方向に形成した一導電型
   のコレクタ埋込層と、前記エピタキシャル層表面より前
   記コレクタ埋込層に到達するように形成した一導電型の
   コレクタ導出領域と、該コレクタ導出領域により区画さ
   れた前記エピタキシャル層で形成するベース領域表面に
   形成した一導電型のエミッタ領域及び逆導電型のベース
   コンタクト領域と、前記第２の埋込層が埋込まれた島領
   域表面に形成した一導電型のベース領域と、該ベース領
   域表面に形成した逆導電型のコレクタ領域と、前記島領
   域表面に形成した一導電型のインジェクタ領域とを具備
   し、且つ前記第１の埋込層の不純物濃度が前記コレクタ
   埋込層のものより小となるように形成したことを特徴と
   する半導体集積回路装置。