JPS632366A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路に関し、特に特性良好な縦型Ｐ
ＮＰトランジスタとＩＩＩ、とを共存させた半導体集積
回路に関する。

（ロ）従来の技術 従来の縦型ＰＮＰ　トランジスタとＩＩＬとを共存させ
た半導体集積回路は第４図に示す如く、Ｐ型半導体基板
（１）上に積層して形成したＮ型エピタキシャル層（２
）と、基板（１）表面に形成した複数個（７）Ｎ＋型の
埋込層（３ａ）（３ｂ）と、埋込ｆｆ（３ａ）（３ｂ）
を各々取囲む様にエピタキシャルＮ！Ｊ（２）を貫通し
たＰ“型の上下分離領域（４）と、°上下分離領域（４
）により島状に分離された複数の島領域（５ａ）（５ｂ
）と、埋込層（３ａ）に重畳して形成したＰ４型のコレ
クタ埋込層（６）と、エピタキシャル層（２）表面から
コレクタ埋込層（６）まで達し、且つエピタキシャル層
（２）で形成するベース領域（７）を区画する様に形成
したＰ型のコレクタ導出領域（８）と、ベース領域（７
）表面に形成したＰ型のエミッタ領域（９）及びＮ０型
のベースコンタクト領域（１０）と、島領域（５ｂ）表
面に形成したＰ型の活性ベース領域（１１）と、活性ベ
ース領域（１１）表面に形成したＮ４型のフレフタ領域
（１２）と、フレフタ領域（１２）を取囲むように形成
した活性ベース領域（１１）より浅いＰ型の非活性ベー
ス領域（１３）と、島領域（５ｂ）表面に形成したＰ型
のインジェクタ領域（１４）と、酸化膜（１５）及びこ
れに開孔したコンタクトホールを介して各領域とオーミ
ックコンタクトする１極（１６）とで構成されている。

そして第１、第２の埋込層（３ａ）（３ｂ）は、基板（
１）表面に第１、第２の埋込層（３ａ）（３ｂ）を形成
するアンチモン（ｓｂ）とフレフタ埋゛込居（６）を形
成するポロン（Ｂ）とを順次付着し、上下分離領域（り
の拡散工程と同時にドライブインすることにより製造さ
れる。また第１、第２の埋込層（３ａ）（３ｂ）は、島
領域（５ａ）に形成した縦型ＰＮＰ　トランジスタにお
いてはコレクタ埋込層（６）と基板（１）とを電気的に
分離する為、島領域（５ｂ）に形成したＩＩＬにおいて
はコレクタのキャリア注入効率を増す為と寄生効果を防
止する為に用いられ、その結果コレクタ埋込層（６）よ
り第１、第２の埋込層（３ａ）（３ｂ）の方が不純物濃
度が高くなるように設定される。

尚斯上した縦型ＰＮＰトランジスタは例えば特開昭５９
−２１１２７０号公報に記載され、同じ＜ＩＩＬは例え
ば特願昭６０−２０６９７１号に記載きれている。

（ハ）発明が解決しようとする問題点 しかしながら、従来の縦型ＰＮＰ　トランジスタでは゛
所定の”ｉ／’ＣＩ（ｓａｔ）を得、しかも十分な耐圧
を得るためにエピタキシャル層（２）を厚くした吏が望
ましく、ＩＩＬではその高速性を保つためにエピタキシ
ャル層（２）を薄くした方が望ましいという相反する要
求があるため、両者の特性を同時に満足させることが難
しい欠点があった。

例えばＩＩＬの高速性を優先させてエピタキシャル層（
２）を薄く設定したならば、第５図の不純物濃度分布を
示す特性図から明らかな如く、縦型ＰＮＰトランジスタ
ではボロン（Ｂ）とアンチモン（Ｓｂ）との拡散係数の
差異によってのみ形成するコレクタ埋込層（６）の上方
向への拡散が不足し、濃度的な面から実質的にコレクタ
埋込層（６）として動作できる領域が図示１［−１１の
領域の如く幅狭になって満足な■。Ｃ５ａｔ）が得られ
なくなってしまうのである。

（ニ）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、縦型ＰＮＰ）ラ
ンジスタの第１の埋込ｍ（２３ａ）を、その不純物濃度
がコレフタ埋込層（２６）及び第２の埋込層（２３ｂ）
のものより小となるように、且つ基板（２１）側ヘコレ
クタ埋込層（２６）より深くなるように形成することに
より、従来の欠点を大幅に改善した半導体集積回路を提
供するものである。

（ホ）作用 本発明によれば、第１の埋込層（２３ａ）の不純物濃度
をコレクタ埋込層（２６）のものより小となるようにし
たので、コレクタ埋込層（２６）の基板（２１）表面か
ら上方向へ形成された領域が第１の埋込層（２３ａ）を
形成するＮ形不純物によって侵されることがなく、しか
もコレクタ埋込層〈２６）は基板（２１）表面から下方
向にも形成きれる。よって濃度的な面から実質的にコレ
クタ埋込Ｇ（２６）として動作できる領域を基板（２１
）表面から上下方向に幅広く形成できるので、エピタキ
シャル層（２２）を薄く設定しても良好な■。、　（ｓ
ａｔ　）が得られる。従って縦型ＰＮＰトランジスタの
Ｖｅｔ（ｓａｔ）とＩＩＬの高速性を同時に満足させる
ことができる。

（へ）実施例 以下、本発明を図面を参照しながら詳細に説明する。

第１図は本発明による半導体集積回路の構造を示し、Ｐ
型半導体基板（２１）上に積層して形成したＮ型エピタ
キシ〜ルｆｉ（２２）と、基板（２１）表面の所定領域
にその不純物濃度分布が基板（２１）（Ｊ’！Ｉｆへ偏
るように深く形成したＮ型の第１の埋込ｆｆ（２３ａ）
と、この第１の埋込ｆｆ（２３ａ）とは別にそれより高
不純物濃度となるように形成したＮ１型の第２の埋込層
（２３ｂ）と、第１、第２の埋込Ｈｊ　（２３ａ）（２
３ｂ）を夫々取囲むようにエピタキシャルｆｆ　（２２
）を貫通したＰ＋型の上下分離領域（聾）と、上下分離
領域（２４）により島状に形成された第１、第２の島領
域（２５ａ）（２５ｂ）と、第１の埋込層（２３ａ）に
重畳し且つ基板（２１）側へは第１の埋込層（２３ａ）
より浅くなるように基板（２１）表面から上下方向に形
成したＰ＋型のコレクタ埋込層（２６）と、エピタキシ
ャル層（２２）表面からコレクタ埋込層（６）まで達し
、且つエピタキシャルＪｉｌ（２２）で形成するベース
領域（２７）を区画する様に形成したＰ型のコレクタ導
出領域（２８）と、ベース領域（２７）表面に形成した
Ｐ型のエミッタ領域（２９）及びＮ“型のベースコンタ
クト領域（３０）と、島領域（２５ｂ）表面に形成した
Ｐ型の活性ベース領域（３１）と、活性ベース領域（３
１）表面に形成したＮ１型のコレクタ領域（３２）と、
コレクタ領域（３２）を取囲むように形成した活性ベー
ス領域（３１）より浅いＰ型の非活性ベース領域（３３
）と、島領域（ｚｓｂ）表面に形成したＰ型のインジェ
クタ領域（３４）と、酸化膜（３５）及びこれに開孔し
たコンタクトホールを介して各領域とオーミックコンタ
クトする電極（３６）とで構成されている。

次に本発明の半導体集精回路の製造方法を説明する。

先ず第２図Ａに示す如く、Ｐ型半導体基板（２１）表面
にＮ形不純物を例えば１０１１〜１０１１０ｌ７”程度
で選択拡散して第１の埋込層（２３ａ）を形成し、あら
かじめ十分に深く拡散形成しておく。尚Ｎ形不純物とし
ては、第１の埋込層（２３ａ）を十分に深く拡散形成す
るためにアンチモン（Ｓｂ）より拡散定数の大きなリン
（Ｐ）を用いた方が好ましい。

次に第２図Ｂに示す如く、基板（２１）表面に第２の埋
込層（２３ｂ）を形成するアンチモン（Ｓｂ’）をデポ
ジットし、第１の埋込層（２３ａ）上及び第１、第２の
埋込層（２３ａ）（２３ｂ）を囲む基板（２１）表面に
はコレクタ埋込層（２６）及び上下分離領域（２Ａ）の
下側拡散ｆｆ（３７）を形成するボロン（Ｂ）をデポジ
ットしておく、この時コレクタ埋込Ｊｅｔ（２６）の不
純物濃度は第１の埋込層（２３ａ）より高くなるように
例えば１０′７〜１０１″ｃｍ−”程度、また第２の埋
込Ｊ！！　（２３ｂ）の不純物濃度はＩＩＬの特性を活
かすように例えば１０１′ｃｍ″″程度に設定する。

続いて第２図Ｃに示す如く、周知の気相成長法によりＮ
型のエピタキシャルＪｉ（２２）を厚さ４〜８μｍに形
成し、エピタキシャル層（２２）表面の所定領域に活性
ベース領域（３１）を形成するポロン（Ｂ）を例えばイ
オン注入法により堆積しておく。

きらに第２図りに示す如く、エピタキシャル層（２２）
表面より上下分離領域（チ）の上側拡散層（３８）とコ
レクタ導出領域（２８）を夫々下側拡散層（３７）とコ
レクタ埋込層（２６）に到達するように拡散形成する。

尚本工程で上下分離領域（ハ）の下側拡散層（３７）と
コレクタ埋込層（２６）及び活性ベース領域（３１）と
が同時にドライブインされる。

そして第２図Ｅに示す如く、コレクタ導出領域（２８）
によって区画されたベース領域（２７）表面にＰ型エミ
ッタ領域（２９）とＮ＋型ベースコンタクト領域（３０
）を、第２の島領域（２５ｂ　）表面にはＰ型非活性ベ
ース領域（３３）、Ｐ型インジェクタ領域＜３４）及び
Ｎ９型コレクタ領域（３２）を選択拡散し、その後電極
（３２）を配設して製造工程が終了する。尚エミッタ領
域（２９）、非活性ベース領域（３３）及びインジェク
タ領域（３４）はＮＰＮ　トランジスタのベース拡散工
程で、ベースコンタクト領域（３０）及びコレクタ領域
（３２）はＮＰＮ）ランジスタのエミッタ拡散工程で形
成する。

このようにして第１の島領域（２５ａ　）に形成した縦
型ＰＮＰトランジスタは、実質的なコレクタ埋込ｆｆ１
（２６）がかなり幅広に形成されるので、コレクタ埋込
Ｗ！（２６）をさほど深く上方向に拡散しなくてもコレ
クタ抵抗が小さく所定の低いＶ。、（ｓａｔ　）が得ら
れ、それによってエピタキシャルｆｆ１（２２）の厚み
を４〜８μｍとＩＩＬの高速性を生かせる厚みに設定し
て特性良好な縦型ＰＮＰ　トランジスタとＩＩＬとを容
易に共存させることができる。

即ち第３図の不純物濃度分布を示す特性図から明らかな
如く、本発明の特徴とする第１の埋込層（２３ａ）の不
純物濃度をコレクタ埋込層（２６）のそれより小とした
ため、基板（２１）表面から上方向へ拡散されたコレク
タ埋込層（２６）を形成する領域の全てが濃度的にみて
実質的にコレクタ埋込Ｊｌｉｉ７（２６）として動作で
き、さらに基板（２１）表面から下方向へ拡散されたコ
レクタ埋込ｆｆ＜２６）を形成する領域の一部も実質的
にコレクタ埋込ｆｌ（２６）として動作できるようにな
る。よって濃度的な面から実質的にコレクタ埋込層（２
６）として動作する領域が図示■−■の領域の如くかな
り幅広になるので、エピタキシャル層（２２）を薄くし
ても良好なＶ。ｔ（ｓａｔ）が得られるのである。

また、コレクタ埋込層（２６）を堆積する前に第１の埋
込層（２３ａ）を拡散形成するので、第１の埋込Ｊｌ（
２３ａ）の拡散行程にはその熱処理によるエピタキシャ
ル層（２２）の結晶欠陥や他の領域の再拡散を全く考慮
せずに済み、基板（２１）側ヘフレクタ埋込Ｗ（２６）
より深くなるように十分に深く形成することによ、って
コレクタ埋込層（２６）と基板（２１）との電気的な分
離等の品持性が容易に得られる。さらに第１の埋込層（
２３ａ）とは別に第２の埋込層（２３ｂ）の不純物濃度
をＩＩＬにとって有利なように十分に高濃度に設定でき
る。

（ト）発明の詳細 な説明した如く、本発明によれば縦型ＰＮＰトランジス
タの実質的にコレクタ埋込層（２６）として動作できる
領域を基板〈２１）表面から上下方向に幅広く形成でき
るので、エピタキシャル層（２２）を薄く設定しても良
好なＶ、１（ｓａｔ）が得られ、それによって特性良好
な縦型ＰＮＰ　トランジスタとＩＩＬとを容易に共存さ
せることができる利点を有する。

また上述した製造方法によれば、第１の埋込層（２３ａ
）を第２の埋込層（２３ｂ）を形成するアンチモン（Ｓ
ｂ）を付着する前に拡散形成するので、その熱処理によ
るエピタキシャル層（２２）の結晶欠陥や他の領域の再
拡散等を全く考慮せずに済み、不純物濃度や拡散深さを
自由に設定できる利点をも有する。

【図面の簡単な説明】

第１図は本発明による半導体集積回路を示す断面図、第
２図Ａ乃至第２図Ｅは夫々本発明による半導体集積回路
の製造方法を説明するための工程断面図、第３図は第１
図の縦型ＰＮＰトランジスタの不純物濃度分布を示す特
性図、第４図は従来の半導体集積回路を示す断面図、第
５図は第４図の縦型ＰＮＰ　トランジスタの不純物濃度
分布を示す特性図である。 （２１）はＰ型半導体基板、　（２２）はＮ型エピタキ
シャル層、　（２３ａ）はＮ型の第１の埋込層、　（２
３ｂ）はＮ０型の第２の埋込層、　（２６）はＰ１型フ
レクタ埋込層、　（２８）はＰ０型コレクタ導出領域、
（３１）はＰ型活性ベース領域、　（３４）はＰ型イン
ジェクタ領域である。 出願人　三洋電機株式会社外１名 代理人　弁理士　西野卓嗣　外１名 味　　　　　　　　　　娃 〜 濠　　　　　　　　　独 第３図

Claims (1)

【特許請求の範囲】
1. （１）一導電型半導体基板上に形成した逆導電型のエピ
   タキシャル層と、該基板表面にその不純物濃度分布が前
   記基板側へ偏るように形成した逆導電型の第１の埋込層
   と、前記基板表面の他の領域に形成した前記第１の埋込
   層より高不純物濃度の第２の埋込層と、前記第１、第２
   の埋込層を夫々囲むように前記エピタキシャル層を貫通
   した一導電型の上下分離領域と、前記第１の埋込層に重
   畳し且つ前記基板表面から上下方向に形成した一導電型
   のコレクタ埋込層と、前記エピタキシャル層表面より前
   記コレクタ埋込層に到達するように形成した一導電型の
   コレクタ導出領域と、該コレクタ導出領域により区画さ
   れた前記エピタキシャル層で形成するベース領域表面に
   形成した一導電型のエミッタ領域及び逆導電型のベース
   コンタクト領域と、前記第２の埋込層が埋込まれた島領
   域表面に形成した一導電型の活性ベース領域と、該活性
   ベース領域表面に形成した逆導電型のコレクタ領域と、
   該コレクタ領域を取囲むように形成した一導電型の非活
   性ベース領域と、前記島領域表面に形成した一導電型の
   インジェクタ領域とを具備し、且つ前記第１の埋込層の
   不純物濃度が前記コレクタ埋込層のものより小となるよ
   うに形成したことを特徴とする半導体集積回路。