JPS632378A - 縦型ｐｎｐトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路に組込まれる縦型ＰＮＰ　トランジス
タに関し、特にＶｃｔ（ｓａｔ島大幅大幅減した縦型Ｐ
ＮＰ　トランジスタに関する。

（ロ）従来の技術 従来の縦型ＰＮＰ　トランジスタとして、例えば特開昭
５９−２１１２７０号公報に記載されているものがある
。

第４図は斯る構造の縦型ＰＮＰトランジスタを示し、Ｐ
型シリコン半導体基板（１）上にＶｔ暦して形成したＮ
型エピタキシャル層（２）と、基板（１）表面に形成し
たＮ９型の埋込層（３）と、埋込層（３）を取囲む様に
エピタキシャル層（２）を貫通したＰ”５の上下分離領
域（４）と、埋込層（３）に重畳して形成したＰ０型の
コレクタ埋込層（５）と、エピタキシャル層（２）表面
からコレクタ埋込層（５）まで達し、且つエピタキシャ
ル層（２）で形成する実質的なベース領域（６）を区画
する様に形成したＰ型のコレクタ導出領域（７）と、ベ
ース領域（６）表面に形成したＰ型のエミッタ領域（８
）及びＮ＋型のベースコンタクト領域（９）と、酸化膜
（１ｏ）と、電極（１１）とで構成きれている。

斯上した埋込層（３〉は、縦型ＰＮＰトランジスタにお
いてはコレクタと基板（１）とを電気的に分離するため
に用いられるが、ＩＣに組込まれる他の素子（例えばＮ
ＰＮ　トランジスタ）においてはフレフタ抵抗を低減す
るためや寄生効果を防止するために用いられるため、結
果としてコレクタ埋込層（５）より埋込層（３）の方が
不純物濃度が高くなるように設定される。そして基板（
１）表面に埋込層（３）とコレクタ埋込層（５）を形成
する不純物を付着してからエピタキシャル層（２）を積
層し、上下分離領域（４）の拡散工程によってこれらを
ドライブインすることにより製造される。

（ハ）発明が解決しようとする問題点 しかしながら、従来の縦型ＰＮＰ　トランジスタではコ
レクタ埋込層（５〉をボロン（Ｂ）とアンチモン（Ｓｂ
）の拡散係数の差異によってのみ形成するので、フレフ
タ抵抗が大でＶＣ，（ｓａｔ）が高い欠点があった。

即ち第５図の不純物濃度分布を示す特性図から明らかな
如く、埋込層（３）を形成するアンチモン（Ｓｂ）とコ
レクタ埋込層（５）を形成するボロン（Ｂ）を同時に拡
散形成するので、コレクタ埋込層（５）が埋込層（３）
によってかなりの領域を侵されてしまい、濃度的な面か
ら実質的にコレクタ埋込層（５）として動作する領域が
図示ＩＦ−ＩＦの領域の如く幅狭になってしまうのであ
る。

（ニ）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなきれ、埋込層（２３）
の不純物濃度分布が基板（２１）側に偏よるように形成
し且つ埋込Ｊｌ（２３）の不純物濃度がコレクタ埋込層
（２５）の不純物濃度より小となるように形成すること
により、Ｖｃｔ（ｓａｔ）を大幅に低減した縦型ＰＮＰ
トランジスタを提供するものである。

（＊）作用 本発明によれば、埋込層（２３）の不純物濃度分布が基
板（２１）側へ偏よるように且つ埋込Ｊ！！（２３）の
不純物濃度がコレクタ埋込層（２５）の不純物濃度より
小きくなるように設定したので、コレクタ埋込層（２５
）の基板（２１）表面から上方向に形成された領域が埋
込層（２３）を形成するリン（Ｐ）によって侵きれるこ
とが無く、しかもコレクタ埋込層（２５）は基板（２１
）表面から下方向にも形成される。よって濃度的な面か
ら実質的にコレクタ埋込層（２５）として動作できる領
域を基板（２１）表面から上下方向に形成できるので、
コレクタ埋込層（２５）を幅広く形成できＶ（、（ｓａ
ｔ）を大幅に低減できる。

（へ）実施例 以下、本発明を図面を参照しながら詳細に説明する。

第１図は本発明による縦型ＰＮＰ　トランジスタの構造
を示し、Ｐ型シリコン半導体基板（２１）上に積属して
形成したＮ型エピタキシャル層（２２）と、基板（２１
）表面にその不純物濃度分布が基板（２１）側へ偏るよ
うに形成したＮ型埋込層（２３）と、埋込層（２３）を
取囲む様にエピタキシャル層（２２）を貫通したＰ″″
型の上下分離領域（２Ａ）と、埋込層（２３）に重畳し
て形成した埋込層（２３）より高不純物濃度のＰ０型フ
レクタ埋込層（２５）と、エピタキシャル層（２２）表
面からコレクタ埋込層（２５）まで達し、且つエピタキ
シャル層（２２）で形成する実質的なベース領域（２６
）を区画する様に形成したＰ型のコレクタ導出領域（２
７）と、ベース領域（２６）表面に形成したＰ型のエミ
ッタ領域（２８）及びＮ０型のベースコンタクト領域（
２９）と、酸化膜（３０）と、電極（３１）とで構成さ
れている。

次に本発明の縦型ＰＮＰ　トランジスタの製造方法を説
明する。

先ず第２図Ａに示す如く、Ｐ型半導体基板（２１）表面
にＮ形不純物を１０１″〜ｌ０１４ｃｍ−１程度の不純
物濃度で選択拡散して埋込層（２３）を形成し、あらか
じめ十分に深く拡散形成しておく。この時Ｎ形不純物と
しては埋込層（２３）を十分に深く拡散形成するために
アンチモン（Ｓｂ）より拡散定数の大きなリン（Ｐ）を
用いた方が好ましい。

次に第２図Ｂに示す如く、埋込層（２３）上及び埋込層
（２３）を囲む基板（２１）表面にコレクタ埋込層（２
５）及び上下分離領域（ム）の下側拡散層（３２）を形
成するボロン（Ｂ）をデポジットする。この時基板（２
１）表面における不純物濃度（ピーク濃度）が、フレフ
タ埋込層（２５）より埋込層（２３）の方が小となるよ
うに例えば１０１７〜１０’１ｃｍ−”程度に設定する
。

続いて第２図Ｃに示す如く、周知の気相成長法にてＮ型
のエピタキシャル層（２２）を約４〜８μｍ厚に積層す
る。

さらに第２図りに示す如く、エピタキシャル層（２２）
表面より上下分離領域（ム）の上側拡散層（３３）とコ
レクタ導出領域（２７）を夫々下側拡散層（３２）とコ
レクタ埋込層（２５）に到達するように拡散形成する。

尚本工程で上下分離領域（聾）の下側拡散層（３２）と
コレクタ埋込層（２５）とが上下方向にドライブインさ
れる。

そして第２図Ｅに示す如く、コレクタ導出領域（２７）
によって区画されたベース領域（２６）表面にＰ型エミ
ッタ領域（２８）とＮ”型ベースコンタクト領域（２９
）を選択拡散し、電極（３１）を配設して製造工程が終
了する。尚エミッタ領域（２８）はＮＰＮトランジスタ
のベース拡散工程で、ベースコンタクト領域（２９）は
ＮＰＮ　トランジスタのエミッタ拡散工程で形成する。

このようにして形成した縦型ＰＮＰ　トランジスタは、
実質的にコレクタ埋込１！（２５）として動作できる領
域を基板（２１）表面から上下方向に幅広く形成できる
ので、Ｖｃｔ（Ｓａｔ）を大幅に低減できる。

即ち第３図の不純物濃度分布を示す特性図から明らかな
如く、拡散後の基板（２１）表面における不純物濃度（
ピーク濃度）がコレクタ埋込層（２５）より埋込Ｊｌ（
２３）の方が小となるように設定した為、コレクタ埋込
層（２５）の基板（２１）表面から上方向へ拡散された
領域の全てがリン（Ｐ）によって侵きれることなく実質
的にコレクタ埋込層（２５）として動作することが可能
であり、さらに基板（２１）表面から下方向へ拡散され
た領域の一部も動作することが可能になる。従って濃度
的な面から実質的にコレクタ埋込層（２５）として動作
できる領域が図示■−■の領域の如くかなり幅広になる
ので、Ｖｃｔ（Ｓａｔ）を大幅に低減できるのである。

また、コレクタ埋込層り２５）を堆積する前に埋込層り
２３）を拡散形成しておくので、埋込層（２３）の不純
物濃度分布の大部分が基板（２１）側へ偏るように十分
に深く形成でき、それによってコレクタ埋込層（２５）
と基板（２１）との電気的な分離や寄生効果の防止等を
容易に達成できる。しかもその熱処理によるエピタキシ
ャル層（２２）の結晶欠陥や他の領域の再拡散を考慮せ
ずに済む。

そしてＩＣに組込まれるＮＰＮトランジスタの埋込層を
、第２図Ａと第２図Ｂの工程の間に周知の方法で形成す
ることによりＶｃｔ（ｓｅｔ）の低いＮＰＮトランジス
タと本発明の縦型ＰＮＰ　トランジスタとを容易に共存
させることができる。

（ト）発明の詳細 な説明した如く、本発明によれば実質的にコレクタ埋込
層（２５）として動作する領域を基板（２１）表面から
上下方向に拡散形成できるので、ＶＣＩ（Ｓｅｔ）を大
幅に低減できる利点を有する。また−般的なＮＰＮ）ラ
ンジスタと容易に共存でき、しかも両者共にＶ。、（ｓ
ａｔ）を低くできる利点をも有する。そしてコレクタ埋
込層（２５）を従来程大きく上方向に拡散しなくて済む
ので、エピタキシャル層（２２）を薄くでき、それによ
って微細化が可能で且つ高速性が要求されるような素子
とも容易に共存させることが可能である利点をも有する
。

【図面の簡単な説明】

第１図は本発明による縦型ＰＮＰ　トランジスタを示す
断面図、第２図Ａ乃至第２図Ｅは夫々本発明による縦型
ＰＮＰ　トランジスタの製造方法を説明するための工程
断面図、第３図は本発明による縦型ＰＮＰ　トランジス
タの不純物濃度分布を示す特性図、第４図は従来の縦型
ＰＮＰ　トランジスタを示す断面図、第５図は従来の縦
型ＰＮＰ　トランジスタの不純物濃度分布を示す特性図
である。 （２１）はＰ型半導体基板、　（２２）はＮ型エピタキ
シャル層、　（２３）はＮ型埋込層、　（２５）はＰ１
型フレクタ埋込層、　（２７）はＰゝ型フレクタ導出領
域、（２８）はＰ型エミッタ領域である。 出願人　三洋電機株式会社外１名 代理人　弁理士　西野卓嗣　外１名 第１図 第２図へ 第２図Ｃ 第２図Ｄ ３−１　　　　７１　　　　　　Ｚｊ　　　２ｂ　　　
　２’）　　　　　　３２ｉｌ第２図Ｅ 第３図 エビ７〜ンイｆＬＡ及面力・ら。深ご 第４図 第５Ｂ

Claims (1)

【特許請求の範囲】
1. （１）一導電型半導体基板上に形成した逆導電型のエピ
   タキシャル層と、前記基板表面に形成した逆導電型の埋
   込層と、該埋込層を取囲むように前記エピタキシャル層
   を貫通した上下分離領域と、前記埋込層に重畳して形成
   した一導電型のコレクタ埋込層と、前記エピタキシャル
   層表面から前記コレクタ埋込層に到達し実質的にベース
   となる領域を区画する一導電型のコレクタ導出領域と、
   前記実質的にベースとなる領域表面に形成した一導電型
   のエミッタ領域及び逆導電型のベースコンタクト領域と
   を具備する縦型ＰＮＰトランジスタにおいて、前記埋込
   層の不純物濃度分布が前記基板側に偏って形成され且つ
   その不純物濃度が前記コレクタ埋込層の不純物濃度より
   小であることを特徴とする縦型ＰＮＰトランジスタ。