JPS6218763A - バイポ−ラトランジスタ - Google Patents
バイポ−ラトランジスタInfo
- Publication number
- JPS6218763A JPS6218763A JP15911485A JP15911485A JPS6218763A JP S6218763 A JPS6218763 A JP S6218763A JP 15911485 A JP15911485 A JP 15911485A JP 15911485 A JP15911485 A JP 15911485A JP S6218763 A JPS6218763 A JP S6218763A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- base
- layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は半導体集積回路(IC)に組み込まれるバイポ
ーラトランジスタのhr■コントロールニ関する。
ーラトランジスタのhr■コントロールニ関する。
(ロ)従来の技術
従来よりICに組み込まれるバイポーラ型のトランジス
タとしては、例えば特開昭59−2343号公報に記載
されているものb″−ある。
タとしては、例えば特開昭59−2343号公報に記載
されているものb″−ある。
第3図にこのようなトランジスタを示し、P凰半導体基
板(11上に形成したエピタキシャル層(2)と。
板(11上に形成したエピタキシャル層(2)と。
型分離領域(4)により1気的に絶縁された島領域(5
)と、島領域(5)表面に形成したP型ベース領域(6
)と、ベース領域(6)表面に形成したN+型型心ミッ
タ領域7)と、ベース領域(6)、エミッタ領域(7)
及びコレクタコンタクト領域(8)上(夫々配設した電
極(91(9)(9)とで構成されている。そして島領
域(5)をコレクタとしてNPN型のトランジスタが構
成され、同時に他の島領域にも同等のトランジスタb′
−形成されている。
)と、島領域(5)表面に形成したP型ベース領域(6
)と、ベース領域(6)表面に形成したN+型型心ミッ
タ領域7)と、ベース領域(6)、エミッタ領域(7)
及びコレクタコンタクト領域(8)上(夫々配設した電
極(91(9)(9)とで構成されている。そして島領
域(5)をコレクタとしてNPN型のトランジスタが構
成され、同時に他の島領域にも同等のトランジスタb′
−形成されている。
())発明b′−解決しようとする問題点しかしながら
、ユーザーの要求あるいは回路構成上の要求から同一チ
ップ上に様々なhr■をもつトランジスタを形成したい
場合、従来の構成ではベース領域(6)及びエミッタ領
域(7)共にそれぞれ同時に拡散形成するので、夫々の
トランジスタはほぼ均一なhr■をもち、前記した要求
には対応できないという欠点があった。
、ユーザーの要求あるいは回路構成上の要求から同一チ
ップ上に様々なhr■をもつトランジスタを形成したい
場合、従来の構成ではベース領域(6)及びエミッタ領
域(7)共にそれぞれ同時に拡散形成するので、夫々の
トランジスタはほぼ均一なhr■をもち、前記した要求
には対応できないという欠点があった。
に)問題点な解決するための手段
本発明は斯上した欠点に鑑みてなされ、同一チップ上に
様々なhr■をもつトランジスタを同時に形成すること
を目的とし、P型ベース領域<161表面にN”!エミ
ッタ領域(17)を形成したトランジスタにおいて、@
記エミッタ領域αD及び前記ベース領域IJ61と少な
くとも一部重畳し、且つそれと重畳した前記一部のベー
ス領域(16)の下方向拡散を抑制するN+型ウつル領
域■を備え、前記エミッタ領域CI?)と前記ウェル領
域■との重畳面積を変化させることを特徴とする。
様々なhr■をもつトランジスタを同時に形成すること
を目的とし、P型ベース領域<161表面にN”!エミ
ッタ領域(17)を形成したトランジスタにおいて、@
記エミッタ領域αD及び前記ベース領域IJ61と少な
くとも一部重畳し、且つそれと重畳した前記一部のベー
ス領域(16)の下方向拡散を抑制するN+型ウつル領
域■を備え、前記エミッタ領域CI?)と前記ウェル領
域■との重畳面積を変化させることを特徴とする。
(ホ)作用
本発明によれば、ウェル領域(2[)は島領域(151
より高不純物濃度なので、これと重畳する一部のベース
領域(161は下方向拡散が抑制されて他より浅くなり
、その部分でのベース幅w、 b′−狭くなる。ベース
幅W、b″−狭くなればhr■は高くなる。そしてエミ
ッタ領域07)とウェル領域(イ)との重畳面積、すな
わちベース幅WI が狭くなる部分の面積を変化させれ
ば、hr■をコントロールすることができる。
より高不純物濃度なので、これと重畳する一部のベース
領域(161は下方向拡散が抑制されて他より浅くなり
、その部分でのベース幅w、 b′−狭くなる。ベース
幅W、b″−狭くなればhr■は高くなる。そしてエミ
ッタ領域07)とウェル領域(イ)との重畳面積、すな
わちベース幅WI が狭くなる部分の面積を変化させれ
ば、hr■をコントロールすることができる。
(へ)実施例
以下本発明の第1の実施例を図面を参照しながら詳細に
説明する。
説明する。
第1図及び第2図は本発明によるバイポーラトランジス
タを示し、P型半導体基板(11)上に形成したエピタ
キシャル層(lzと、基板圓表面に形成したN+型埋込
層αJと、この埋込層03)を囲むようにエピタキシャ
ル層αのを貫通したP+型分離領域σ滲と。
タを示し、P型半導体基板(11)上に形成したエピタ
キシャル層(lzと、基板圓表面に形成したN+型埋込
層αJと、この埋込層03)を囲むようにエピタキシャ
ル層αのを貫通したP+型分離領域σ滲と。
分離領域α船により眠気的に絶縁された島領域(19と
。
。
島領域051表面に形成したP型ベース領域αeと、ベ
ース領域α0表面に形成したN+型エミクタ領域α力と
、少なくとも一部のベース領域αe及びエミッタ領域(
17)と重畳し且つ前記一部のベース領域0Qの下方向
拡散を抑制するN+型ウつル領域■と、ベース領域αe
、エミッタ領域αη及びコレクタコンタクト領域側止に
配設した電極α9α9α9とで構成されている。ウェル
領域■はベース領域(1eより深く形成されており、こ
れと重畳した一部のベース領域αeは他よりも浅くなっ
ている。
ース領域α0表面に形成したN+型エミクタ領域α力と
、少なくとも一部のベース領域αe及びエミッタ領域(
17)と重畳し且つ前記一部のベース領域0Qの下方向
拡散を抑制するN+型ウつル領域■と、ベース領域αe
、エミッタ領域αη及びコレクタコンタクト領域側止に
配設した電極α9α9α9とで構成されている。ウェル
領域■はベース領域(1eより深く形成されており、こ
れと重畳した一部のベース領域αeは他よりも浅くなっ
ている。
本発明の最も特徴とする点はウェル領域■にあるうすな
わち、ウェル領域■は島領域(15より高不純物濃度で
あるので、これと重畳した一部のベース領域Q6)はそ
の下方向拡散が抑制され、他よりも浅くなろう浅くなっ
た部分ではエミγり領域αDとベース領域旺との拡散深
さの差であるベース幅W。
わち、ウェル領域■は島領域(15より高不純物濃度で
あるので、これと重畳した一部のベース領域Q6)はそ
の下方向拡散が抑制され、他よりも浅くなろう浅くなっ
た部分ではエミγり領域αDとベース領域旺との拡散深
さの差であるベース幅W。
が狭くなるので、ベースでの再結合電流が減少し。
hr■カ高りなる。そうして、エミッタ領域αηとウェ
ル領域■とb’−重畳する面積、すなわちベース幅W、
が狭くなる領域の面積を変化させればhr■を所望の値
にコントロールすることb−できる。
ル領域■とb’−重畳する面積、すなわちベース幅W、
が狭くなる領域の面積を変化させればhr■を所望の値
にコントロールすることb−できる。
例えば重畳面積をエミッタ領域(17)開口面積の10
0%とすれば最も高いhr■をもつトランジスタを、逆
に0%とすれば最も低いhr■をもつトランジスタを、
そして50%とすればこれらの中間のhr■をもつトラ
ンジスタを形成できる。
0%とすれば最も高いhr■をもつトランジスタを、逆
に0%とすれば最も低いhr■をもつトランジスタを、
そして50%とすればこれらの中間のhr■をもつトラ
ンジスタを形成できる。
第2図は本発明の第2の実施例を示し、ウェル領域cA
がコレクタコンタクト領域QSまで拡張されている点を
除けば第1の実施例と全く等しい。本実施例によれば、
ベース領域αe底部から埋込層03を通ってコレクタコ
ンタクト・領域賭にまで至る経路に存在するコレクタ抵
抗が激減するので、第1の実施例よりさらに低いvcI
(sat)が得られる。
がコレクタコンタクト領域QSまで拡張されている点を
除けば第1の実施例と全く等しい。本実施例によれば、
ベース領域αe底部から埋込層03を通ってコレクタコ
ンタクト・領域賭にまで至る経路に存在するコレクタ抵
抗が激減するので、第1の実施例よりさらに低いvcI
(sat)が得られる。
以下本発明によるバイポーラトランジスタの製造方法な
簡単に説明するつ先ず、基板圓表面に埋込層α3とをる
べき領域にN型不純物をドープしておいてからエピタキ
シャル層α2を形成し1分離領域Iを形成することによ
り複数の島領域α9を形成する。次に島領域(ハ)表面
にN型不純物?ドープし、所定の位#にウェル領域■を
選択拡散する。その不純物濃度は少なくとも島領域(I
5)のものより高く設定し、拡散工程はI”L の逆
βを上げるために設定するウェル領域拡散工程を用いる
か、NPNトランジスタのコレクタ抵抗を減少するため
に設定するコレクタ低抵抗領域拡散工程等を用いれば。
簡単に説明するつ先ず、基板圓表面に埋込層α3とをる
べき領域にN型不純物をドープしておいてからエピタキ
シャル層α2を形成し1分離領域Iを形成することによ
り複数の島領域α9を形成する。次に島領域(ハ)表面
にN型不純物?ドープし、所定の位#にウェル領域■を
選択拡散する。その不純物濃度は少なくとも島領域(I
5)のものより高く設定し、拡散工程はI”L の逆
βを上げるために設定するウェル領域拡散工程を用いる
か、NPNトランジスタのコレクタ抵抗を減少するため
に設定するコレクタ低抵抗領域拡散工程等を用いれば。
特に拡散工程を追加することをく形成できる。但し後者
の場合では、ウェル領域翰は埋込層(13と接触するま
で拡散されることになるっ続いてウエル領域がと一部重
畳するようにP型不純物をドーグし、ベース領域(1(
へ)を選択拡散する。この時ウェル領域■の不純物濃度
b;島領域u9のものより高いために、拡散速度に差が
生じ、それと重畳した一部分のベース領域(1■は他の
部分より浅く形成される。
の場合では、ウェル領域翰は埋込層(13と接触するま
で拡散されることになるっ続いてウエル領域がと一部重
畳するようにP型不純物をドーグし、ベース領域(1(
へ)を選択拡散する。この時ウェル領域■の不純物濃度
b;島領域u9のものより高いために、拡散速度に差が
生じ、それと重畳した一部分のベース領域(1■は他の
部分より浅く形成される。
さらにN型不純物をドープし、エミッタ領域(17)及
びコレクタコンタクト領域αeを選択拡散する。エミッ
タ領域αnは拡散深さに差b;無く一様に形成されるの
で、前記したようにベース幅WIが狭くなる部分とそう
でない部分とが形成されるのであるうそして最後に、ベ
ース領域ae、エミッタ領域0η及びコレクタコンタク
ト領域α砂上に電極σ!J(11α9を配設して完了す
る。
びコレクタコンタクト領域αeを選択拡散する。エミッ
タ領域αnは拡散深さに差b;無く一様に形成されるの
で、前記したようにベース幅WIが狭くなる部分とそう
でない部分とが形成されるのであるうそして最後に、ベ
ース領域ae、エミッタ領域0η及びコレクタコンタク
ト領域α砂上に電極σ!J(11α9を配設して完了す
る。
(ト)発明の詳細
な説明した如く、本発明によれば同一チップ上に様々な
hr■をもつトランジスタを同時に形成できるので、ユ
ーザーの要求あるいは回路構成上の要求に即対応できる
という利点を有する。また従来のトランジスタより低い
vex(sat) b′−得られるという利点なも有す
る。
hr■をもつトランジスタを同時に形成できるので、ユ
ーザーの要求あるいは回路構成上の要求に即対応できる
という利点を有する。また従来のトランジスタより低い
vex(sat) b′−得られるという利点なも有す
る。
第1図及び第2図はそれぞれ本発明の第1の実施例、第
2の実施例を示す断面図、第3図は従来のバイポーラト
ランジスタを示す断面図である。 (1)(11)は半導体基板、 f5)us++i島
領域、 (6)Q6)!、i−ベース領域、(力(1′
7)はエミッタ領域、 ■はウェル領域である。 出願人 三洋電機株式会社 外1名 代埋入 弁理士 佐 野 静 失 策1図 第2図 第3図
2の実施例を示す断面図、第3図は従来のバイポーラト
ランジスタを示す断面図である。 (1)(11)は半導体基板、 f5)us++i島
領域、 (6)Q6)!、i−ベース領域、(力(1′
7)はエミッタ領域、 ■はウェル領域である。 出願人 三洋電機株式会社 外1名 代埋入 弁理士 佐 野 静 失 策1図 第2図 第3図
Claims (1)
- (1)電気的に絶縁された島領域と該島領域表面に形成
した一導電型のベース領域と該ベース領域表面に形成し
た逆導電型のエミッタ領域とを具備したバイポーラトラ
ンジスタにおいて、前記エミッタ領域及び前記ベース領
域と少なくとも一部重畳し、且つそれと重畳した前記一
部のベース領域の下方向拡散を抑制する逆導電型のウェ
ル領域を備え、前記エミッタ領域と前記ウェル領域との
重畳面積を変化させることによりh_r_■をコントロ
ールしたことを特徴とするバイポーラトランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15911485A JPS6218763A (ja) | 1985-07-18 | 1985-07-18 | バイポ−ラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15911485A JPS6218763A (ja) | 1985-07-18 | 1985-07-18 | バイポ−ラトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6218763A true JPS6218763A (ja) | 1987-01-27 |
Family
ID=15686546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15911485A Pending JPS6218763A (ja) | 1985-07-18 | 1985-07-18 | バイポ−ラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6218763A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0329401A2 (en) * | 1988-02-16 | 1989-08-23 | Sony Corporation | Bipolar transistors and methods of production |
-
1985
- 1985-07-18 JP JP15911485A patent/JPS6218763A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0329401A2 (en) * | 1988-02-16 | 1989-08-23 | Sony Corporation | Bipolar transistors and methods of production |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6218763A (ja) | バイポ−ラトランジスタ | |
JPH0371673A (ja) | 縦型mosfet | |
JPH0582534A (ja) | 半導体装置 | |
KR900000826B1 (ko) | 반도체집적회로의 제조방법 | |
JPH079385Y2 (ja) | 半導体集積回路装置 | |
JPH0432754Y2 (ja) | ||
KR900000818B1 (ko) | 상보형(相補形) 트랜지스터의 제조방법 | |
JPS58212159A (ja) | 半導体集積回路装置の製造方法 | |
JPH02218153A (ja) | 抵抗とmis型トランジスタ | |
KR900005562B1 (ko) | 반도체 직접회로 및 그 제조방법 | |
JPS5885572A (ja) | プレ−ナ型ダイオ−ドおよびその製造方法 | |
JPS6214468A (ja) | 半導体集積回路 | |
JPH10172980A (ja) | 半導体装置及びその製造方法 | |
JPH0834244B2 (ja) | 半導体集積回路装置 | |
JPS6036104B2 (ja) | 半導体集積回路装置 | |
JPS632380A (ja) | 半導体集積回路 | |
JPS60233856A (ja) | 半導体装置 | |
JPH0256935A (ja) | 半導体集積回路装置 | |
JPS61236170A (ja) | 定電圧ダイオ−ド | |
JPS60180138A (ja) | 半導体装置 | |
JPS61207066A (ja) | バイポ−ラトランジスタ | |
JPS6266672A (ja) | 半導体装置 | |
JPH0222545B2 (ja) | ||
JPH05206153A (ja) | 半導体集積回路装置 | |
JPS61207067A (ja) | 半導体集積回路装置の製造方法 |