JPS632379A - 縦型ｐｎｐトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （り産業上の利用分野 本発明は集積回路に組込まれる縦型ＰＮＰ　）ランジス
タの製造方法に関し、特にＶｃｔ（Ｓａｔ）を大幅に低
減した縦型ＰＮＰ　トランジスタの製造方法に関する。

（ロ）従来の技術 従来の縦型ＰＮＰトランジスタとして、例えば特開昭５
９−２１１２７０号公報に記載されているものがある。

第３図は斯る構造の縦型ＰＮＰ　トランジスタを示し、
Ｐ型シリコン半導体基板（１）上に積層して形成したＮ
型エピタキシャル層（２）と、基板（１）表面に形成し
たＮ＋型の埋込層（３）と、埋込層（３）を取囲む様に
エピタキシャルＪｔ５　（２）を貫通したＰ０型の上下
分離領域（りと、埋込層（３）に重畳して形成したＰ“
型のコレクタ埋込層（５）と、エピタキシャル層（２）
表面からコレクタ埋込層（５〉まで達し、且つエピタキ
シャル層（２）で形成する実質的なペース領域（ａ）を
区画する様に形成したＰ型のコレクタ導出領域（７）と
、ベース領域（６）表面に形成したＰ型のエミッタ領域
（８）及びＮ′″型のベースコンタクト領域（９）と、
酸化膜（１０）と、電極（１１）とで構成されている。

そして斯上した従来の縦型ＰＮＰ　トランジスタは、 基板（１）表面に埋込層（３）を形成するアンチモン（
Ｓｂ）とコレクタ埋込層（５）及び上下分離領域（りの
下側拡散層（１２）を形成するボロン（Ｂ）をデポジッ
トする工程、 基板（１）全面にＮ型のエピタキシャル層（２）を積層
して形成する工程、 エピタキシャル層（２）表面からコレクタ導出領域（７
）と上下分離領域り）の上側拡散層（１３）を形成し、
且つ埋込層（３）と下側拡散層（１２）を上方向に拡散
してこれらを夫々連結させる工程、エピタキシャル層（
２）表面にエミッタ領域（８）とベースコンタクト領域
（９）を順次拡散形成する工程、 を経て製造される。

また前記埋込層（３）は、縦型ＰＮＰ　トランジスタに
おいてはコレクタと基板（１）とを電気的に分離するた
め、ＩＣに組込まれる他の素子（例えばＮＰＮトランジ
スタ）においてはコレクタ抵抗を低減するためや寄生効
果を防止するために用いられるため、結果としてコレク
タ埋込層（５）より埋込層（３）の方が不純物濃度が高
くなるように設定きれる。

（ハ）発明が解決しようとする問題点 しかしながら、従来の製造方法では上下分離領域（りの
拡散工程で埋込Ｍ（３）とコレクタ埋込層（５）を同時
にドライブインし、コレクタ埋込層（５）をアンチモン
（Ｓｂ）とボロン（Ｂ）との拡散係数の差異によっての
み形成するので、コレクタ埋込層（５）の幅が狭＜　Ｖ
ａｔ（ｓａｔ）が大である欠点があった。

即ち第４図の不純物濃度分布を示す特性図から明らかな
如く、埋込層（３）を形成するアンチモン（Ｓｂ）とコ
レクタ埋込層〈５）を形成するボロン（Ｂ）を同時に拡
散するため、コレクタ埋込層（５）が埋込層（３）によ
ってかなりの領域を侵されてしまい、不純物濃度の関係
から実質的にコレクタ埋込層（５）として動作できる領
域が図示Ｉｔ−ＩＦの領域の如く幅狭になってしまうの
である。

（ニ）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、基板（２１）表
面に埋込層（２３）を十′分に深く拡散した後にコレク
タ埋込層（２５）を形成するボロン（Ｂ）をその不純物
濃度がコレクタ埋込層（２５）より埋込層（２３）の方
が小となるように付着し、エピタキシャル層（２２）を
積層してから上下分離領域（ハ）の拡散工程でコレクタ
埋込層（２５）をドライブインすることにより、従来の
欠点を大幅に改善した縦型ＰＮＰ　トランジスタの製造
方法を提供するものである。

（＊）作用 本発明によれば、コレクタ埋込層（２５）より埋込１５
（２３）の方が低不純物濃度となるように設定したので
、実質的にコレクタ埋込層（２５）として動作できる領
域を基板（２１）表面から上下方向に幅広く形成でき、
それによってＶ。、（ｓａｔ）を大幅に低減した縦型Ｐ
ＮＰ　トランジスタを提供できる。

（へ）実施例 以下、本発明による縦型ＰＮＰトランジスタの製造方法
を第１図を用いて詳細に説明する。

先ず第１図Ａに示す如く、Ｐ型シリコン半導体基板（２
１）表面にＮ形不純物を選択拡散して埋込層（２３）を
ドライブインする。本工程は本発明の特徴とする工程で
、後の工程で形成するコレクタ埋込１１（２５）より深
＜１０〜１５μｍ程度、且っコレクタ埋込ＪＷ（２５）
より低不純物濃度となるように例えばｔＱ１８〜１０１
′ｃｍ−ｆｉ程度に設定する。尚、Ｎ形不純物としては
埋込層（２３）を十分に深く形成するためにアンチモン
（Ｓｂ”）よりは拡散定数の大きなリン（Ｐ）を用いた
方が好ましい。また、通常のＮＰＮ　トランジスタと共
存させる場合には、埋込層（２３）をドライブインした
後、従来の高濃度埋込層を形成するためのアンチモン（
Ｓｂ）を堆積しておく。

次に第２図Ｂに示す如く、埋込層（２３）上及び埋込層
（２３）を囲む基板（２１）表面にはコレクタ埋込層（
２５）及び上下分離領域（ハ）の下側拡散層（３２）を
形成するボロン（Ｂ）を堆積する。その不純物濃度は基
板（２１）表面における不純物濃度（ピーク濃度）が埋
込層（２３）のものより高くなるように例えばＩＱ　”
〜ｌ　Ｑ　”ｃｍ−’程度ニ設定スル。

続いて第２図Ｃに示す如く、周知の気相成長法によって
Ｎ型のエピタキシャルＭ（２２＞を約４〜８μ厚に積層
して形成する。

さらに第２図りに示す如く、エピタキシャル層（２２）
表面よりＰ”型のコレクタ導出領域（２７）と上下分離
領域（聾）の上側拡散層（３３）とを同時に選択拡散す
る。本工程でコレクタ埋込層（２５）及び上下分離領域
（聾）の下側拡散層（３２）が上下方向に拡散きれ、コ
レクタ導出領域（２７）がコレクタ埋込！（２５）に、
上下分離領域（聾）の上側拡散層（３３）が下側拡散層
（３２）に夫々到達するように形成きれる。

そして第２図Ｅに示す如く、コレクタ導出領域（２７）
により区画されたエピタキシャル層（２２）で形成する
ベース領域（２６）表面にＰ型のエミッタ領域（２８）
とＮ１型のベースコンタクト領域（２９）を順次形成し
、酸化膜（３０）に開孔したフンタクトホールを介して
各電極（３１）を配設して製造工程を終了する。尚エミ
ッタ領域（２８）はＮＰＮ）ランジスタのベース拡散工
程で、ベースコンタクト領域（２９）はＮＰＮ　トラン
ジスタのエミッタ拡散工程で夫々形成する。

このようにして形成した縦型ＰＮＰ　）−ランジスタは
、実質的にコレクタ埋込層（２５）として動作できる領
域を基板（２１）表面から上下方向に幅広く形成できる
ので、Ｖｃｘ（ｓａｔ）を大幅に低減できる。

即ち第２図の不純物濃度分布を示す特性図から明らかな
如く、拡散後の基板（２１）表面における不純物濃度（
ピーク濃度）がコレクタ埋込ｆｌ（２５）より埋込層（
２３）の方が小となるように設定した為、コレクタ埋込
層（２５）の基板（２１）表面から上方向へ拡散された
領域の全てがリン（Ｐ）によって侵されることなく実質
的にコレクタ埋込層（２５）として動作することが可能
であり、さらに基板（２１）表面から下方向へ拡散され
た領域の一部も動作することが可能になる。従って濃度
的な面から実質的にコレクタ埋込層（２５）として動作
できる領域が図示■−■の領域の如くかなり幅広になる
ので、Ｖｃｔｃｌａｔ）を大幅に低減できるのである。

また、コレクタ埋込層（２５）を堆積する前に埋込層（
２３）を拡散形成しておくので、埋込層（２３）の不純
物濃度分布の大部分が基板（２１）側へ偏るように十分
に深く形成でき、それによってコレクタ埋込層（２５）
と基板（２１）との電気的な分離や寄生効果の防止等を
容易に達成できる。しかもその熱処理によるエピタキシ
ャル層（２２）の結晶欠陥や他の領域の再拡散を考慮せ
ずに済む。

そして所出した製造方法において、埋込層（２３）をド
ライブインした後に通常のＮＰＮ　トランジスタの埋込
層を形成するアンチモン（Ｓｂ）をデポジットする工程
を追加すれば、Ｖｃｘ（！５ａｔ）の小きい縦型ＰＮＰ
　トランジスタとＮＰＮトランジスタとを容易に共存さ
せることができる。さらに本発明によれば、コレクタ埋
込Ｊｌ＜２５）を従来はど上方向に拡散しなくても良好
な特性が得られるので、エピタキシャル層（２２）を薄
くして高速性が要求される他の素子（例えばＩＩＬ）と
も容易に共存できる。

（ト）発明の詳細 な説明した如く、本発明によれば実質的にコレクタ埋込
層（２３）として動作できる領域を基板（２１）表面か
ら上下方向に幅広く形成できるので、Ｖｃｍ（ｓａｔ）
を大幅に低減できる利点を有する。また埋込層（２３）
をドライブインした後に他の素子の埋込層を形成する不
純物をデポジットする工程を追加すれば、特性良好な縦
型ＰＮＰトランジスタと他の素子とを共存できる利点を
有し、さらにエピタキシャル層（２２）を薄く設定でき
るので、高速性が要求されるような素子との共存が容易
である利点をも有する。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｅは夫々本発明による縦型ＰＮＰ　
トランジスタの製造方法を説明するための工程断面図、
第２図は本発明による縦型ＰＮＰ　トランジスタの不純
物濃度分布を示す特性図、第３図は従来の縦型ＰＮＰト
ランジスタを示す断面図、第４図は従来の縦型ＰＮＰ　
トランジスタの不純物濃度分布を示す特性図である。 （２１）はＰ型半導体基板、（２２）はＮ型エピタキシ
ャル層、（２３）はＮ型埋込層、（２５）はＰ０型フレ
クタ埋込層、（２７）はＰ１型コレクタ導出領域、（２
８）はＰ型エミッタ領域である。 出願人　三洋電機株式会社外１名 代理人　弁理士　西野卓嗣　外１名 第１図八 り１ 第１図Ｃ 第１図り 第１図Ｅ 第２図

Claims (1)

【特許請求の範囲】
1. （１）一導電型半導体基板表面に逆導電型の埋込層を選
   択拡散し、十分に深く形成する工程、前記埋込層上及び
   前記埋込層を囲む前記基板表面に夫々コレクタ埋込層と
   上下分離領域の下側拡散層を形成する一導電型の不純物
   を付着する工程、 前記基板全面に逆導電型のエピタキシャル層を形成する
   工程、 前記エピタキシャル層表面より一導電型のコレクタ導出
   領域と上下分離領域の上側拡散層を選択拡散し、同時に
   前記付着させた一導電型の不純物をドライブインさせて
   前記コレクタ導出領域と前記コレクタ埋込層及び前記上
   下分離領域の上側拡散層と下側拡散層を夫々連結させる
   工程、 前記コレクタ導出領域により区画された前記エピタキシ
   ャル層表面に一導電型のエミッタ領域及び逆導電型のベ
   ースコンタクト領域を順次選択拡散する工程とを具備し
   、且つ前記埋込層の不純物濃度が前記コレクタ埋込層の
   不純物濃度より小となるように形成することを特徴とす
   る縦型ＰＮＰトランジスタの製造方法。