JPS6347965A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体集積回路に関し、特に高速のＩＩＬとＮ
ＰＮトランジスタ及び高ｆＴ型の、（、り型ＰＮＰトラ
ンジスタとを共存させた半導体集積回路に関する。

（ロ）従来の技術 従来の半導体集積回路はイク］えは第３図にバず如く、
Ｐ型半導体基板（１）上に積層して形成したＮ型のエピ
タキシへ・ル届（２）と、基板（１）表面に形成した複
数個の埋込Ｔｊ　（３ａ）（３ｂ）　（３ｃ）と、埋込
層（３ａ）（３ｂ）（３ｃ）を夫々取囲むようにエピタ
キシャル７習（２）を貫通したＰ＋型の分離領域（４）
と、分離領域（４）により島状に分離された第１．第２
．第３の島領域（５ａ）（５ｂ）（５ｃ）と、第１の島
領域（５ａ）表面に形成したＰ型のＩＩＬのベース領域
（６〉及びインジェクタ領域（７）と、ＩＩＬのベース
領域（６）表面に形成したＮ゛型のコレクタ領域（８）
と、Ｎ＋型のエミッタコンタクト領域（９）と、第２の
島領域（５ｂ〉表面に形成したＰ型のベース領域（１０
）と、ベース領域（１０）表面に形成したＮ＋型のエミ
ッタ領域（１１）と、Ｎ＋型のコレクタコンタクト領域
（１２）と、第３の島領域（５ｃ）の埋込層（３Ｃ）に
重畳してこれとエピタキシャル層（２）との間に埋込ま
れたＰ＋型のコレクタ埋込層（１３）と、エピタキシャ
ル層（２〉で形成する縦型ＰＮＰ）−ランジスタのベー
ス領域（１４〉を区画するように第３の島領域（５ｃ）
表面からコレクタ埋込層＜１３）まで達するＰ“型のコ
レクタ導出領域（１５）と、そのベース領域（１４）表
面に形成したＰ型のエミッタ領域（１６）及びＮ１型の
ベースコンタクト領域（１７）と、エピタキシャル層（
２）を被覆する酸化膜（１８）と、酸化膜（１８）を開
孔したコンタクトホールを介して各領域とオーミンクコ
ンタクトする電極（１９）とで構成されている。

尚第１の島領域（５ａ）に形成したＩＩＬは例えば特願
昭６０−２０６９７１号公報に、第３の島領域（５ｃ）
に形成した縦型ＰＮＰ　トランジスタは例えば特開昭５
９−２１１２７０号公報に各々記載きれている。

（ハ）発明が解決しようとする問題点 しかしながら、第３の島領域（５ｃ）に形成した縦型Ｐ
ＮＰ　ｌ−ランジスタでは、その構造上所定の耐圧ＶＣ
！。を得るためにエピタキシャル層（２）を１０μｍ以
上とかなり厚くしなければならない。すると第１の島領
域（５ａ）に形成したＩＩＬでは埋込１台（３ａ）から
ベース領域（６）までが離間し、エミッタからベースへ
の少数キャリアの注入効率が減少して逆方向縦型ＮＰＮ
トランジスタの逆βが低下してしまい、ＩＩＬの高速性
が活かせなくなってしまう。しかも前記した理由により
縦型ＰＮＰトランジスタではベース幅が広く、ｆｌを高
くできないのでＩＩＬに対応した高速の素子とすること
ができない。そのためこれらの素子を各々の特性を満足
させながら共存させることが難しい欠点があった。

（功問題点を解決するだめの手段 本発明は器上した欠点に鑑みてなされ、第３の島領域（
２５ｃ）に形成する縦型ＰＮＰ　トランジスタのエミッ
タをイオン注入法等により形成したＮＰＮトランジスタ
のベース領域（３１）より浅いエミッタ領域（３８〉で
構成し、且つ縦型ＰＮＰＩ−ランジスクのベースを第３
の島領域（２５ｃ＞表面から拡散形成したベース領域（
３５）で構成し、更には埋込ＪＩ′Ｍをコレクタ埋込層
（３４〉より低不純物儂度の第２の埋込層（２３ｃ）で
形成することにより、従来の欠点を大幅に改善した半導
体集積回路を提供するものである。

くホ〉　イ乍用 本発明によれば、縦型ＰＮＰ　トランジスタのエミッタ
領域（３８）を０．５〜１μとかなり浅い領域で形成し
、しかもエピタキシャル層（２２）より高不純物濃度の
ベース領域（３５）が耐圧Ｖ。、。を向上きせるので、
ベース幅そのものを狭めることができ、それによってエ
ピタキシャル！（２２）の厚みをかなり薄く設定するこ
とができる。さらにコレクタ埋込層（３４）が実質的に
基板（２１）表面から上下方向に幅広く形成されるので
、良好なＶ。、（ｓａｔ）が得られる。従って高速のＩ
ＩＬと特性良好な縦型ＰＮＰ　Ｉ−ランジスタ及びＮＰ
Ｎ　トランジスタとを容易に一体化共存できる。

（へ）実施例 以下、本発明を図面を参照しながら詳細に説明する。

第１図は本発明による半導体集積回路を示し、Ｐ型半導
体基板（２１〉上に積層して形成した逆導電型のエピタ
キシャル層〈２２）と、基板（２１）表面に埋込んで形
成したＮ＋型の第１の埋込Ｆａ　（２３ａ）（２３ｂ）
及び基板（２１）側へこれより深く且つ低不純物濃度と
なるように形成したＮ型の第２の埋込ＪＷ（２３ｃ）と
、この第１．第２．第３の埋込１３　（２３ａ）（２３
ｂ）　（２３ｃ）を夫々取囲むようにエピタキシャル層
（２２）を貫通したＰ°型の分離領域（２Ａ）と、分離
領域（２Ａ）によって島状に接合分離した第１．第２．
第３の島領域（２５ａ）（２５ｂ）（２５ｃ）と、第１
の島領域（２５ａ）の第１の埋込層（２３ａ）に重畳し
て基板（２１）表面から上方向へ拡散形成したＰ型の埋
込ベース領域（２６）と、第１の島領域（２５ａ）表面
に形成した複数個のＮ＋型のコレクタ領域（２７）と、
このコレクタ領域（２７）を夫々取囲むようにエピタキ
シャル層（２２）表面から埋込ベース領域（２６）まで
達するＰ＋型のベース導出領域（２８）と、第１の島領
域（２５ａ）表面に形成したＰ”型のインジェクタ領域
（２９）及びＮ４型のエミッタコンタクト領域（３０）
と、第２の島領域（２５ｂ）表面に形成したＰ型のベー
ス領域（３１）及びこの表面に形成したＮ＋型のエミッ
タ領域（３２）と、第２の島領域（２５ｂ）表面に形成
したＮ”型コレクタコンタクト領域（３３）と、第３の
島領域（２５ｃ）の第２の埋込層（２３ｃ）に重畳して
基板（２１）表面から上下方向に形成したＰ型のコレク
タ領域ｆ５（３４）と、コレクタ埋込層（３４）に対応
した第３の島領域（２５ｃ）表面に形成したＮ型のベー
ス領域（３５）と、このベース領域（３５）を取囲むよ
うにエピタキシャル層（２２）表面からコレクタ埋込層
（３４）まで達するＰ１型のコレクタ導出領域（３６）
と、ベース領域（３５）の表面に形成したＮ＋型のベー
スコンタクト領域（３７）及びＰ型のエミッタ領域〈３
８）と、エピタキシヤルＪｆｆｌ（２２）を被覆する酸
化膜（３９〉と、この酸化膜（３９）を開孔したコンタ
クトホールを介して各領域とオーミックコンタクトする
電極（４０）とで構成され、第１の島領域（２５ａ）に
は逆方向縦型ＮＰＮトランジスタのベースを埋込ベース
領域（２６）で形成するＩＩＬが、第２の島領域（２５
ｂ）には通常のＮＰＮ　トランジスタが、第３の島領域
（２５ｃ）にはエミッタをイオン注入法等によりかなり
浅く形成したエミッタ領域（３８）で形成する縦型ＰＮ
Ｐ　トランジスタが夫々一体止共存きれ形成きれている
。

以下、本発明による半導体集積回路の製造方法の一例を
第２図を用いて説明する。

先ず第２図Ａに示す如く、基板（２１）表面にリン（Ｐ
）を選択拡散して第２０埋込層（２３ｃ　）を十分に深
く形成してから第１の埋込層（２３ａ）＜２３ｂ）を形
成するアンチモン（Ｓｂ）をデポジットし、第１．第２
の埋込層（２３ａ）＜２３ｂ）（２３ｃ）を囲む基板（
２１）表面に分離領域（聾）の第１拡散層（４１）を形
成するボロン（Ｂ）を、所定の第１の埋込層（２３ａ）
上と第２の埋込層（２３ｃ）上には夫々埋込ベース領域
（２６）とコレクタ埋込層（３４）を形成するボロン（
Ｂ）をイオン注入する。

次に第２図Ｂに示す如く、基板（２１）全面に周知の気
相成長法によってＮ型のエピタキシャル層（２２）を約
４μ厚に積層して形成し、コレクタ埋込層（３４）に対
応するエピタキシャル層（２２）表面にはＮ型のベース
領域（３５）を形成するリン（Ｐ）を例えばイオン注入
法によって堆積しておく。このイオン注入は加速電圧４
０〜８０ＫｅＶで表面の不純物濃度がＩＱ”ｃｍ−”と
なるように行う。

妨らに第２図Ｃに示す如く、エピタキシャル層（２２）
表面よりＰ１型のＩＩＬのベース導出領域（２８）とイ
ンジェクタ領域（２９）及び縦型ＰＮＰ　トランジスタ
のコレクタ導出領域（３６）、そして分離領域（ム）を
形成する上側拡散層（４２）を同時に選択拡散し、この
拡散工程によって先にデポジットしておいた不純物をド
ライブインしてベース導出領域（２８）を埋込ベース領
域（２６）へ、コレクタ導出領域（３５）をコレクタ埋
込層（３４）へ、分離領域（μ）の上側拡散層（４２）
を下側拡散層（４１）へ夫々連結させる。

尚埋込ベース領域（２６）とコレクタ埋込層（３４）を
別の行程で形成することも可能であり、Ｎ型のベース領
域（３５）がコレクタ埋込層（３４）に達するか否かは
特にかまわない。

続いて第２図りに示す如く、エピタキシャル層（２２）
表面よりＰ型のＮＰＮ　トランジスタのベース領域（３
１）を拡散深き約２μに、ＮＩ型のＩＩＬのコレクタ領
域（２７〉及びエミッタコンタクト領域（３０）、’Ｎ
ＰＮ）ランジスタのエミッタ領域（３２）及びコレクタ
コンタクト領域（３３〉、縦型ＰＮＰトランジスタのベ
ースコンタクト領域（３７）を拡散深さ約１．５μに順
次選択拡散する。

そして第２！２１Ｅに示す如く１．批皇ＰＮＰ　ｌ−ラ
ンジスタのベース領域（３５）表面に拡散深さ０．５〜
１μ程度のＰ型のエミッタ領域（３８）を例えばドース
身１０′２〜１０目Ｃｍ　−”　、加速電圧４０〜８０
ＫｅＶでイオン注入法により形成し、最後に電極（４ｏ
）を配設して製造工程を終了する。尚エミッタ領域（３
８）は余計な再拡散を幼ぐために最終の拡散工程としで
ある。

このようにして形成した半導体集積回路によれば、縦型
Ｐ　Ｎ　Ｐ　トランジスタが要求するエピタキシャルｆ
ｌ！Ｉ（２２）の厚さを薄くでき、それによって特性良
好な各素子を一体化共存できる。つまり、縦型ＰＮＰ　
トランジスタを集積回路へ組み込む際のエピタキシへ・
ル層（２２）にはコレクタ埋込層（３４）の上方向・＼
の拡散深きとエミッタ領域（３８）の拡散深さ及びバン
チスルー効果による耐圧ＶＣＫＯを考處したベース幅の
夫々の総和の厚さが求められるから、まず第１にエミッ
タ領域（３８）をＮＰＮトランジスタのベース領域（３
１）よりかなり浅い領域で形成することによって、第２
にベースとして活性な領域にベース領域（３５）を設け
ることによりエミッタ・ベース接合の空乏層の拡がりを
抑制し、バンチスルー電圧（ＶＣ−ｏに等しい）を向上
させてその分だけベース幅を狭めることによって、第３
にコレクタ埋込Ｒ（３４）を、高い逆βを得るために比
較的浅く拡散形成する埋込ベース領域（２６）と同一工
程で形成することによって夫々が要求する厚さを抑え、
エピタキシャル層（２２）を約４μと薄く設定すること
を可能にしたものである。

従って断る構造によれば、エピタキシャル層（２２）を
薄く設定することによって高速性を活かしたＩＩＬと耐
圧的な面で無駄のない効率的なＮＰＮトランジスタと縦
型ＰＮＰ　ｌ−ランジスタとを容易に一体化共存できる
。

そして特性的にみても、第１の島領域（２５ａ）に形成
したＩＩＬではその逆方向縦型Ｎ　Ｐ　Ｎ　）−ランジ
スタのベースを基板（２１）表面から上方向へ拡散形成
した埋込ベース領域（２６）で形成する為、エミッタか
らコレクタへと濃度勾配による電界加速が働き、エピタ
キシャルｆｆ＜２２＞を薄くしたことと相まって高い逆
βと高速性が得られる。さらに逆βをＮＰＮ　トランジ
スタのｈＦ！とは全く別に制御でき、そのほらつきが少
ない利点もある。

一方、第３の島領域（２５ｃ　）に形成した縦型ＰＮＰ
トランジスタでは簡述した如くベース領域（３５）によ
って所定の耐圧（Ｖｏｔ。）が得られ、ベース幅を狭く
できることとベース領域（３５）の濃度勾配による電界
加速が働くので高ｈＦＥ化と高ｆｉ化が図れる。しかも
ベースとして活性な領域の全部又は大部分？へ・−ス領
域（３５）で形成し、エミッタ領域（３８）をイオン注
入法により高精度に形成するので、ＩＴＬの逆βと同様
、ＮＰＮトランシスクのｈＦ、Ｌとは別に制御でき且つ
そのばらつきが少ない。また、コレクタ埋込層り３４）
をＩＩＬの埋込ベース領域（２６）と同一工程で形成し
たものの、第２の埋込層（２３ｃ）をコレクタ埋込層（
３４）より低不純物濃度に且つ基板（２１）個へそれよ
り深く形成したので、濃度的な関係から実質的にコレク
タとして力作する活性な領域が基板（２１〉表面から上
下両方向に幅広く形成でき、それによって良好なＶＣ！
。

（ｓｅｔ）が得られる。

ところで、縦型ＰＮＰ　トランジスタのエミッタ領域（
３８）をかなり浅く形成することによって電極（４０）
のアロイスパイクによるベース・エミッタの短絡の危惧
が生じてくる。このような場合には、？１ｌｔｉ（４０
）をシリコン（Ｓｉ）を含有するアルミニウム（八〇）
で形成したり、電極（４０）とエミッタ領域（３８）と
の間にポリシリコン膜を介在きせることによりアロイス
パイクを抑制又は防止する手段が考えられる。また後者
の手法を用いるならば、不純物をドープしたポリシリコ
ン膜を拡散源膜とし且っ拡散後はポリシリコン膜をその
まま電極として用いる拡散方法等によってエミッタ領域
（３８）を形成することも可能である。

最後に本発明の他の実施例として、ＩＩＬのコレクタの
電極＜４０）をコレクタとして活性な領域にショットキ
ーコンタクトさせることにより、より−ｉ高速化したＩ
ＩＬとの共存が可能になる。

（ト）発明の詳細 な説明した如く、本発明によれば共存が差しい縦型ＰＮ
Ｐトランジスタと埋込ベース型のＩＩＬ、それに通常の
ＮＰＮ　トランジスタとを容易に且つ効率的に一体化共
存できる利点を有する。しかもＩＩＬではより高速化が
図れ、縦型ＰＮＰ　）ランジスタでは良好な■。、（ｓ
ａｔ）が得られ且つ高ｆ、化できる利点をも有する。更
に他の実施例によれば、更に高速化したＩＩＬと縦型Ｐ
ＮＰ　！−ランジスタとを共存できる利点をも有する。

【図面の簡単な説明】

第１図は本発明を説明するための断面図、第２図Ａ乃至
Ｅは夫々本発明による半導体集積回路の製造方法を説明
するだめの断面図、第３図は従来例を説明するための断
面図である。 （２１）は半導体基板、　＜２５ａ）（２５ｂ）（２５
ｃ）は夫々第１．第２．第３の島領域、　（２６）は埋
込ベース領域、（２８）はベース導出領域、＜２９）は
インジェクタ領域、　（３１）はＮＰＮトランジスタの
ベース領域、（３４）はコレクタ埋込層、　（３５）は
縦型ＰＮＰ　トランジスタのベース領域、　（３８）は
縦型ＰＮＰ　トランジスタのエミッタ領域である。

Claims (1)

【特許請求の範囲】
1. （１）一導電型半導体基板上に形成した逆導電型のエピ
   タキシャル層と、前記基板表面に形成した逆導電型の第
   １の埋込層及びこれより低不純物濃度で且つ前記基板側
   へ深く形成した第２の埋込層と、前記第１、第２の埋込
   層を夫々取囲むように前記エピタキシャル層を貫通した
   一導電型の分離領域と、該分離領域により島状に分離さ
   れた第１、第２、第３の島領域と、該第１の島領域の前
   記第１の埋込層に重畳して前記基板表面から上方向へ形
   成した一導電型の埋込ベース領域と、前記第１の島領域
   表面に形成した逆導電型のコレクタ領域と、該コレクタ
   領域を取囲むように前記エピタキシャル層表面から前記
   埋込ベース領域まで達する一導電型のベース導出領域と
   、前記第１の島領域表面に形成した一導電型のインジェ
   クタ領域と、前記第２の島領域表面に形成した一導電型
   のベース領域及びその表面に形成した逆導電型のエミッ
   タ領域と、前記第３の島領域の前記第２の埋込層に重畳
   して埋込んだ一導電型のコレクタ埋込層と、該コレクタ
   埋込層に対応する前記第３の島領域表面に形成した逆導
   電型のベース領域と、該ベース領域を取囲むように前記
   エピタキシャル層表面から前記コレクタ埋込層まで達す
   る一導電型のコレクタ導出領域と、前記逆導電型のベー
   ス領域表面に形成した逆導電型のベースコンタクト領域
   及び前記第２の島領域表面に形成したベース領域より浅
   い一導電型のエミッタ領域とを具備することを特徴とす
   る半導体集積回路。