JPH01161749A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はＮＰ！ｌランジスタのｈＦ！制御を容易ならし
めた、イオン注入法による抵抗素子とＭＩＳ型の容量素
子とを組み込んだ半導体集積回路の製造方法に関する。

（ロ）従来の技術 バイポーラ型ＩＣは、フレフタとなる半導体層表面にベ
ース・エミッタを２重拡散して形成した縦型のＮＰＮ　
トランジスタを主体として構成きれている。その為、前
記ＮＰＮ　トランジスタを製造するベース及びエミッタ
拡散工程は必要不可欠の工程であり、コレクタ直列抵抗
を低減する為の高濃度埋込層形成工程やエピタキシャル
層成長工程、各素子を接合分離する為の分離領域形成工
程や電気的接続の為の電極形成工程等と並んでバイポー
ラ型ＩＣを製造するのに欠かせない工程（基本工程）で
ある。

一方、回路的な要求から他の素子、例えばＰＮＰトラン
ジスタ、抵抗、容量、ツェナーダイオード等を同一基板
上に組み込みたい要求がある。この場合、工程の簡素化
という点から可能な限り前記基本工程を流用した方が好
ましいことは言うまでもない、しかしながら、前記ベー
ス及びエミッタ拡散工程はＮＰＮトランジスタの特性を
最重要視して諸条件が設定される為、前記基本工程だけ
では集積化が困難な場合が多い、そこで、基本的なＮＰ
Ｎトランジスタの形成を目的とせず、他の素子を組み込
む為もしくは他素子の特性を向上することを目的として
新規な工程を追加することがある。例えば前記エミッタ
拡散によるカソード領域とでツェナーダイオードのツェ
ナー電圧を制御するアノード領域を形成する為のＰ４″
拡散工程、ベース領域とは比抵抗が異る抵抗領域を形成
する為のＲ拡散工程やインプラ抵抗形成工程、ＭＯＳ型
よりも大きな容量が得られる窒化膜容量を形成する為の
窒化膜形成工程、ＮＰＮ　トランジスタのコレクタ直列
抵抗を更に低減する為のコレクタ低抵抗領域形成工程等
がそれであり、全てバイポーラＩＣの用途や目的及びコ
スト的な面から検討して追加するか否かが決定される工
程（オプション工程）である。

上記オプション工程を利用して形成した従来の半導体集
積回路の一例を第４図に示す。同図において、（１）は
Ｐ型基板、（２）はＮ型エピタキシ〜ル層、（３）はＰ
型埋込層、（４）はＰ′″型分離領域、（５）はアイラ
ンド、（６）はＮＰＮトランジスタのＰ型ベース領域、
（７）はＮ′″型エミッタ領域、（８）はＮ′″型コレ
クタコンタクト領域、（９）は抵抗素子のＰ型の抵抗領
域、（１０）は抵抗領域（９）のフンタクト領域、（１
１）はエミッタ拡散によるＭＩＳ型容量のＮ１型下部電
極領域、（１２）は誘電体薄膜としてのシリコン窒化膜
（ｓｉａｉａ）、（１３）は酸化膜、（１４）は上部電
極、（１５）は電極である。尚、窒化膜を利用したＭＩ
Ｓ型容量は例えば特開昭６０−２４４０５６号公報に記
載され、イオン注入を利用した抵抗素子は例えば特公昭
５７−２１８２号公報に記載されている。

そして、ＭＩＳ型容量はエミッタ拡散による下部電極領
域（１１）を使用している為、誘電体薄膜（１２）の形
成工程はエミッタ領域（７）を形成するＮ型不純物のデ
ポジット工程の後に行わなければならない。また、イオ
ン注入によ、る抵抗領域（９）も上記公報に記載きれて
いる如くエミッタ拡散の後に行っていた。

（ハ）発明が解決しようとする問題点 しかしながら、従来の半導体集積回路はエミッタ拡散以
後に何らかの工程を行う為、ＮＰＮトランジスタのｈ□
コントロールの為の最終的な熱処理を前記何らかの工程
の後に配置しなければならない。すると、前記何らかの
工程で使用する熱処理やエミッタ領域（７）形成用のリ
ン（Ｐ）のデポジット直後に行う熱処理がエミッタ領域
（７）形成用のリン（Ｐ）を−旦拡散させてしまう為、
ＮＰＮトランジスタのｈ□（電流増幅率）のばらつきが
大きく、そのフントロールが難しい欠点があった。前記
何らかの工程で使用する熱処理としては、シリコン窒化
膜（ｓｉｓＮａ）を堆積させる時のＣＶＤによる８００
°Ｃ前後の熱処理等がある。

また、ＭＩＳ型容量とイオン注入による抵抗素子を組み
込む為のオプション工程を追加したか否かでエミッタ領
域（７）のドライブイン条件を変える必要がある為、機
種別の工程管理を必要としその共通化ができない欠点が
あった。

（ニ）問題点を解決するための手段 本願は斯上した欠点に鑑みてなされ、エミッタ拡散番と
先立ってＭＩＳ型容量の下部電極領域（２８）とイオン
注入による抵抗領域（３０）を形成する工程と、ベース
領域〈３１）表面にエミッタ領域（３６）を形成するＮ
型不純物を選択的に拡散（デポジット）する工程と、Ｎ
型不純物をデポジットした後工ミッタ領域（３６）を直
ちに所定深さまで拡散（ドライブイン）することによっ
てＮＰＮ　トランジスタのｈＦｌｌをコントロールする
ことを特徴とする。

（＊）作用 本発明によれば、エミッタ拡散に先立ってオプションデ
バイスを組み込む為の熱処理を終了しておくので、エミ
ッタ領域（３６）のデポジットからドライブインまでの
間の余分な熱処理を一切排除することができる。

（へ）実施例 以下、本発明の一実施例を図面を参照しながら詳細に説
明する。

先ず第１図Ａに示す如く、Ｐ型のシリコン半導体基板（
２１）の表面にアンチモン（Ｓｂ）又はヒ素（Ａｓ）等
のＮ型不純物を選択的にドープすることによってＮ１型
埋込層（２２）を形成し、埋込Ｊ！（２２）を囲む基板
（２１）表面にはボロン（Ｂ）をドーシして上下分離の
下側拡散層（２３）を形成する。然る後、周知の気相成
長法によって基板（２１）全面に厚さ５〜１０μｍのＮ
型エピタキシャル層（２４）を積層する。

次に第１図Ｂに示す如く、エピタキシャル層（２４）表
面からボロン（Ｂ）を選択的に拡散し、エピタキシャル
層（２４）を接合分離することによって複数個のアイラ
ンド（２５）を形成する。　（２６）は上下分離の上側
拡散層、（２７）は酸化膜である。

と同時に、前記上側拡散層（２６）の拡散工程を利用し
てＭＩＳ型容量の下部電極となる下部電極領域（２８）
を形成する。本実施例によれば、工程を共通にできるの
で工程を簡略化できる。むろん、Ｐ′″型の拡散領域を
単独又はツェナーダイオードのアノード形成用工程等を
利用して形成しても良く、後のベース拡散工程の前でも
後でも良い。また、下部電極領域（２８）の拡散深さは
全く問わず、不純物濃度はＭＩＳ型容量のヒステリシス
の関係から高不純物濃度、例えばｉｏ’″ａｔｏｍｓ−
ｃｍ−”以上であることが望ましい。

次に第１図Ｃに示す如く、エピタキシャル泗（２４）表
面にポジ又はネガ型の１回目レジストパターン（２９）
を形成し、ドライ又はウェットエッチによってエピタキ
シャル層（２４）表面の酸化膜（２７〉を開孔する。そ
の後１回目レジストパターン（２９）を残存させ声状態
でエピタキシャル層（２４）表面からボロン（Ｂ）をイ
オン注入することにより、２つのアイランド（２５〉の
表面に同一の不純物濃度を有する抵抗領域（３０）とＮ
ＰＮ）ランジスタのベース領域（３１）を夫々形成する
。１回目のイオン注入は比抵抗を高くする側、即ち抵抗
領域（３０）の不純物濃度に合わせてボロン（Ｂ）のド
ーズ量と加速電圧を設定する。１回目でイオン注入した
不純物の熱処理（ドライブイン）はこの段階ではしない
。

次に第１図りに示す如く、１回目のレジストパターン（
２９）を除去又は残した状態でその表面にネガ型のフォ
トレジスト膜をスピンオン塗布し、２回目のレジストパ
ターン（３２）を形成する。２回目のレジストパターン
（３２）は１回目のレジストパターン（２９）より遮へ
い部分を小さくし、酸化膜（２７）パターンの開孔部分
を前回のパターンより拡大して開孔する。その為、２回
目のレジストパターン（３２）の開孔部分には前の工程
でイオン注入した領域の表面と１回目のレジストパター
ン（２９）又は酸化膜（２７）パターンのエツジ部分が
露出することになる。２回目のレジストパターン（３２
）の一部分（３３）は抵抗領域（３０）の両端を除く表
面を直接覆い、抵抗領域（３０）のコンタクト部分だけ
を露出する。

そして、エピタキシャルＪＷ（２４）表面から前回の工
程で形成した１回目レジストパターン（２９）又は酸化
膜（２７）パターンを再びマスクとして２回目のボロン
（Ｂ）のイオン注入を行う。ＮＰＮ）ランジスタのベー
ス領域（３１）にはボロン（Ｂ）が重ねてイオン注入さ
れるので、この段階で比抵抗を低くする側即ちベース領
域（３１）の不純物濃度を決めるように２回目イオン注
入のドーズ量が設定される。

また、ベース領域（３１）の不純物濃度は後で形成する
電極とのオーミックコンタクトが行えるような不純物濃
度とし、それ由抵抗領域（３０）の両端にも２回目のイ
オン注入をすることによってベース領域（３りと同一不
純物濃度を有する電極配設用のコンタクト領域（３４）
を形成する。コンタクト領域（３４）の間の抵抗領域（
３０）は２回目レジストパターン（３２）の一部分（３
３）で覆われているので２回目のボロン（Ｂ）がイオン
注入されない、その為、２回目レジストパターン（３２
）の一部分（３３）で覆われた部分の不純物濃度は１回
目のイオン注入により設定された不純物濃度がそのまま
残り、この領域がインプラ抵抗の抵抗値を実質的に決定
する領域となる。また、不純物濃度が低いので前述した
フンタクト領域（３４）が必要となる。その後１回目及
び２回目レジストパターン（２９）（３２）を除去し、
全体をＣＶＤの酸化膜（２７）で覆うと共に１回目と２
回目でイオン注入した不純物を一定深さにまで拡散する
熱処理を行うことにより所定深さのベース領域（３１）
を形成する。

尚、２回目のイオン注入の段階で１回目レジストパター
ン（２９）の有無は問わないが、残しておいた場合には
エツチング工程が１回省ける利点と酸化膜（２７）の膜
厚を薄くできる利点を看する。また、抵抗領域（３０）
とベース領域（３１）の形成は夫々単独工程で行っても
かまわない。さらに、ベース拡散と同時に下部電極領域
（２８）表面にもボロン（Ｂ）を拡散すれば、下部電極
領域（２８）の表面濃度を向上できる。

次に第１図Ｅに示す如く、エピタキシャル層（２４）表
面の酸化膜（２７）を選択的にエツチング除去して下部
電極領域（２８）表面の一部を露出させ、エピタキシャ
ル層（２４）全面に常圧ＣＶＤ法等の技術を用いて膜厚
数百〜手数盲人のシリコン窒化膜（Ｓｉ。

Ｎ、）を堆積させる。シリコン窒化膜はシリコン酸化膜
よりも高い誘電率を示すので、大容量を形成することが
可能である。そして、前記シリコン窒化膜表面に周知の
レジストパターンを形成し、ドライエッチ等の技術を利
用して前記露出した下部電極領域（２８）の表面を覆う
誘電体薄膜（３５）を形成する。その後、誘電体薄膜（
３５）を覆う様にＣＶＤ法による酸化膜（２７）を堆積
きせる。

次に第１１Ｆに示す如く、今度はＮＰＮ　トランジスタ
のベース領域（３１）表面とアイランド（２５）表面の
酸化膜（２７）を開孔しここの酸化膜（２７）をマスク
としてリン（Ｐ）をデポジットすることによりＮ＋型の
エミッタ領域（３６）とコレクタコンタクト領域（３７
）を形成する。然る後、酸化性又は非酸化性雰囲気内の
熱処理を加えることによってエミッタ領域（３６）を所
望深さまで拡散（ドライブイン）し、ＮＰＮ　トランジ
スタのｈｏをコントロールする。

次に第１図Ｇに示す如く、酸化膜（２７）上にネガ又は
ポジ型のフォトレジストによるレジストパターンを形成
し、ウェット又はドライエツチングによって誘電体薄膜
（３５）上の酸化膜（２７）を除去し、さらに酸化膜（
２７）の所望の部分に電気的接続の為のフンタクトホー
ルを開孔する。そして、基板（２１）全面に周知の蒸若
又はスパッタ技術によりアルミニウム層を形成し、この
アルミニウム層を再度バターニングすることによって所
望形状の電極（３８）と誘電体薄膜（３５）上の上部電
極（３９）を形成する。

斯上した本願の製造方法によれば、上下分離の上側拡散
！（２６）形成工程を利用してＭＩＳ型容量の下部電極
領域（２８）を形成するので、誘電体薄膜（３５）の形
成をエミッタ拡散に先立って行うことができる。また、
イオン注入による抵抗領域（３０）の形成もエミッタ拡
散に先立って行うことができる。その為、エミッタ領域
（３６）形成用のリン（Ｐ）のデポジットからリン（Ｐ
）のドライブインの間にオプションデバイスを組み込む
為の熱処理を配置する必要が無く、デポジットによって
リン（Ｐ）が初期拡散きれた状態から即ＮＰＮ）ランジ
スタのｈ□コントロールの為の熱処理へと移行できるの
で、ＮＰＮトランジスタのり。のばらつきを大幅に抑制
することができる。また、オプションデバイスを組み込
む組み込まないにかかわらずエミッタ領域（３６）の熱
処理条件を一本化できるので、機種別の工程管理が極め
て容易になる。

そして上記実施例によれば、下部電極領域（２８）の形
成に単独工程を用いること無く、さらにベース領域（３
１）と抵抗領域（３０）のフォトエツチング工程が１回
で済むので、工程を簡素化できる。

ところで、本願のＭＩＳ型容量の下部電極領域（２８）
は様々な実施態様をとる。第２図は本願の第２の実施例
を示し、上下分離では無く通常分離方式のＩＣに適用し
た例を示す。同図から明らかな如く、分離領域（４０）
の形成と同時にＭＩＳ型容量の下部電極領域（２８）を
形成し、下部電極領域（２８）の底面を全て埋込層（２
２）に衝突させることによってＭＩＳ型容量の下部電極
を基板（２１）の接地電位から分離した構造を有する。

さらに第３図は本願の第３の実施例を示し、ＮＰＮトラ
ンジスタのＶＣＩＩ（ｓａｔ）低減を目的としたＮ＋型
のコレクタ低抵抗領域（４１）を具備するＩＣに適用し
た例を示す、同図から明らかな如く、コレクタ低抵抗領
域（４１）の形成と同時にＭＩＳ型容量の下部電極領域
（２８）を形成する。上記第２．第３の実施例は共に単
独工程を用いないので、効率良く組み込むことが可能で
あるが、許せるならば単独工程を用いてもかまわないこ
とは言うまでも無い。

（ト）発明の詳細 な説明した如く、本発明によればＭＩＳ型容量とイオン
注入による抵抗素子を組み込んだことによるＮＰＮトラ
ンジスタのｈ□コントロールの難しきを解消できる半導
体集積回路の製造方法を提供できる利点を有する。また
、エミッタ領域（３６）の熱処理条件を一本化できるの
で、機種別の工程管理を簡略化でき、さらには異る機種
のウェハーを同時に熱処理するといった多機種少量生産
が可能になる利点をも有する。

そして本願の実施例によれば、下部電極形成に単独工程
を必要とせず且つベース領域（３１）と抵抗領域（３６
）のエツチングを共通にできるので、製造工程を極めて
簡略化できる利点を有する。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｇは本発明を説明する為の断面図、
第２図及び第３図は夫々本発明の第２及び第３の実施例
を説明する為の断面図、第４図は従来例を説明する為の
断面図である。 （２１）はＰ型基板、　（２８）はＭＩＳ型容量の下部
電極領域、　（３０）は抵抗領域、　（３１）はＮＰＮ
トランジスタのベース領域、（３５）はＭＩＳ型容量の
誘電体薄膜、（３６）はＮＰＮトランジスタのエミッタ
領域である。

Claims (1)

【特許請求の範囲】
1. （１）一導電型の半導体基板の所望の領域に逆導電型の
   埋込層を形成する工程、 前記基板の上に逆導電型のエピタキシャル層を形成する
   工程、 前記エピタキシャル層を分離して複数個のアイランドを
   形成する工程、 １つのアイランド表面にＭＩＳ型容量の下部電極となる
   一導電型又は逆導電型の下部電極領域を形成する工程、 他の２つのアイランド表面にイオン注入法による一導電
   型の抵抗領域とこの抵抗領域よりも高不純物濃度を有す
   る一導電型の縦型バイポーラトランジスタのベース領域
   を夫々形成する工程、前記下部電極領域表面の一部の領
   域を露出し、その表面に前記ＭＩＳ型容量の誘電体薄膜
   を堆積して形成する工程、 前記誘電体薄膜を形成した後、逆導電型の不純物を選択
   的に拡散することによって前記縦型バイポーラトランジ
   スタの逆導電型のエミッタ領域を所定深さにまで拡散す
   る工程、 全面に導電体膜を形成し、前記誘電体薄膜の上に前記Ｍ
   ＩＳ型容量の上部電極を、各領域表面の所望の部分には
   各領域とオーミックコンタクトする電極を夫々配設する
   工程とを具備することを特徴とする半導体集積回路の製
   造方法。