JPH01171263A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はＮＰＮトランジスタのり。制御を容易ならしめ
た、イオン注入による抵抗素子を組み込んだ半導体集積
回路の製造方法に関する。

（０）従来の技術 バイポーラ型ＩＣは、フレフタとなる半導体層表面にベ
ース・エミッタを２重拡散して形成した縦型のＮＰＮト
ランジスタを主体として構成されている。その為、前記
ＮＰ？ｌランジスタを製造するベース及びエミッタ拡散
工程は必要不可決の工程であり、コレクタ直列抵抗を低
減する為の高濃度埋込層形成工程やエピタキシャル層成
長工程、各素子を接合分離する為の分離領域形成工程や
電気的接続の為の電極形成工程等と並んでバイポーラ型
ＩＣを製造するのに欠かせない工程（基本工程）である
。

一方、回路的な要求から他の素子、例えばＰＮＰトラン
ジスタ、抵抗、容量、ツェナーダイオード等を同一基板
上に組み込みたい要求がある。この場合、工程の簡素化
という点から可能な限り前記基本工程を流用した方が好
ましいことは言うまでもない。しかしながら、前記ベー
ス及びエミッタ拡散工程はＮＰＮトランジスタの特性を
最重要視して諸条件が設定される為、前記基本工程だけ
では集積化が困難な場合が多い。そこで、基本的なＮＰ
Ｎ　トランジスタの形成を目的とせず、他の素子を組み
込む為もしくは他素子の特性を向上することを目的とし
て新規な工程を追加することがある。例えば前記エミッ
タ拡散によるカソード領域とでツェナーダイオードのツ
ェナー電圧を制御するアノード領域を形成する為のＰ＋
拡散工程、ベース領域とは比抵抗が異る抵抗領域を形成
する為のＲ拡散工程やインプラ抵抗形成工程、ＭＯＳ型
よりも大きな容量が得られる窒化膜容量を形成する為の
窒化膜形成工程、ＮＰＮ）−ランジスタのコレクタ直列
抵抗を更に低減する為の５レクタ低抵抗領域形成工程等
がそれであり、全てバイポーラＩＣの用途や目的及びコ
スト的な面から検討して追加するか否かが決定される工
程（オブション工程）である。

上記オブション工程を利用して形成したインプラ抵抗を
第３図に示す。同図において、（１）はＰ型半導体基板
、（２）はＮ＋型埋込層、（３）はＮ型エピタキシャル
層、（４）はＰ＋型分離領域、（５）はアイランド、（
６〉はＮＰＮトランジスタのＰ型ベース領域、（７）及
び（８）はＮＰＮトランジスタのＮ１型エミッタ領域及
びコレクタコンタクト領域、（９）はイオン注入による
高比抵抗の抵抗領域、（１０〉はベース拡散で形成した
コンタクト領域である。

そして、第３図のインプラ抵抗は例えば特公昭５７−２
１８２号公報に記載されている如く、エミッタ拡散の後
で形成していた。

（ハ）発明が解決しようとする問題点 しかしながら、エミッタ領域（７）形成後に抵抗領域（
９）を形成すると、ＮＰＮトランジスタのｈＦＩ！（電
流増幅率）をコントロールする熱処理は抵抗領域（９）
形成後に行わなければならない。すると、抵抗領域（９
）用のフォトエツチングの前に行う数百°Ｃの熱処理が
エミッタ領域（７）を拡散させる為、ＮＰＮトランジス
タのり１．のばらつきが大きく、そのコントロールが難
しい欠点があった。

また、インプラ抵抗を追加したか否かでエミッタ領域（
７）の熱処理条件を変える必要がある為、機種別の工程
管理が必要であり、管理の共通化ができない欠点があっ
た。

（ニ）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、分離領域形成に
利用した酸化膜を除去した後エピタキシャルｆｆ１（２
３）表面に新たに薄い酸化膜（２７）を形成する工程と
、この酸化膜（２７）を貫通してボロン（Ｂ）をイオン
注入することにより抵抗領域（２９）とＮＰＮトランジ
スタのベース領域（３０）を形成する工程と、ＮＰＮト
ランジスタのエミッタ領域（３５）形成用のリン（Ｐ）
を選択的に拡散し、直ちにＮＰＮ　トランジスタのｈ□
コントロールの為の熱処理工程を行うことを特徴とする
。

（＊）作用 本発明によれば、イオン注入による抵抗領域（９〉を形
成した後にＮＰＮ）ランジスタのエミッタ拡散を行うの
で、エミッタ領域（３５）形成以後の余分な熱処理を排
除することができる。また、新たな薄い酸化膜（２７）
を使用してイオン注入を行うので、抵抗領域（９）及び
ベース領域（３０）表面のデプリートが殆ど無く、両者
を高精度に制御することができる。

くべ）実施例 以下、本発明の一実施例を図面を参照しながら詳細に説
明する。

先ず第１図Ａに示す如く、Ｐ型のシリコン半導体基板（
２１）の表面にアンチモン（Ｓｂ）又はヒ素（Ａｓ）等
のＮ型不純物を選択的にドープすることによってＮ＋型
埋込層（２２〉を形成し、周知の気相成長法によって基
板（２１）全面に厚さ５〜１０μｍのＮ型工ピタキシャ
ル層（２４）を積層する。

次に第１図Ｂに示す如く、エピタキシャル層（２３）表
面からボロン（Ｂ）を選択的に拡散することによって、
埋込層（２２）を夫々取囲むようにエピタキシャル層（
２３）を貫通するＰ＋型の分離領域（２４）を形成する
。分離領域（２４）で囲まれたエピタキシャルＭ（２３
＞が夫々の回路素子を形成する為のアイランド（２５）
となる。本工程のボロン（Ｂ）のドライブインは酸化性
雰囲気内で行う為、エピタキシャル層（２３）表面には
膜厚５ｏｏｏ〜５ｏｏｏ人の厚い酸化膜（２６〉が形成
される。

次に第１図Ｃに示す如く、前記厚い酸化膜（２６）を１
０％ＨＦ溶液等によって完全に除去し、エピタキシャル
層（２３）表面を露出する。その後再度熱酸化を行い、
エピタキシャル層（２３）表面に膜厚が数百〜１０００
人程度の新たな薄い酸化膜（２７）を形成する。エピタ
キシャル層（２３〉表面にはボロン（Ｂ）のデポジット
時に形成された段差が残っているので、薄い酸化膜（２
７）表面にも前記段差が表れる。その為、以後のマスク
合せを行うことができる。

次に第１図りに示す如く、エピタキシャル層（２３）表
面の酸化膜（２７）上にポジ又はネガ型のフォトレジス
トをスピンオン塗布・露光し、現像することによって所
望形状の１回目レジストパターン（２８）を形成する。

その後レジストパターン（２８〉をマスクとしてボロン
（Ｂ）を選択的に酸化膜（２７）を貫通させてイオン注
入し、２つのアイランド（２５）表面に同一不純物濃度
を有する２つのイオン注入領域を形成する。（２９）が
抵抗領域、（３０）がＮＰＮ　トランジスタのベース領
域となり、この段階のボロン（Ｂ）のドーズ量はインプ
ラ抵抗に求める比抵抗に応じて設定きれる。また、この
段階でのボロン（Ｂ）のドライブインはまだ行わない。

次に第１図Ｅに示す如く、１回目のレジストパターン（
２８）上にネガ型レジストを塗布し、現像・露光するこ
とによって２回目のレジストパターン（３１）を形成す
る。２回目レジストパターン（３１）は１回目のレジス
トパターン（２８）より遮へい部分を小さく形成する。

その為、２回目のレジストパターン（３１）の開孔部分
には酸化膜（２７〉の表面と１回目レジストパターン（
２８）のエツジ部分が露出することになる。２回目のレ
ジストパターン（３１〉の一部分（３２〉は抵抗領域（
２９〉の両端を除く酸化膜（２７〉表面を直接覆い、抵
抗領域（２９）のコンタクト部分だけを露出する。

そして、エピタキシャル層（２３〉表面から前回の工程
で形成した１回目のレジストパターン（２８）を再びマ
スクとしてボロン（Ｂ）を酸化膜（２７）を貫通させて
イオン注入する。ＮＰＮトランジスタのベース領域（３
０）にはボロン（Ｂ）が重ねてイオン注入されるので、
この段階でベース領域（３０）の不純物濃度を決めるよ
うに２回目のイオン注入のドーズ量が決定きれる。同時
に、抵抗領域（２９）の両端にもベース領域（３０）と
同じ不純物濃度を有する電極配設用のコンタクト領域（
３３）が形成される。コンタクト領域（３３）の間の抵
抗領域（２９）は２回目レジストパターン（３１）の一
部分（３２〉で覆われているので、２回目のボロン（Ｂ
）がイオン注入されない。その為、２回目レジストパタ
ーン（３１）の一部分（３２）で覆われた部分の不純物
濃度は１回目のイオン注入により設定された不純物濃度
がそのまま残り、この領域がインプラ抵抗の抵抗値を実
質的に決定する領域となる。

次に第１図Ｅに示す如く、１回目及び２回目のレジスト
パターン（２８）（３１）を除去して酸化膜（２７）表
面を露出し、その上に常圧ＣＶＤ法等の技術によって膜
厚数千人のＣＶＤ酸化膜（３４）を堆積して形成する。

その後、非酸化性の雰囲気内で基板（２１）全体に１０
００℃程度の熱処理を加えることによりベース領域（３
０）を所定の深さまで拡散する。

この熱処理で前記ＣＶＤ酸化膜のアニールも行う。抵抗
領域り２９）は濃度差があるので、ベース領域（３０）
よりは浅く形成される。本工程は非酸化性の処理である
点と、前記ＣＶＤによる酸化膜形成時にエピタキシャル
層（２３）表面が薄い酸化膜（２７）で覆われているの
で、ベース領域（３０）と抵抗領域（２９）表面の不純
物のデプリートが殆ど無い。その為、ベース領域（３０
）の不純物濃度と深さを高精度に制御性良く形成できる
と共に、イオン注入法を利用した抵抗素子の高い精度を
損うことが無い。

また、非酸化性雰囲気内での熱処理が可能なので、エピ
タキシャル層（２３）表面に結晶欠陥を発生許せない。

次に第１図Ｆに示す如く、ＮＰＮ）ランジスタのベース
領域（３０）表面とアイランド（２５）表面の酸化膜（
３４）を開孔し、この酸化膜（３４）をマスクとしてリ
ン（Ｐ）をデポジットし、リングラス（ＰＳＧ）膜を除
去する。その後全面にノンドープ又はリンドープの酸化
膜（３４）を堆積し、基板（２１）全体に熱処理を加え
ることによってリン（Ｐ）をドライブインし、ＮＰＮト
ランジスタのエミッタ領域（３５）とコレクタコンタク
ト領域（３６）を形成する。本工程のドライブインによ
ってＮＰＮ　トランジスタのｈ□（電流増幅率）をコン
トロールする。

次に第１図Ｇに示す如く、酸化膜（３４）の所定部分を
エツチング開孔してコンタクトホールを形成した後、エ
ピタキシャル層（２３）全面に周知の蒸着又はスパッタ
技術によりアルミニウム層を形成し、このアルミニウム
層をバターニングすることによって各領域上に電極（３
７）を配設する。

上述した製法により形成したインプラ抵抗の平面図は第
２図の如くになる。同図において、（２５〉はアイラン
ド、（２９）は抵抗領域、（３３）はコンタクト領域、
（３８）はコントクトホール、そして（３２）は第１図
Ｅにおける２回目レジストパターン（３１）の一部分の
形状を示す。抵抗領域（２９）の線幅とコンタクト領域
（３３）の大きさは第１図りの１回目のレジストパター
ン（２８）によって既に決定されるので、このインプラ
抵抗の抵抗値はコンタクト領域（３３）間の距離では無
く２回目レジストパターン（３１）の一部分（３２）が
覆う抵抗領域（２９）の長さで決まる。その為、本実施
例ではコンタクト孔（３８）の大きさを抵抗領域（２９
）の線幅以下とすることによってコンタクト領域（３３
）の不純物濃度の変化による抵抗値の変動が最も少い構
造とし、この構造とすることにより２回目レジストパタ
ーン（３１）の一部分（３２）の側端部（３９）をコン
タクト領域（３３）の側端部（４０）と一致させである
。その為、インプラ抵抗の占有面積を最も／ｈさくでき
ると共に、マスクずれによる抵抗値の変動を殆ど無視で
きる。

斯上した本願の製造方法によれば、エミッタ領域（３５
）形成の前にイオン注入による抵抗領域（２９）の形成
を行うので、エミッタ領域（３５）形成用のリン（Ｐ）
をデポジットした後余分な熱処理を配置すること無く直
ちにＮＰＮトランジスタのｈ□コントロールの為のドラ
イブインへ移行することができる。その為、ＮＰＮトラ
ンジスタのｈ□（電流増幅率）のばらつきが少く、イン
プラ抵抗を組み込んだことによるｈ□コントロールの難
しさを解消できる。また、インプラ抵抗を組み込む組み
込まないにかかわらずエミッタ領域（３５）の熱処理条
件を一本化できるので、機種別の工程管理が容易になる
。

そして更に本発明の製造方法によれば、分離領域（２４
）形成時に生成される厚い酸化膜（２６）を除去した後
に改めて薄い酸化膜（２７）を付は直すので、この薄い
酸化膜（２７）を貫通させてイオン注入を行うことがで
きる。その為、厚い酸化膜（２６）を高精度にエツチン
グ開孔する為のＲＩＥ装置等の高価な機器を使用せずに
済み、きらにエピタキシャル層（２３）表面の結晶欠陥
を防止できる。

また、ＣＶＤによる酸化膜（３４）形成時に前記薄い酸
化膜（２７）がエピタキシャル層（２３）表面、を覆う
ので、ベース領域（３０）及び抵抗領域（２９〉表面の
不純物のデプリートが殆ど無い。その為、イオン注入に
よる精度を損うこと無く高比抵抗の抵抗素子を作り込む
ことが可能であると共にベース領域（３０）をも高精度
に制御することができる。さらに表面濃度の低下が無い
ので、ベース領域（３０）の不純物濃度を２００〜４０
０Ω／口と比較的低く設定することによりり。のばらつ
きを更に抑えることも可能である。

（ト）発明の詳細 な説明した如く、本発明によればエミッタ領域（３５）
のデポジット工程以後直ちにＮＰＮトランジスタのｈ□
コントロールの為の熱処理工程に移行できるので、イン
プラ抵抗をオプションデバイスとして追加したことによ
るＮＰＮ　トランジスタのｈＦＥのばらつきが殆ど無い
、そのコントロールが極めて容易な半導体集積回路の製
造方法を提供できる利点を有する。また、エミッタ領域
（３５）の熱処理条件を一本化できるので、機種別の工
程管理を簡略化でき、さらには異る機種のウェハーを同
一拡散炉内で熱処理するといった多機種少量生産が可能
になる利点をも有する。

そして本発明によれば、改めて形成した薄い酸化膜（２
７）を利用して工程を進めるので、製造を容易にし且つ
抵抗領域（２９）とベース領域（３０）表面のデプリー
トを抑えることによって一層り、アの制御を容易ならし
める利点をも有する。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｈは夫々本発明を説明する為の断面
図、第２図は本発明を説明する為の平面図、第３図は従
来例を説明する為の断面図である。 （２１）はＰ型半導体基板、　（２７）は薄い酸化膜、
（２９〉は抵抗領域、　（３０〉はＮＰＮ　トランジス
タのベース領域、（３３）はインプラ抵抗のコンタクト
領域、（３５）はＮＰＮ　トランジスタのエミッタ領域
である。

Claims (1)

【特許請求の範囲】
1. （１）一導電型半導体基板の所望の領域に逆導電型の埋
   込層を形成する工程、 前記基板の上に逆導電型のエピタキシャル層を形成する
   工程、 前記エピタキシャル層を分離して複数個のアイランドを
   形成する工程、 前記エピタキシャル層表面の酸化膜を除去して前記エピ
   タキシャル層表面を露出し、改めて前記エピタキシャル
   層表面に酸化膜を形成する工程、１つのアイランド表面
   にエミッタ拡散に先立って抵抗領域を形成する一導電型
   の不純物を前記酸化膜を貫通させてイオン注入し、他の
   アイランドに縦型バイポーラトランジスタのベース領域
   を形成する一導電型の不純物を導入する工程、 前記基板全体に熱処理を加えることによって前記ベース
   領域を所定深さまで拡散する工程、前記エピタキシャル
   層表面から逆導電型の不純物を選択的に拡散し、所定の
   熱処理を加えることによって前記縦型バイポーラトラン
   ジスタのエミッタ領域を所定の深さに形成する工程とを
   具備することを特徴とする半導体集積回路の製造方法。