JPH01133343A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はイオン注入法による抵抗素子を組み込んだ半導
体集積回路の、ＮＰＮトランジスタのｈ■制御を容易な
らしめた製造方法に関する。

（ロ）従来の技術 バイポーラ型ＩＣは、コレクタとなる半導体層表面にベ
ース・エミッタを２重拡散して形成した縦型のＮＰＮ）
ランジスタを主体として構成されている。その為、前記
ＮＰＮトランジスタを製造するベース及びエミッタ拡散
工程は必要不可欠の工程であり、コレクタ直列抵抗を低
減する為の高濃度埋込層形成工程やエピタキシャル層成
長工程、各素子を接合分離する為の分離領域形成工程や
電気的接続の為の電極形成工程等と並んでバイポーラ型
ＩＣを製造するのに欠かせない工程（基本工程）である
。

一方、回路的な要求から他の素子、例えばＰＮＰトラン
ジスタ、抵抗、容量、ツェナーダイオード等を同一基板
上に組み込みたい要求がある。この場合、工程の簡素化
という点から可能な限り前記基本工程を流用した方が好
ましいことは言うまでもない。しかしながら、前記ベー
ス及びエミッタ拡散工程はＮＰＮトランジスタの特性を
最重要視して諸条件が設定される為、前記基本工程だけ
では集積化が困難な場合が多い。そこで、基本的なＮＰ
Ｎ　トランジスタの形成を目的とせず、他の素子を組み
込む為もしくは他素子の特性を向上することを目的とし
て新規な工程を追加することがある。例えば前記エミッ
タ拡散によるカソード領域とでツェナーダイオードのツ
ェナー電圧を制御するアノード領域を形成する為のＰ＋
拡散工程、ベース領域とは比抵抗が異る抵抗領域を形成
する為のＲ拡散工程やインプラ抵抗形成工程、ＭＯＳ型
よりも大きな容量が得られる窒化膜容量を形成する為の
窒化膜形成工程、ＮＰＮトランジスタのコレクタ直列抵
抗を更に低減する為のフレフタ低抵抗領域形成工程等が
それであり、全てバイポーラＩＣの用途や目的及びコス
ト的な面から検討して追加するか否かが決定きれる工程
（オブション工程）である。

上記オブション工程を利用して形成したインプラ抵抗を
第３図に示す。同図において、（１）はＰ型半導体基板
、（２）はＮゝ型埋込層、（３）はＮ型エピタキシャル
層、（４）はＰ“型分離領域、（５）はアイランド、（
６）はＮＰＮトランジスタのＰ型ベース領域、（７）及
び（８）はＮＰＮトランジスタのＮ“型エミッタ領域及
びコレクタコンタクト領域、（９）はイオン注入による
抵抗領域、（１０）はベース拡散で形成したコンタクト
領域である。

そして、第３図のインプラ抵抗は例えば特公昭５７−２
１８２号公報に記載されている如く、エミッタ拡散の後
で形成していた。

（ハ）発明が解決しようとする問題点 しかしながら、エミッタ領域（７）形成後に抵抗領域（
９）を形成すると、ＮＰＮ）ランジスタのｈｔｍ（電流
増幅率）をコントロールする熱処理は抵抗領域（９）形
成後に行わなければならない。すると、抵抗領域（９）
のフォトエツチングの前に行う数百°Ｃの熱処理がエミ
ッタ領域（７）を拡散させる為、ＮＰＮトランジスタの
ｈ□のばらつきが太きく、そのコントロールが難しい欠
点があった。

また、インプラ抵抗を追加したか否かでエミッタ領域（
７）の熱処理条件を変える必要がある為、機種別の工程
管理が必要であり、管理の共通化ができない欠点があっ
た。

（ニ）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、１回目のレジス
トパターン（２７）を利用して抵抗領域（２８）とＮＰ
Ｎ　トランジスタのベース領域（２９）を形成するポロ
ン（Ｂ）をイオン注入する工程と、２回目のレジストパ
ターン（２７）を形成し前記１回目レジストパターン（
２７）を利用してＮＰＮ　トランジスタのベース領域（
２９）に再度ボロン（Ｂ）をイオン注入する工程と、Ｎ
型不純物を選択拡散してエミッタ領域（３３）を形成し
た後直ちにＮＰＮ）−ランジスタのｈ□コントロールの
為の熱処理を行うことを特徴とする。

（＊）作用 本発明によれば、イオン注入による抵抗領域（２８）を
形成した後にＮＰＮ　トランジスタのエミツタ拡散を行
うので、エミッタ領域（３３）形成以後の余分な熱処理
を除去することができる。

また、１回目レジストパターン（２７〉をそのまま利用
して２回目のイオン注入を行うので、フォトエツチング
工程の簡略化が図れると共に、ベース領域（２９〉をも
高精度の制御が可能になる。

（へ）実施例 以下、本発明の一実施例を図面を参照しながら詳細に説
明する。

先ず第１図Ａに示す如く、Ｐ型のシリコン半導体基板（
２１）の表面にアンチモン（ｓｂ）又はヒ素（Ａｓ）等
のＮ型不純物を選択的にドープしてＮ１型埋込層（２２
）を形成し、基板（２１）全面に厚さ５〜１０μのＮ型
のエピタキシャル層（２３）を精届する。

次に第１図Ｂに示す如く、エピタキシャル層（２３）表
面からボロン（Ｂ）を選択的に拡散することによって、
埋込ｆｉ（２２）を夫々取囲むようにエピタキシャル層
（２３）を貫通するＰ１型の分離領域（２４）を形成す
る。分離領域（２４）で囲まれたエピタキシャル層（２
３）が夫々の回路素子を形成する為のアイランド（２５
）となる。

次に第１図Ｃに示す如く、熱酸化を行ってエピタキシャ
ル層（２３）全面に酸化膜（２６）を形成し、スピンオ
ン塗布によって酸化膜（２６）上にポジ型のフォトレジ
ストを塗布、続いて反射型投影方式又は縮小投影露光方
式等の１μｍ以下の重ね合せ精度を有する露光装置を用
いて所望形状のパターンを焼付け、現像することによっ
て１回目のレジストパターン（２７）を形成する。

次に第１図りに示す如く、リアクティブ・イオン・エツ
チング等のドライエツチングで酸化膜（２６）を異方性
エツチングすることにより１回目レジストパターン（２
７）に対応する酸化膜（２６）パターンを形成し、その
後１回目レジストパターン（２７〉を除去又は残存させ
た状態でエピタキシャル層（２３）表面から１回目のボ
ロン（Ｂ）のイオン注入を行うことにより２つのアイラ
ンド（２５）表面に同一の不純物濃度を有する抵抗領域
（２８）とＮＰＮトランジスタのベース領域（２９）を
夫々形成する。１回目のイオン注入は比抵抗を高くする
側の抵抗領域（２８）の不純物濃度に合わせてボロン（
Ｂ）のドーズ量と加速電圧が選択される。

次に第１図Ｅに示す如く、１回目のレジストパターン（
２７）を除去又は残した状態でその表面にネガ型のフォ
トレジスト膜をスピンオン塗布し、今度はプロキシミテ
ィ露光方式や投影露光方式によって所望形状のパターン
を焼付け、現像することによって２回目のレジストパタ
ーン（３０）を形成する。２回目のレジストパターン（
３０）は１回目のレジストパターン（２７）より遮へい
部分を小さくし、酸化膜（２６）パターンの開孔部分を
前回のパターンより拡大して開孔する。その為、２回目
のレジストパターン（３０）の開孔部分には前の工程で
イオン注入した領域の表面と１回目レジストパターン（
２７）又は酸化膜（２６）パターンのエツジ部分が露出
することになる。２回目のレジストパターン（３０）の
一部分（３１）は抵抗領域（２８）の両端を除く表面を
直接覆い、抵抗領域（２８）のコンタクト部分だけを露
出する。

次に第１図Ｆに示す如く、エピタキシャル層（２３）表
面から前回の工程で形成した１回目レジストパターン（
２７）又は酸化膜（２６）パターンを再びマスクとして
２回目のボロン（Ｂ）のイオン注入を行う、ＮＰＮトラ
ンジスタのベース領域（２９）にはボロン（Ｂ）が重ね
てイオン注入されるので、この段階で比抵抗を低くする
側即ちベース領域（２９）の不純物濃度を決めるように
２回目イオン注入のドーズ量が設定される。また、ベー
ス領域（２９）の不純物濃度は後で形成する電極とのオ
ーミックコンタクトが行えるような不純物濃度とし、そ
れ由抵抗領域（２８）の両端にも２回目のイオン注入を
することによってベース領域（２９）と同一不純物濃度
を有する電極配設用のコンタクト領域（３２）を形成す
る。フンタクト領域（３２）の間の抵抗領域（２８）は
２回目レジストパターン（３０）の一部分（３１）で覆
われているので２回目のボロン（Ｂ）がイオン注入され
ない、その為、２回目レジストパターン（３０）の−部
分（３１）で覆われた部分の不純物濃度は１回目のイオ
ン注入により設定された不純物濃度がそのまま残り、こ
の領域がインプラ抵抗の抵抗値を実質的に決定する領域
となる。また、不純物濃度が低いので前述したコンタク
ト領域（３２）が必要となる。その後１回目及び２回目
レジストパターン（２７）（３０）を除去し、全体をＣ
ＶＤ（７）酸化膜（２６）テ覆うと共にベース領域（２
９）を一定深さにまで拡散する熱処理を行う。

尚、２回目のイオン注入の段階で１回目レジストパター
ン（２７）の有無は問わないが、残しておいた場合には
エツチング工程が１回省ける利点と酸化膜（２６）の膜
厚を薄くできる利点を有する。

次に第１図Ｇに示す如く、ＮＰＮトランジスタのベース
領域（２９）表面とアイランド（２５）表面の酸化膜（
２６）を開孔し、この酸化膜（２６）をマスクとしてリ
ン（Ｐ）をデポジットし、グラス膜を除去した後直ちに
酸化性又は非酸化性雰囲気内の熱処理を加え、リン（Ｐ
）をドライブインすることによってＮＰＮ）ランジスタ
のエミッタ領域（３３）とフレフタコンタクト領域（３
４）を形成する。本工程のドライブインでＮＰＮトラン
ジスタのｈ□（電流増幅率）をコントロールする。

次に第１図Ｈに示す如く、酸化膜（２６）の所定部分を
エツチング開孔してコンタクトホールを形成した後、エ
ピタキシャル層（２３）全面に周知の蒸若又はスパッタ
技術によりアルミニウム層を形成し、このアルミニウム
層をパターニングすることによって各領域上に電極（３
５）を配設する。

上述した製法により形成したインプラ抵抗の平面図は第
２図の如くになる。同図において、（２５）はアイラン
ド、（２８）は抵抗領域、（３２）はコンタクト領域、
（３６）はフンタクトホール、そして（３１）は第１図
Ｅにおける２回目レジストパターン（３０）の一部分の
形状を示す。抵抗領域（２８）の線幅とコンタクト領域
（３２）の大きさは第１図Ｃの１回目のレジストパター
ン（２７）によって既に決定されるので、このインプラ
抵抗の抵抗値はコンタクト領域（３２）間の距離では無
く２回目レジストパターン（３０）の一部分（３１）が
覆う抵抗領域（２８）の長さで決まる。その為、本実施
例ではコンタクト孔（３６）の大きさを抵抗領域（２８
）の線幅以下とすることによってコンタクト領域（３２
）の不純物濃度の変化による抵抗値の変動が最も少い構
造とし、この構造とすることにより２回目レジストパタ
ーン（３０）の一部分（３１）の側端部（３７）をコン
タクト領域（３２）の側端部（３８）と一致させである
。その為、インプラ抵抗の占有面積を最も小さくでき、
マスクずれによる抵抗値の変動を僅ど無視できると共に
、ベース領域（２９）をインプラ抵抗と同じ高精度で製
造することができる。

斯上した本願の製造方法によれば、エミッタ領域（３３
）形成の前にイオン注入による抵抗領域（２８）の形成
を行うので、エミッタ領域（３３）形成用のリン（Ｐ）
をデポジットした後余分な熱処理を配置すること無く直
ちにＮＰＮトランジスタのｈｔｌコントロールの為のド
ライブインへ移行することができる。その為、ＮＰＮト
ランジスタのり、８（電流増幅率）のばらつきが少く、
インプラ抵抗を組み込んだことによるｈ□コントロール
の難しさを解消できる。また、インプラ抵抗を組み込む
組み込まないにかかわらずエミッタ領域（３３）の熱処
理条件を一本化できるので、機種別の工程管理が容易に
なる。

そして更に、本願はベース領域（２９）をもイオン注入
で形成し、抵抗領域（２８）と同じフォトエツチング精
度で形成できるので極めて制御性に優れる。しかも、抵
抗領域（２８）とベース領域（２９）を同時形成するの
で工程の簡略化が図れ、高精度の工程示１度で済む。

（ト）発明の詳細 な説明した如く、本発明によればインプラ抵抗をオプシ
ョンデバイスとして追加したことによるＮＰＮトランジ
スタのり、のばらつきが僅ど無い、ＮＰＮトランジスタ
のり。のコントロールが極めて容易な半導体集積回路の
製造方法を提供できる利点を有する。また、エミッタ領
域（３３）の熱処理条件を一本化できるので、機種別の
工程管理を簡略化でき、さらには異る機種のウェハーを
同一拡散炉内で熱処理するといった多機種少量生産が可
能になる利点をも有する。

そして更に、本願によれば抵抗領域（２８）とベース領
域（２９）を同時形成するので工程の簡略化が図れると
共に、ベース領域（２９）をも抵抗領域（２８）と同じ
高精度で形成でき、しかも高精度のフォトエツチングは
１度で済む利点を有する。その為、前記エミッタ領域（
３３）の制御性の良さとベース領域（２９）の制御性の
良さとによってより一層ＮＰＮトランジスタの制御性に
優れた半導体装置の製造方法を提供できる利点を有する
。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｈは夫々本発明を説明する為の断面
図、第２図は本発明を説明する為の平面図、第３図は従
来例を説明する為の断面図である。 （２１）はＰ型半導体基板、　（２７）は１回目レジス
トパターン、　（２８）は抵抗領域、　（２９）はベー
ス領域、　（３０）は２回目レジストパターン、　（３
３）はエミッタ領域である。

Claims (1)

【特許請求の範囲】
1. （１）一導電型半導体基板の所望の領域に逆導電型の埋
   込層を形成する工程、 前記基板の上に逆導電型のエピタキシャル層を形成する
   工程、 前記エピタキシャル層を分離して複数個のアイランドを
   形成する工程、 前記エピタキシャル層の表面の絶縁膜上にレジスト膜を
   形成し、前記アイランド上に開孔部を有する１回目のレ
   ジストパターンを形成する工程、前記１回目レジストパ
   ターンを利用して前記絶縁膜を選択的にドライエッチン
   グすることにより絶縁膜パターンを形成し、前記１回目
   レジストパターンをマスクとして一導電型の不純物をイ
   オン注入することにより同一不純物濃度を有する縦型バ
   イポーラトランジスタのベース領域と抵抗領域を形成す
   る工程、 全面にフォトレジスト膜を形成し、一方の抵抗領域の表
   面にはその全部又は主要部分を覆うようなレジストパタ
   ーンを他方の抵抗領域の表面にはその全部を露出し且つ
   前記１回目レジストパターンのエッジ部分をも露出する
   ような開孔部を拡大したレジストパターンを有する２回
   目のレジストパターンを形成し、このパターンを利用し
   て選択的に一導電型の不純物をイオン注入することによ
   り前記縦型バイポーラトランジスタのベース領域の不純
   物濃度を前記抵抗領域のものより増大させる工程、 前記ベース領域を所定の深さに拡散する工程、前記エピ
   タキシャル層表面から逆導電型の不純物を選択的に拡散
   することによって前記縦型バイポーラトランジスタのエ
   ミッタ領域を形成し、熱処理することによって前記縦型
   バイポーラトランジスタのｈ＿Ｆ＿Ｒを所定の値にコン
   トロールする工程とを具備することを特徴とする半導体
   集積回路の製造方法。