JPH01161764A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ〉産業上の利用分野 本発明はＮＰＮトランジスタのｈ□制御を容易ならしめ
た、イオン注入による抵抗素子を組み込んだ半導体集積
回路の製造方法に関する。

（ロ）従来の技術 バイポーラ型ＩＣは、コレクタとなる半導体層表面にベ
ース・エミッタを２重拡散して形成した縦型のＮＰＮ　
トランジスタを主体として構成されている。その為、前
記ＮＰＮ　トランジスタを製造するベース及びエミッタ
拡散工程は必要不可決の工程であり、フレフタ直列抵抗
を低減する為の高濃度埋込層形成工程やエピタキシャル
層成長工程、各素子を接合分離する為の分離領域形成工
程や電気的接続の為の電極形成工程等と並んでバイポー
ラ型ＩＣを製造するのに欠かせない工程（基本工程）で
ある。

一方、回路的な要求から他の素子、例えばＰＮＰトラン
ジスタ、抵抗、容量、ツェナーダイオード等を同一基板
上に組み込みたい要求がある。この場合、工程のＩＩ素
化という点から可能な限り前記基本工程を流用した方が
好ましいことは言うまでもない。しかしながら、前記ベ
ース及びエミッタ拡散工程はＮＰＮトランジスタの特性
を最重要視して諸条件が設定される為、前記基本工程だ
けでは集積化が困難な場合が多い。そこで、基本的なＮ
ＰＮ　トランジスタの形成を目的とせず、他の素子を組
み込む為もしくは他素子の特性を向上することを目的と
して新規な工程を追加することがある。例えば前記エミ
ッタ拡散によるカソード領域とでツェナーダイオードの
ツェナー電圧を制御するアノード領域を形成する為のＰ
＋拡散工程、ベース領域とは比抵抗が異る抵抗領域を形
成する為のＲ拡散工程やインプラ抵抗形成工程、ＭＯＳ
型よりも大きな容量が得られる窒化膜容量を形成する為
の窒化膜形成工程、ＮＰＮ　トランジスタのコレクタ直
列抵抗を更に低減する為のコレクタ低抵抗領域形成工程
等がそれであり、全てバイポーラＩＣの用途や目的及び
コスト的な面から検討して追加するか否かが決定される
工程（オブション工程）である。

上記オブション工程を利用して形成したインプラ抵抗を
第３図に示す。同図において、（１）はＰ型半導体基板
、（２）はＮ１型埋込層、（３）はＮ型エピタキシャル
層、（４）はＰ′″型分離領域、（５〉はアイランド、
（６〉はＮＰＮトランジスタのＰ型ベース領域、（７）
及び（８）はＮＰＮ　トランジスタのＮ＋型型底ミッタ
領域びコレクタコンタクト領域、（９〉はイオン注入に
よる抵抗領域、　（１０）はベース拡散で形成したコン
タクト領域である。

そして、第３図のインプラ抵抗は例えば特公昭５７−２
１８２号公報に記載されている如く、エミッタ拡散の後
で形成していた。

（ハ）発明が解決しようとする問題点 しかしながら、エミッタ領域（７）形成後に抵抗領域（
９）を形成すると、ＮＰＮ　トランジスタのｈＦ！１（
電流増幅率）゛をコントロールする熱処理は抵抗領域（
９）形成後に行わなければならない。すると、抵抗領域
（９）用のフォトエツチングの前に行う数百°Ｃの熱処
理がエミッタ領域（７）を拡散させる為、ＮＰＮトラン
ジスタのり、のばらつきが大きく、そのフントロールが
難しい欠点があった。

また、インプラ抵抗を追加したか否かでエミッタ領域（
７）の熱処理条件を変える必要がある為、機種別の工程
管理が必要であり、管理の共通化ができない欠点があっ
た。

（ニ）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、エミッタ拡散に
先立って抵抗領域を形成するボロン（Ｂ）をイオン注入
し、更にＮＰＮトランジスタのベース領域を形成するボ
ロン（Ｂ）を導入する工程と、露出したベース領域の表
面にＣＶＤ酸化膜を形成する工程と、ベース領域をドラ
イブインする工程と、ＮＰＮ　）ランジスタのエミッタ
領域を形成した後即ＮＰＮトランジスタのｈ□コントロ
ールの為の熱処理工程を行うことを特徴とする。

（＊）作用 本発明によれば、イオン注入による抵抗領域（２８）を
形成した後にＮＰＮ　トランジスタのエミッタ拡散を行
うので、エミッタ領域（３４）形成以後の余分な熱処理
を除去することができる。また、ＣＶＤ酸化膜を使用す
ることによってベース領域（２９）表面のボロン（Ｂ）
のデプリートを抑えるので、ベース領域（２９）を高精
度に制御することができる。

（へ）実施例 以下、本発明の一実施例を図面を参照しながら詳細に説
明する。

先ず第１図Ａに示す如く、Ｐ型のシリコン半導体基板（
２１）の表面にアンチモン（Ｓｂ）又はヒ１（Ａｓ）等
のＮ型不純物を選択的にドープしてＮ′″型埋込層（２
２）を形成し、基板（２１）全面に厚さ５〜１０μのＮ
型のエピタキシャル層（２３）を積層する。

次に第１図Ｂに示す如く、エピタキシャル層（２３）表
面からボロン（Ｂ）を選択的に拡散することによって、
埋込層（２２）を夫々取囲むようにエピタキシャル層（
２３）を貫通するＰ＋型の分離領域（２４）を形成する
０分離領域（２４）で囲まれたエピタキシャル層（２３
）が夫々の回路素子を形成する為のアイランド（２５）
となる、　（２６）は酸化膜である。

次に第１図Ｃに示す如く、エピタキシャル層（２３）表
面の酸化膜（２６）上にポジ又はネガ型のレジストパタ
ーン（２７）を形成し、ドライエッチ等の技術により酸
化膜（２６）を除去してエピタキシャル層（２３）表面
の所望の領域を露出する。その後レジストパターン（２
７）をマスクとしてボロン（Ｂ）をイオン注入し、２つ
のアイランド（２５）表面に同一不純物濃度の２つの拡
散領域を形成する。　（２ｇ）が抵抗領域、（２９）が
ＮＰＮトランジスタのベース領域となる。この段階のボ
ロン（Ｂ）の不純物、濃度はインプラ抵抗に求める比抵
抗に応じて設定され、熱処理はまだしない、尚、イオン
注入時にはレジストパターン（２７）を除去して酸化膜
（２６）のパターンを選択マスクとしても良い。

次に第１図りに示す如く、１回目のレジストパターン（
２７）上にネガ型レジストを塗布し、現像・露光するこ
とによって再度レジストパターン（３ｏ）を形成する。

２回目のレジストパターン（３０）は１回目のレジスト
パターン（２７）より遮へい部分を小さくし、酸化膜〈
２６）パターンの開孔部分を前回のパターンより拡大し
て露出する。その為、２回目のレジストパターン（３０
）の開孔部分には前の工程でイオン注入した領域の表面
と１回目レジストパターン（２７）のエツジ部分が露出
することになる。

２回目のレジストパターン（３０）の一部分（３１）は
抵抗領域（２８）の両端を除く表面を直接覆い、抵抗領
域（２８）のコンタクト部分だけを露出する。

そして、エピタキシャル層（２３）表面から前回の工程
で形成した１回目のレジストパターン（２７）ヲ再びマ
スクとしてボロン（Ｂ）をイオン注入する。

ＮＰＮ）ランジスタのベース領域（２９）にはボロン（
Ｂ）が重ねてイオン注入されるので、この段階でベース
領域（２９）の不純物濃度を決めるように２回目のイオ
ン注入のドーズ量が決定される。同時に、抵抗領域（２
８）の両端にもベース領域（２９）と同じ不純物濃度を
有する電極配設用のコンタクト領域（３２）が形成され
る。コンタクト領域（３２）の間の抵抗領域（２８）は
２回目レジストパターン（３０）の−部分（３１）で覆
われているので、２回目のボロン（Ｂ）がイオン注入さ
れない。その為、２回目レジストパターン（３０）の一
部分（３１）で覆われた部分の不純物濃度は１回目のイ
オン注入により設定された不純物濃度がそのまま残り、
この領域がインプラ抵抗の抵抗値を実質的に決定する領
域となる。

次に第１図Ｅに示す如く、１回目及び２回目のレジスト
パターン（２７）（３０）を除去して不純物が導入され
た領域を露出し、常圧ＣＶＤ法等の技術によりエピタキ
シャル層（２３）全面に厚さ数千人のＣＶＤ酸化膜（３
３）を堆積して形成する。これでベース領域（２９）と
抵抗領域（２８）の表面がＣＶＤ酸化膜（３３）で覆わ
れることになる。その後、非酸化性の雰囲気内で基板（
２１）全体に１０００°Ｃ程度の熱処理を加えることに
よりベース領域（２９）を所定の深さまで拡散する。本
工程は非酸化性の処理なので、ベース領域（２９）及び
抵抗領域（２８）の表面の不純物濃度が低下しない、そ
の為、ベース領域（２９）の不純物濃度と深さを高精度
に制御性良く形成できると共に、イオン注入法を利用し
た抵抗素子の高い精度を損うことが無い。また、エピタ
キシャル層（２３）表面に直接イオン注入することによ
って発生する結晶欠陥が抑えられるので、前記欠陥によ
るり、のばらつきも少い。これは熱酸化の様な酸化性雰
囲気の高温処理では無＜ＣＶＤの低温処理である為、Ｃ
ＶＤ時の８００″Ｃ程度の熱処理によって前記欠陥がア
ニールされる為である。

次に第１図Ｆに示す如く、ＮＰＮトランジスタのベース
領域（２９）表面とアイランド（２５）表面の酸化膜（
３３）を開孔し、この酸化膜（３３）をマスクとしてリ
ン（Ｐ）をデポジットし、リングラス（ＰＳＧ）膜を除
去する。その後全面にノンドープ又はリンドープの酸化
膜（３３）を堆積し、基板（２１〉全体に熱処理を加え
ることによってリン（Ｐ）をトランプインし、ＮＰＮト
ランジスタのエミッタ領域（３４）とコレクタコンタク
ト領域（２５）を形成する。本工程のドライブインによ
ってＮＰＮ　トランジスタのｈ□（電流増幅率）をコン
トロールする。

次に第１図Ｇに示す如く、酸化膜（３３）の所定部分ヲ
エッチング開孔してコンタクトホールを形成した後、エ
ピタキシャル層（２３）全面に周知の蒸着又ハスバッタ
技術によりアルミニウム層を形成し、このアルミニウム
層をパターニングすることによって各領域上に電極（３
６）を配設する。

上述した製法により形成したインプラ抵抗の平面図は第
２図の如くになる。同図において、（２５）はアイラン
ド、（２８）は抵抗領域、（３２）はフンタクト領域、
（３７）はコンタクトホール、そして（３１）は第１図
りにおける２回目レジストパターン（３０）の一部分の
形状を示す。抵抗領域（２８）の線幅とコンタクト領域
（３２〉の大きさは第１図Ｃの１回目のレジストパター
ン（２７）によって既に決定されるので、このインプラ
抵抗の抵抗値はコンタクト領域（３２）間の距離では無
く２回目レジストパターン（３０）の一部分（３１）が
覆う抵抗領域（２８）の長さで決まる。その為、本実施
例ではコンタクト孔（３７）の大きさを抵抗領域（２８
）の線幅以下とすることによってコンタクト領域（３２
）の不純物濃度の変化による抵抗値の変動が最も少い構
造とし、この構造とすることにより２回目レジストパタ
ーン（３０）の一部分（３１）の側端部（３８）をフン
タクト領域（３２）の側端部（３９）と一致させである
。その為、インプラ抵抗の占有面積を最も小さくできる
と共に、マスクずれによる抵抗値の変動を殆ど無視でき
る。

斯上した本願の製造方法によれば、エミッタ領域（３４
）形成の前にイオン注入による抵抗領域（２８）の形成
を行うので、エミッタ領域（３４）形成用のリン（Ｐ）
をデポジットした後余分な熱処理を配置すること無く直
ちにＮＰＮトランジスタのｈＦ！コントロールの為のド
ライブインへ移行することができる。その為、ＮＰＮト
ランジスタのｈ□（電流増幅率）のばらつきか少く、イ
ンプラ抵抗を組み込んだことによるｈｔｔコントロール
の難しさを解消できる。また、インプラ抵抗を組み込む
組み込まないにかかわらずエミッタ領域（３４）の熱処
理条件を一本化できるので、機種別の工程管理が容易に
なる。

そして更に本発明の製造方法によれば、ベース拡散時に
ＣＶＤ酸化膜（３３）を使用したのでベース領域（２９
）表面の不純物濃度の低下が無く、ベース（２９）を高
精度に制御できる。その為、上記エミッタ領域（３４）
のコントロールの容易さと相まって一層ｈＦｔ制御を容
易ならしめる。また、表面濃度の低下が無いので、ベー
ス領域（２９）の不純物濃度を２００〜４００Ω／口と
比較的低く設定することにより、ｈ□のばらつきを更に
抑えることも可能である。そして、抵抗領域（２８）に
おいても表面濃度の低下が無いので、イオン注入による
精度を損うこと無く高比抵抗の抵抗素子を作り込むこと
ができる。

（ト）発明の詳細 な説明した如く、本発明によればエミッタ領域（３４）
のデポジット工程以後直ちにＮＰＮ　トランジスタのｈ
０コントロールの為の熱処理工程に移行できるので、エ
ミッタ領域（３４）の制御が容易である利点を有する。

また、ＣＶＤ酸化膜を用いることによってベース領域（
２９）のばらつきを抑えるので、上述したエミッタ領域
（３４）の制御性の良さと相まってＮＰＮトランジスタ
のｈ□を極めて高精度に制御することができる利点を有
する。よって本発明によれば、インプラ抵抗をオプショ
ンデバイスとして追加したことによるＮＰＮ　トランジ
スタのｈ□のばらつきが殆ど無い、そのコントロールが
極めて容易な半導体集積回路の製造方法を提供できる利
点を有する。また、エミッタ領域（３４）の熱処理条件
を一本化できるので、機種別の工程管理を簡略化でき、
さらには異る機種のウェハーを同一拡散炉内で熱処理す
るといった多機種少量生産が可能になる利点をも有する
。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｇは夫々本発明を説明する為の断面
図、第２図は本発明を説明する為の平面図、第３図は従
来例を説明する為の断面図である。 （２１）はＰ型半導体基板、　（２８）は抵抗領域、（
２９）はＮＰＮトランジスタのベース領域、　（３２）
はインプラ抵抗のコンタクト領域、　（３４）はＮＰＮ
トランジスタのエミッタ領域である。

Claims (1)

【特許請求の範囲】
1. （１）一導電型半導体基板の所望の領域に逆導電型の埋
   込層を形成する工程、 前記基板の上に逆導電型のエピタキシャル層を形成する
   工程、 前記エピタキシャル層を分離して複数個のアイランドを
   形成する工程、 １つのアイランド表面にエミッタ拡散に先立って抵抗領
   域を形成する一導電型の不純物をイオン注入し、他の島
   領域に縦型バイポーラトランジスタのベース領域を形成
   する一導電型の不純物を導入する工程、 露出した前記ベース領域の表面をＣＶＤ酸化膜で覆う工
   程、 前記基板全体に熱処理を加えることによって前記ベース
   領域を所定深さまで拡散する工程、前記エピタキシャル
   層表面から逆導電型の不純物を選択的に拡散することに
   よって前記縦型バイポーラトランジスタのエミッタ領域
   を形成し、熱処理を加えることによって前記縦型バイポ
   ーラトランジスタのｈ＿Ｆ＿Ｋを所定の値にコントロー
   ルする工程とを具備することを特徴とする半導体集積回
   路の製造方法。