CN1663053A

CN1663053A - 碳化硅肖特基器件的外延边端及制造组合该边端的碳化硅器件的方法

Info

Publication number: CN1663053A
Application number: CN018195601A
Authority: CN
Inventors: R·辛
Original assignee: Cree Research Inc
Current assignee: Wolfspeed Inc
Priority date: 2000-11-28
Filing date: 2001-11-06
Publication date: 2005-08-31
Anticipated expiration: 2021-11-06
Also published as: AU2002229001A1; EP1354362A2; CA2425787C; CA2425787A1; WO2002045177A2; EP1354362B1; US6573128B1; US20030045045A1; KR20040055717A; WO2002045177A3; US6673662B2; JP2004515080A; KR100816541B1; CN100370627C; JP4115275B2

Abstract

通过包含在肖特基整流器的电压阻挡层上并邻近碳化硅肖特基整流器的肖特基接触处的一碳化硅外延区提供碳化硅肖特基整流器的边端。碳化硅外延层可以有一厚度和一掺杂水平使得在阻挡层表面掺杂的基础上提供碳化硅外延区内的电荷。碳化硅外延区可以形成一与肖特基接触的非欧姆接触。碳化硅外延区可以有一约1.5至约5倍阻挡层厚度的宽度。还提供了有这种边端的肖特基整流器以及制造这种边端和这种整流器的方法。这种方法还可以有助于提高所生产器件的性能并可简化制造工艺。

Description

碳化硅肖特基器件的外延边端及制造组合该边端的碳化硅器件的方法

发明领域

本发明涉及微电子器件而且更特别涉及碳化硅肖特基器件的边端。

发明背景

能处理在600V至2.5kV之间电压的高压碳化硅(SiC)肖特基二极管预期能与制造的相同电压额度硅PIN二极管相竞争。这样的二极管根据其有效面积可以处理高达100安培的电流。高压肖特基二极管有许多重要的应用，特别是在功率调节、分配和控制领域内。

在这些应用中SiC肖特基二极管的一项重要特性就是它的开关速度。以硅为基础的PIN器件一般表现较差的开关速度。一个硅PIN二极管根据其电压额度可以有大约20kHz的最大开关速度。相比之下，以碳化硅为基础的器件理论上能有很高的开关速度，譬如胜过硅的100倍以上。此外，碳化硅器件可以有能力处理比硅器件更高的电流密度。

然而，以碳化硅为基础的肖特基器件的可靠生产可能是困难的。SiC肖特基二极管中的一般边端要求向晶体中作p型掺杂剂的离子注入。这样的注入可能引起对晶格的大量损伤，它可能需要高温退火修复这种损伤。出于一些原因这种高温退火步骤(＞1500℃)可能不合乎需要。例如，由于在这样一种高温退火下硅倾向于从露出的晶体表面分离，高温退火倾向于使在其上要制成肖特基接触的SiC表面退化。以这种方式失去硅就可能造成金属和半导体表面之间的肖特基接触降低质量。高温退火还有其它缺点。也就是它们一般花费时间而且费用高昂。此外，p型掺杂剂(Al)的注入可以引起大量晶格损伤，而其它的种类掺杂剂(B)激活率又差。

常规的SiC肖特基二极管结构有一n型SiC基底，在其上形成一层n^-外延层起漂移区的作用。器件一般包含一直接形成在n^-层上的肖特基接触。包围着肖特基接触的是一p型JTE(结端伸展)区，它一般由离子注入形成。注入物可以是铝、硼或任何其它合适的p型掺杂剂。JTE区的目的是要阻止电场在边缘积聚并避免耗尽区与器件表面相互影响。表面效应可能引起耗尽区不均匀扩展，它可能对器件的击穿电压产生不利影响。其它终端技术包括保护环和浮场环，它们更强烈地受到表面效应的影响。还可以通过诸如氮或磷等n型掺杂剂的注入形成一沟道阻断区以避免耗尽区向器件的边缘伸展。

由Singh等人所著“低泄漏电流与高成品率的4H-SiC肖特基二极管中的平面终端”(ISPSD‘97，pp 157-160)一文中描述了SiC肖特基二极管的另外的常规终端。由Ueno等人所著“高压SiC肖特基势垒二极管的保护环终端”(IEEE Electron Device Letters，Vol.16，No.7，July，1995，pp.331-332)一文中描述了一SiC肖特基势垒二极管的p型外延保护环终端。此外，在公布的PCT申请No.WO 97/08754题为“包含一有电压吸收边的PN结的SiC半导体器件”当中描述了另外的终端技术。

发明概要

本发明的实施方案可提供一具有碳化硅电压阻挡层的碳化硅肖特基整流器，它在碳化硅电压阻挡层上有预定的表面掺杂水平和一肖特基接触。在碳化硅电压阻挡层上和与肖特基接触相邻还设置一碳化硅外延区。该碳化硅外延区具有设计好的厚度和掺杂水平使在碳化硅外延区内每单位面积提供有选定的电荷。碳化硅外延区内每单位面积的电荷，又称为结端伸展(JTE)电荷，是在阻挡层表面掺杂的基础上选定的。在特殊的实施方案中，JTE电荷大于由阻挡层的表面掺杂所确定的一最佳JTE电荷的50％。此外，JTE电荷最好不大于最佳电荷值。

在本发明另外的实施方案中，提供了一个具有碳化硅电压阻挡层的碳化硅肖特基整流器而且在碳化硅电压阻挡层上有一肖特基接触。在电压阻挡层上和与肖特基接触相邻提供一碳化硅外延终端区。碳化硅外延区的厚度和掺杂浓度的乘积大于

\frac{(ϵ_{r} \times ϵ_{0} \times E_{C})}{q}

的50％左右；

其中：

ε_r为SiC的相对介电常数；

ε_o为空气的介电常数；

E_c为SiC的临界电场；以及

q为电子电荷。

在另外的实施方案中，厚度与掺杂浓度的乘积不超过

\frac{(ϵ_{r} \times ϵ_{0} \times E_{C})}{q}

的100％左右。在还有的实施方案中，厚度和掺杂浓度不低于

\frac{(ϵ_{r} \times ϵ_{0} \times E_{C})}{q}

的75％左右。

在本发明还有的实施方案中，碳化硅外延区自肖特基接触伸展约1.5至约5倍的阻挡层厚度。此外，可以在碳化硅外延终端区和肖特基接触之间设置一非欧姆接触。

在本发明的实施方案中，碳化硅外延区具有第一导电类型而电压阻挡层则有与第一导电类型相反的第二导电类型，边端也可以包括在阻挡层内的具有载流子浓度比电压阻挡层高并与肖特基接触对面碳化硅外延区周边相邻的一个第一导电类型碳化硅区。

在本发明另外的实施方案中，肖特基整流器还可以包括与阻挡层的导电类型相同的第一导电类型的一层第一碳化硅层，它被安排在阻挡层与碳化硅基底之间。第一碳化硅层可以有比阻挡层高的载流子浓度。还可在第一碳化硅层对面的基底上设置一层第一导电类型的第二碳化硅层以便设置一层具有载流子浓度高于基底载流子浓度的碳化硅层。可以在第二碳化硅层上设置一欧姆接触。在这样的实施方案中，第二层可以是第一导电类型碳化硅的一注入层。此外，碳化硅外延区可以是与第一导电类型相反的第二导电类型。特别是，第一导电类型可能是n型而第二导电类型就可能是p型。

在本发明另外的实施方案中，所提供的肖特基整流器包括一n型碳化硅基底、在碳化硅基底上的一n型碳化硅阻挡层、在碳化硅阻挡层上的一肖特基接触、在碳化硅阻挡层上并与肖特基接触相邻的一p型碳化硅外延区使在p型外延区与肖特基接触之间形成一非欧姆接触、以及在阻挡层对面的基底上形成一欧姆接触。

在本发明另外的实施方案中，在阻挡层上可以设置多个p型碳化硅岛。在这样的实施方案中，肖特基接触重叠着多个p型岛。

在仍是本发明的另外的实施方案中，所提供的肖特基整流器包括一n型碳化硅基底、在碳化硅基底上的一层n型碳化硅阻挡层、在碳化硅阻挡层上的一肖特基接触、在碳化硅阻挡层上并与肖特基接触相邻的一p型碳化硅外延区使在p型外延区和肖特基接触之间形成一非欧姆接触、以及在阻挡层对面的基底上形成一欧姆接触。p型碳化硅外延区自肖特基接触伸展约2至约3倍阻挡层的厚度。这样的实施方案还可以包括在阻挡层上的多个p型碳化硅岛。倘若如此，这时肖特基接触与多个p型岛重叠。

在本发明的方法实施方案中，一种制造碳化硅肖特基整流器的终端区的方法包括形成一层具有选定的厚度与掺杂水平的p型碳化硅外延层使得在与肖特基整流器的肖特接触相邻的一p型碳化硅区内提供与该肖特基整流器的碳化硅阻挡层表面掺杂成正比的电荷以及对p型碳化硅外延层加工图形使在邻近肖特基整流器的肖特接触处提供p型碳化硅区。

在这样的方法实施方案中，对p型碳化硅外延层加工图形可以这样提供，在p型碳化硅外延层上形成一层氧化层、对氧化层加工图形使对应于肖特基接触的一部分p型外延层露出、以足够耗费p型外延层的全部露出部分的温度和时间使p型外延层的露出部分热氧化、以及刻蚀p型外延层的热氧化部分使得露出在其上形成肖特基接触的部分阻挡层。而且，热氧化p型外延层可以在干燥的环境中进行。此外，热氧化p型外延层可以在低于1300℃左右的温度下实现。

在另外的实施方案中，可以先于刻蚀p型外延层的热氧化部分在阻挡层对面的碳化硅基底表面上淀积欧姆金属和使此欧姆金属退火以此形成对碳化硅基底的欧姆接触。还可以先于这样的淀积欧姆金属在基底中注入n型掺杂剂以此形成有比基底的载流子浓度更高载流子浓度的n型碳化硅区。在这样的实施方案中，欧姆金属可以淀积在基底的注入区上。此外，注入n型掺杂剂可以在热氧化p型外延层的露出部分之先进行，这样热氧化了p型外延层的露出部分也激活了n型掺杂剂。

在又是本发明的另外的实施方案中，接着刻蚀p型外延层的热氧化部分就是在阻挡层的露出部分上淀积一层肖特基金属。

在仍是本发明的另外的实施方案中，将优质的钝化氧化层加工图形使得相应于包括p型外延层露出部分的多个区的肖特基接触的p型外延层部分露出。包括多区的露出的p型外延层部分是在足以耗尽p型外延层的所有露出部分的温度与时间条件下进行了热氧化的。刻蚀p型外延层热氧化的部分以便露出在其上形成肖特基接触的部分阻挡层以此设置由p型碳化硅岛分隔开的阻挡层的多个露出部分。

在本发明的补充实施方案中，在加工氧化层图形露出相应于肖特基接触的部分p型外延层以前是加工氧化层和p型外延层的图形以露出肖特基整流器周边处的阻挡层部分，并向n型阻挡层的露出部分注入n型杂质以便在邻近p型外延层的周边设置一注入n型杂质的区域。

在个别实施方案中，将碳化硅外延区的厚度和掺杂水平选择成使在邻近肖特基整流器的肖特基接触处的p型碳化硅区内的电荷为

Q_{JTE, opt} = \frac{(ϵ_{r} \times ϵ_{0} \times E_{C})}{q}

的约50％至约100％；

其中：

Q_JTE，opt为最佳JTE电荷；

ε_r为SiC的相对介电常数；

ε_o为空气的介电常数；

E_c为SiC的临界电场；以及

q为电子电荷。

此外，厚度和掺杂水平可以是

Q_{JTE, opt} = \frac{(ϵ_{r} \times ϵ_{0} \times E_{C})}{q}

的约75％左右。

在本发明另外的方法实施方案中，所提供的一种制造碳化硅肖特基整流器的方法是通过在一n型碳化硅基底上形成一层第一n型碳化硅外延层的方法，其中第一n型碳化硅外延层具有比碳硅基底的载流子浓度更低的载流子浓度。在第一n型外延层上形成一层p型碳化硅外延层。在p型碳化硅外延层上淀积一层钝化氧化层并对钝化氧化层加工图形露出相应于肖特基整流器的肖特基接触的部分p型碳化硅。露出的部分p型碳化硅经热氧化使p型碳化硅氧化至第一n型外延层。然后在第一n型外延层对面的基底上淀积一层欧姆接触金属并进行退火以便在基底上设置欧姆接触。然后去除氧化过的p型碳化硅露出相应于肖特基接触的部分第一n型外延层并在露出的部分第一n型外延层上淀积一层肖特基金属以便在第一n型外延层上设置一肖特基接触。

在本发明另外的实施方案中，p型碳化硅外延层的厚度和掺杂浓被选择成使得邻近肖特基整流器的肖特基接触的p型碳化硅区内设置有与第一n型外延层的表面掺杂成正比的电荷。

在另外的实施方案中，其方法还包括形成第二层n型碳化硅，其中第二层n型碳化硅安排在碳化硅基底和第一n型外延层之间并有比碳化硅基底的载流子浓度更高的载流子浓度。

在仍是另外的实施方案中，其方法还可以包括对p型外延层加工图形露出邻近肖特基整流器周边的部分第一n型外延层，向露出的部分第一n型外延内注入n型掺杂剂并使注入的掺杂剂退火以便激活掺杂剂。在这样的实施方案中，淀积钝化氧化层还可以包括在p型外延层和第一n型外延层的注入区上淀积钝化氧化层。在个别实施方案中，注入掺杂剂的热退火是在低于1300℃左右的温度下进行的。

此外，补充的方法实施方案还可以包括向第一n型外延层对面的碳化硅基底内注入n型掺杂剂设置有比碳化硅基底的载流子浓度更高载流子浓度的一n型碳化硅区。在这样的实施方案中，注入n型掺杂剂之后可以接着在碳化硅基底的注入区上淀积氧化物以及在热氧化步骤之后可以接着从碳化硅基底的注入区去除氧化物。

根据结合图示优选和示范实施方案的附图作出的以下本发明的详细说明，将会更易于明白本发明的优点与特性及其实现方式，其中：

附图说明

图1为按照本发明实施方案具有边端的肖特基整流器的一项实施方案的剖视图；

图2A至2I图示按照本发明实施方案制造具有边端的碳化硅肖特基整流器的工艺步骤；

图3A为图示外延边端内的电荷与此外延边端形成在其上的电压阻挡层的表面掺杂之间的关系曲线；

图3B为图示电压阻挡层在一给定厚度w_D范围内“理想”阻挡电压V_B与电压阻挡层内表面掺杂浓度N_D之间的一示范关系曲线；

图3C为图示阻挡电压与JTE电荷(Q_JTE)关系的曲线；以及

图4为按照本发明另一实施方案的肖特基整流器的剖视图。

详细说明

现在将参照图示本发明各种实施方案的附图对本发明进行说明。如图中所图示的，由于用作说明的目的将各层或区域的尺寸放大了，因而它是提供来作一般结构或本发明的说明的。此外，本发明的各个方面都是参照在基底或另一层上被形成的一层进行说明的。如专业人员们会理解的那样，参照在另一层或基底上被形成的一层就是设想可以插入外加的层。这里所描述的参照在另一层或基底上被形成的一层而没有一层插入的层是作为在该层或基底上“直接”形成而描述的。同样的编号始终表示同样的构件。

如在以下所作更加具体的描述，本发明的实施方案通过设置p型边端而无需p型注入可以提供改进的肖特基整流器。避免p型注入还可以避免可能给器件特性带来有害影响的对高温退火的需要。如某些本发明的实施方案只利用如磷的n型注入，它可以在1300℃以下例如1200℃退火，或是氮它可在1500℃左右退火，可以避免激活p型注入剂所要求的更高温度。

此外，如在以下更详细地描述的那样，由于p型终端区是在外延过程中形成的，它的掺杂和厚度可以得到精确地控制。因此，利用外延的p型边端可以使得能在电压阻挡层的表面电荷的基础上选择边端内的电荷，它可以超过例如较差控制的外延边端或注入的边端技术提供改进的边端性能。

在本发明的实施方案中还可以有可能在SiC区域上形成肖特基接触，当进行高温(如＞1500℃)退火时该区域未被在环境中曝露，因而可以减少或避免在退火中Si的损失。由此，可以提供高质的肖特基接触。

图1图示本发明具有外延边端的肖特基整流器的第一实施方案。在n型导电性的体单晶碳化硅基底10上生长一层n型导电性的第一(任选的)外延层12，并可起缓冲层的作用。第一碳化硅外延层12安排在基底10和可提供电压阻挡层的一层n型外延层14之间。碳化硅基底10可以是n⁺SiC基底，第一外延层12可以是高掺杂的n型SiC外延层而n型外延层14则可以是轻掺杂的n型SiC外延层。因此，第一外延层12可以有与碳化硅基底10相近的载流子浓度而n型外延层14则可以有比碳化硅基底10较低的载流子浓度。在n型外延层14上还设置一肖特基接触18。

还设置一层p型碳化硅外延终端区16。该p型外延终端区16被设置在n型外延层14上以及与肖特基接触18相邻。还可以设置一层钝化氧化层20。钝化氧化层20可以覆盖除肖特基接触18以外肖特基整流器的露出面积。此外，还可以在肖特基接触18对面的基底10上设置一欧姆接触22。欧姆接触22可以设置在一任选的n⁺区碳化硅26上，它可以通过向基底10中注入和/或在基底10上形成一层外延层进行设置。最好是，p型外延终端区16自肖特基接触18伸展约2至约3倍的n型外延层14厚度的一段距离。碳化硅基底和外延层可以是4H SiC。

图1还图示在p型外延终端区16周边处的n型电压阻挡层14内的一任选的n⁺碳化硅区24。该n⁺碳化硅区24可以为肖特基整流器提供一“沟道终止”区。图1中还图示了在肖特基金属18上的一层任选的金属叠层28。

在本发明的特别实施方案中，p型外延终端区16有一得到控制的掺杂与厚度使得在n型电压阻挡层14的表面掺杂基础上在p型外延终端区16内提供一预定的电荷。最好是，在理论的最佳结端伸展(JTE)电荷给定用于制造此结构的外延层表面掺杂浓度的基础上选择p型外延终端区16内的电荷：

Q_JTE，act＝αQ_JTE，opt，其中

Q_{JTE, opt} = \frac{(ϵ_{r} \times ϵ_{0} \times E_{C})}{q};

其中：

α为在0.5和1.0之间的比例值；

Q_JTE，opt为理论上最佳的JTE电荷；

ε_r为SiC的相对介电常数(约为9.7)；

ε_o为空气的介电常数，它是8.854×10^-14C-cm/V；

E_c为SiC的临界电场，它按下面所给公式依赖于掺杂；

q为电子电荷为1.602×10^-19C；以及

Q_JTE，act为实际选择的JTE电荷。

SiC临界电场由以下公式给出：

E_{C} = \frac{2.49 \times 10^{6}}{(1 - 0.25 \times \ln (N / 10^{16})} V / cm;

其中N为n型阻挡层的掺杂。见A.O Konstantinov、Q.Wahab、N.Nordell和U.Lindefelt等人所著“4H-SiC中的离化率和临界电场”，Applied Physics Letters，vol.72，No.1，July 1997。

从图3A中见到JTE电荷与表面掺杂相对应的图示关系。认定为“理论上的”线对应于α为1.0而“75％理论的”线对应于α为0.75。图3B示出电压阻挡层14在一给定厚度w_D范围内“理想”阻挡电压V_B与电压阻挡层14内表面掺杂N_D之间的一示范关系曲线。在此情况下“理想”表示不考虑表面或其它效应对于一给定的层厚和掺杂可能获得的最佳阻挡电压。图3B表明，当电压阻挡层14内的表面掺杂N_D增加时，理想的阻挡电压通常下降。在一般情况下，理想的阻挡电压V_B可用下式计算：

V_{B} = \frac{β (w_{D} \times Ec)}{2}

其中0.75≤β≤1而E_c则是由前面表示的公式给出。掺杂水平在1×10¹⁵至2×10¹⁶的范围内可以产生从w_D＝30μm时的约2.5kV至w_D＝4μm时的400V，使得在保持器件处于穿通范围的同时有条件尽可能地选择高的掺杂。

如为专业人员所认可的那样，当击穿电压基本上是电压阻挡层外延厚度的函数时二极管的外延设计就被称为在穿通范围内。相比之下，在非穿通范围内，击穿电压基本上就是掺杂的函数。对于一给定的外延厚度，不论二极管设计是在穿通范围内还是在非穿通范围内均取决于电压阻挡层的掺杂。在一般情况下，一种描述穿通范围与非穿通范围之间界限的经验关系可以是：

BV＝5.73×10¹⁴N_D ^-0.73

在图3C中图示出阻挡电压与JTE电荷(Q_JTE)对应的典型关系。如在图3C中所见，对于一给定的阻挡层表面掺杂，当JTE中的电荷增加时，器件的击穿电压通常是增加。然而，倘若阻挡层的表面掺杂保持不变而当电荷增加超过一阈值时(在图3C中标定为Q_JTE，opt)器件的阻挡电压就下降。此外，阻挡电压随JTE电荷变化的曲线斜率绝对值在阈值以上明显大于以下。在阻挡电压随JTE电荷变化曲线中的这一最高点就是“理论上的最佳”电荷，它是对于一给出的电压阻挡层表面掺杂在理论上提供的器件的最高击穿电压。由于在理论最佳值以上斜率较陡，可能最好是避免超过理论最佳值。因此，α值最好不要显著地大于1.0。此外，若α太小，这时JTE就可能对器件性能只有有限的影响。因此，α最好是大于0.5左右。此外，由于超过最佳电荷值可能显著降低器件的阻挡电压，那就最好是将制造工艺的变化考虑到建立JTE的电荷中去。因此，最好可能是利用0.75左右或是从约0.75至约1.0的α值。然而，正如专业人员按照本公开将会理解到的那样，对α值的选择可能取决于在最终产品的变动程度、可接收的失效率或其它与生产关连的事物。

图2A至2I图示了在按照本发明的各种实施方案生产具有边端的肖特基整流器当中可以利用的工艺步骤。如在图2A中所见，通过外延生长、离子注入或其它这类为专业人员所共知的技术可以任选地在一单晶碳化硅基底10上形成一层n⁺碳化硅12。一层n^-碳化硅外延层14形成在如若存在的n⁺碳化硅层12上，或是基底10上。n^-外延层14也可以是利用为专业人员所共知的技术形成的。

如在图2B中所图示，在n^-外延层14上以受控的掺杂和深度形成一层p型外延层以便提供如前所述的与n^-外延层14的表面电荷成比例的预定电荷。这样一次的掺杂和深度还可将随后工艺中p型外延层的任何损失考虑进去使得最终的p型终端区具有适当的最终总电荷。

图2C和2D图示为设置沟道阻止注入的任选工艺步骤。如在图2C中所见，在p型外延层40上形成掩模氧化物42。这样一层掩模氧化物可以利用譬如等离子体增强化学汽相淀积(PECVD)SiO₂的方法形成。然后将p型外延层40和掩模氧化物42加工图形以便为沟道阻止24的注入提供氧化物掩模42’和加工成图形的p型层40’。此外，基底10对面的表面也可以用n型杂质注入以便提供一层任选的n⁺层26’，适合的n型杂质可以包括氮和磷。然后可使图2D的结构退火以激活n型注入物。这样一次退火也可选为推迟并与后述的p型层40’的热氧化同时进行的办法。向SiC中注入n型杂质并激活的技术是专业人员所共知的技术。在有一种或多种n型注入物未被引入器件内的情况下，这时可以省略注入和/或退火的步骤。然而，最好仍要进行对p型层40的图形加工以便确定p型外延终端区16的外周边。

如在图2E中所见，在去除氧化物掩模42’之后，在至少是加工成图形的p型外延层40’、n型注入区24(倘若存在的话)和/或n型电压阻挡层14的露出表面上形成一层钝化氧化层44。若在基底对面的表面内也提供了n型注入，则在基底10对侧的注入区26’上面也淀积一层氧化层50。这种氧化层可以有助于在随后的热氧化步骤中阻止离子注入区的损失。最好氧化层44和50都是淀积的氧化层而且更可取的是低压化学汽相淀积(LPCVD)的SiO₂层，然而，也可利用高质量的等离子体增强化学汽相淀积(PECVD)层。

如图2F中所示，氧化物钝化层44可以加工成图形露出p型层40’。这样一次图形加工可通过光刻和反应离子刻蚀、选择生长或其它这类为专业人员所共知的技术实现。氧化物钝化层44最好加工成图形为形成肖特基接触提供窗口，使得在除肖特基接触18以外的最终器件露出部位上均提供一层钝化层20。将图2F的结构经过一段时间热氧化足以完全氧化掉p型层40’的露出部位以便形成如图2G中所见对应于肖特基接触位置和终端区16的被氧化的p型SiC区46。这样一次热氧化最好是在干燥气氛中最好在1500℃以下而且更加可取的是在1300℃左右或者更低的温度下进行足以完全使p型外延层40’氧化的一段时间。这样一次热氧化的持续时间可以根据所用温度和p型外延层40’的厚度而变动。如前所述，这样的热氧化步骤还可以用来激活n型注入杂质。

在完成热氧化之后，通过例如反应离子刻蚀将氧化层50从基底对侧去除，并淀积一层金属以设置欧姆接触22。适合用作这样一种欧姆接触的材料包括镍或其它为专业人员所共知的这种材料。金属层也经受退火使形成欧姆接触22。退火可以通过快速热退火工艺实现。这样的运作经由图2H图示。在形成欧姆接触22之后，为制造肖特基接触18而设置窗口淀积一层光刻胶图形并将热氧化层刻蚀穿透达n型外延层14以便设置形成肖特基接触18的窗口。这样一次氧化层46的刻蚀可以通过一次缓冲的氧化层刻蚀实现。如在图2I中所见，肖特基金属淀积在经刻蚀氧化区46形成的窗口中并可略与p型终端区16重叠。肖特基金属可以是任意合适的肖特基金属，诸如镍、铬、钛或铂。同样，一层任选的金属例如金的叠层28可以形成在肖特基接触18上。

如在图2I中所示，肖特基接触18和p型边端区16形成一非欧姆接触。这样一种非欧姆接触可以用非线性的电压/电流关系的接触表征。特别是，此接触具有一有限的开启电压和最低限度为额定开态电流1/10³的反向泄漏电流。反向阻挡电压也展现出它基本上取决于外延层(14)的特性。此外，此结严格遵循室温下的热电子电流迁移物理。

图4图示本发明的另一实施方案，其中在肖特基栅区内设置一结势垒肖特基(JBS)/合并P-I-N肖特基(MPS)栅格17。肖特基接触18’和金属叠层28’可以设置在JBS/MPS栅格17的上面。这一栅格可以通过修改对钝化层44的图形加工进行设置，以便为p型外延层40’的氧化提供掩模，由其提供图4中图示的JBS/MPS栅结构的“凸块”或“岛”。栅格17上的氧化物可以通过掩模和反应离子刻蚀去除。此外，当刻除热氧化区以设置肖特基接触窗口时可以将栅格17掩蔽起来。

在附图与说明中已经公开了本发明的典型优选实施方案，而且尽管使用了专门的术语，但它们只是在通用和描述性的意义上使用的并非用作限制的目的，本发明的范围是在后面的权利要求中规定的。

Claims

1.一种碳化硅肖特基整流器，它包括：

一层具有预定表面掺杂水平的碳化硅电压阻挡层；

一在碳化硅电压阻挡层上的肖特基接触；以及

在碳化硅电压阻挡层上并邻近肖特基接触的一碳化硅外延终端区，其中碳化硅外延区具有一厚度和一掺杂水平，它在碳化硅外延区内提供与阻挡层的表面掺杂有一预定关系的预定电荷。

2.按照权利要求1的一种碳化硅肖特基整流器，其中与阻挡层的表面掺杂的预定关系提供一结端伸展电荷，它大于对于阻挡层表面掺杂的阻挡电压随结端伸展电荷变化曲线中最高点的电荷值的50％。

3.按照权利要求2的一种碳化硅肖特基整流器，其中结端伸展电荷不超过最高点的电荷值。

4.一种碳化硅肖特基整流器，它包括：

一层碳化硅电压阻挡层；

一在碳化硅电压阻挡层上的肖特基接触；以及

在电压阻挡层上并邻近肖特基接触的一碳化硅外延区，其中碳化硅外延区的厚度与掺杂浓度的乘积大于的50％左右；

其中：

ε_r为SiC的相对介电常数；

ε_o为空气的介电常数；

E_c为SiC的临界电场；以及

q为电子电荷。

5.按照权利要求4的一种碳化硅肖特基整流器，其中厚度与掺杂浓度的乘积不超过

的约100％。

6.按照权利要求4的一种碳化硅肖特基整流器，其中厚度与掺杂浓度不小于的75％左右。

7.按照权利要求4的一种碳化硅肖特基整流器，其中碳化硅外延区自肖特基接触伸展一段距离为阻挡层厚度的约1.5至约5倍。

8.按照权利要求4的一种碳化硅肖特基整流器，其中一非欧姆接触设置在碳化硅外延区和肖特基接触之间。

9.按照权利要求4的一种碳化硅肖特基整流器，其中碳化硅外延区有一第一导电类型而电压阻挡层则有一与第一导电类型相反的第二导电类型，碳化硅肖特基整流器还包括一电压阻挡层内有比电压阻挡层的载流子浓度更高的载流子浓度并邻近肖特基接触对面碳化硅外延区周边的第一导电类型碳化硅区。

10.按照权利要求4的一种碳化硅肖特基整流器，还包括：

与阻挡层的导电类型相同的第一导电类型并安排在阻挡层与碳化硅基底之间的一层第一碳化硅层，其中第一碳化硅层具有比阻挡层更高的载流子浓度；

在第一碳化硅层对面基底上的第一导电类型的一层第二碳化硅层，使第二碳化硅层提供具有与基底的载流子浓度相近的载流子浓度；以及

在第二碳化硅层上的一欧姆接触。

11.按照权利要求10的一种碳化硅肖特基整流器，其中第二层是第一导电类型碳化硅的一层注入层。

12.按照权利要求10的一种碳化硅肖特基整流器，其中碳化硅外延区是属于与第一导电类型相反的第二导电类型。

13.按照权利要求12的一种碳化硅肖特基整流器，其中第一导电类型为n型而第二导电类型为p型。

14.一种肖特基整流器包括：

一n型碳化硅基底；

在碳化硅基底上的一层n型碳化硅阻挡层；

在碳化硅阻挡层上的一肖特基接触；

在碳化硅阻挡层上并邻近肖特基接触的一p型碳化硅外延区以便在p型外延区与肖特基接触之间形成一非欧姆接触；以及

在阻挡层对面基底上的一欧姆接触。

15.按照权利要求14的一种肖特基整流器，还包括在阻挡层上的多个p型碳化硅岛；以及

其中肖特基接触重叠多个p型岛。

16.按照权利要求14的一种肖特基整流器，其中p型碳化硅外延区自肖特基接触伸展一段为阻挡层厚度的约1.5至约5倍的距离。

17.按照权利要求14的一种肖特基整流器，还包括电压阻挡层内有比电压阻挡层的载流子浓度更高的载流子浓度并邻近肖特基接触对面p型碳化硅外延区周边的一n型碳化硅区。

18.按照权利要求14的一种肖特基整流器，还包括安排在阻挡层和碳化硅基底之间的一层第一n型碳化硅层，其中第一碳化硅层具有比阻挡层更高的载流子浓度。

19.按照权利要求18的一种肖特基整流器，还包括：

在第一碳化硅层对面基底上的一层第二n型碳化硅层，第二碳化硅层有比基底载流子浓度更高的载流子浓度；以及

其中欧姆接触在第二碳化硅层上。

20.按照权利要求19的一种肖特基整流器，其中第二层是第一导电类型碳化硅的一注入层。

21.一种肖特基整流器包括：

一n型碳化硅基底；

在碳化硅基底上的一n型碳化硅阻挡层；

在碳化硅阻挡层上的一肖特基接触；

在碳化硅阻挡层上并邻近肖特基接触的一p型碳化硅外延区，以便在p型外延区和肖特基接触之间形成一非欧姆接触；以及

在阻挡层对面基底上的一欧姆接触；而且

其中p型碳化硅外延区自肖特基接触伸展一段为阻挡层厚度的约1.5至约5倍的距离。

22.按照权利要求21的一种肖特基整流器，还包括在阻挡层上的多个p型碳化硅岛；而且

其中肖特基接触重叠多个p型岛。

23.按照权利要求21的一种肖特基整流器，还包括电压阻挡层内有比电压阻挡层的载流子浓度更高的载流子浓度并邻近肖特基接触对面p型碳化硅外延区周边的一n型碳化硅区。

24.按照权利要求21的一种肖特基整流器，还包括安排在阻挡层和碳化硅基底之间的一层第一n型碳化硅层，其中第一碳化硅层具有比阻挡层更高的载流子浓度。

25.按照权利要求24的一种肖特基整流器，还包括：

其中欧姆接触在第二碳化硅层上。

26.按照权利要求25的一种肖特基整流器，其中第二层是第一导电类型碳化硅的一注入层。

27.一种制造碳化硅肖特基整流器的终端区的方法，该方法包括：

形成具有经选择的厚度和掺杂水平的一层p型碳化硅外延层以便在肖特基整流器的碳化硅阻挡层表面掺杂的基础上邻近肖特基整流器的肖特接触的一p型碳化硅区内提供电荷；以及

对p型碳化硅外延层加工图形以便邻近肖特基整流器的肖特基接触设置p型碳化硅区。

28.按照权利要求27的一种方法，其中对p型碳化硅外延层加工图形的步骤包括有步骤：

在p型碳化硅外延层上形成一氧化层；

对氧化层加工图形露出与肖特基接触对应的部分p型外延层；

以足以消耗尽所有露出部分p型外延层的温度和时间热氧化露出部分的p型外延层；以及

刻蚀p型外延层的热氧化部分以便露出在其上形成肖特基接触的部分阻挡层。

29.按照权利要求28的一种方法，其中热氧化p型外延层的步骤是在干燥的周围环境中进行的。

30.按照权利要求28的一种方法，其中热氧化p型外延层的步骤包括在低于1300℃左右的温度下氧化p型外延层的步骤。

31.按照权利要求28的一种方法，其中在刻蚀p型外延层的热氧化部分步骤之前的步骤为：

在阻挡层对面的碳化硅基底表面上形成一欧姆金属；以及

使欧姆金属退火以便形成对碳化硅基底的欧姆接触。

32.按照权利要求31的一种方法，其中在淀积欧姆金属的步骤之前进行向基底中注入n型掺杂剂的步骤以形成具有比基底的载流子浓度更高载流子浓度的一n型碳化硅区；而且

其中形成欧姆金属的步骤包括在基底的注入区上淀积欧姆金属的步骤。

33.按照权利要求32的一种方法，其中注入n型掺杂剂的步骤是在热氧化露出部分的p型外延层的步骤先前进行的，这使热氧化露出部分的p型外延层的步骤还激活n型掺杂剂。

34.按照权利要求31的一种方法，其中刻蚀p型外延层的热氧化的部分的步骤之后接着在阻挡层的露出的部分上进行淀积肖特基金属的步骤。

35.按照权利要求28的一种方法，其中对氧化层加工图形使与肖特基接触对应的部分p型外延层露出的步骤还包括对氧化层加工图形使与肖特基接触对应的部分p型外延层露出以及设置多个区的p型外延层的露出部分；

以足以耗尽所有露出部分的p型外延层的温度与时间热氧化包括多个区的p型外延层的露出部分；以及

刻蚀p型外延层的热氧化的部分使在其上形成肖特基接触的部分阻挡层露出，以此设置由p型碳化硅岛隔离开的阻挡层的多个露出部分。

36.按照权利要求26的一种方法，其中对氧化层加工图形露出与肖特基接触相对应的部分p型外延层的步骤之前进行的步骤是：

对氧化层和p型外延层加工图形露出肖特基整流器周边处的部分阻挡层；以及

向n型阻挡层的露出部分内注入n型掺杂剂以便在邻近p型外延层的周边处提供一n型掺杂剂的注入区。

37.按照权利要求27的一种方法，其中对碳化硅外延区的厚度和掺杂水平选择以使在邻近肖特基整流器的肖特基接触的p型碳化硅区内提供电荷，该电荷为

的约50％至约100％；

其中：

ε_r为SiC的相对介电常数；

ε_o为空气的介电常数；

E_c为SiC的临界电场；以及

q为电子电荷。

38.按照权利要求37的一种方法，其中厚度和掺杂水平提供电荷约为

的75％。

39.一种制造碳化硅肖特基整流器的方法，该方法包括的步骤有：

在n型碳化硅基底上形成一层第一n型碳化硅外延层，其中第一n型碳化硅外延层具有比碳化硅基底的载流子浓度更低的载流子浓度；

在第一n型外延层上形成一层p型碳化硅外延层；

在p型碳化硅外延层上形成一层加工图形的钝化氧化物以露出与肖特基整流器的肖特基接触相对应的部分p型碳化硅；

热氧化p型碳化硅的露出部分使p型碳化硅氧化为第一n型外延层；然后

在第一n型外延层对面的基底上淀积一欧姆接触金属并退火以设置对基底的欧姆接触；然后

去除氧化的p型碳化硅以露出与肖特基接触相对应的部分第一n型外延层；以及

在第一n型外延层的露出部分上形成肖特基金属以便对第一n型外延层设置肖特基接触。

40.按照权利要求39的一种方法，其中p型碳化硅外延层具有经选择的厚度和掺杂水平使在第一n型外延层的表面掺杂的基础上的邻近肖特基整流器的肖特基接触处的p型碳化硅区内提供电荷。

41.按照权利要求39的一种方法，还包括形成一第二n型碳化硅层的步骤，其中第二n型碳化硅层安排在碳化硅基底和第一n型外延层之间并具有与碳化硅基底的载流子浓度相近的载流子浓度。

42.按照权利要求39的一种方法，还包括步骤：

对p型外延层加工图形以露出邻近肖特基整流器周边的部分第一n型外延层；

向第一n型外延层的露出部分中注入n型掺杂剂；

热退火注入的掺杂剂以激活n型掺杂剂；以及

其中淀积钝化氧化物的步骤包括在p型外延层和第一n型外延层的注入区上淀积一钝化氧化物。

43.按照权利要求42的一种方法，其中注入的掺杂剂的热退火是在低于1300℃左右的温度下进行的。

44.按照权利要求42的一种方法，还包括向第一n型外延层对面的碳化硅基底中注入n型掺杂剂的步骤以提供一与碳化硅基底的载流子浓度有相近载流子浓度的n型碳化硅区。

45.按照权利要求46的一种方法，其中在注入n型掺杂剂的步骤之后接着在碳化硅基底的注入区上淀积一氧化物的步骤；以及

其中在热氧化的步骤之后接着进行从碳化硅基底的注入区去除氧化物的步骤。