CN111755531A - 超结碳化硅肖特基二极管 - Google Patents
超结碳化硅肖特基二极管 Download PDFInfo
- Publication number
- CN111755531A CN111755531A CN202010582122.1A CN202010582122A CN111755531A CN 111755531 A CN111755531 A CN 111755531A CN 202010582122 A CN202010582122 A CN 202010582122A CN 111755531 A CN111755531 A CN 111755531A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- epitaxial layer
- junction
- schottky diode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 62
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000002347 injection Methods 0.000 claims abstract description 22
- 239000007924 injection Substances 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 6
- 238000002513 implantation Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 abstract description 31
- 230000000694 effects Effects 0.000 abstract description 24
- 230000002441 reversible effect Effects 0.000 abstract description 19
- 230000005684 electric field Effects 0.000 description 43
- 230000015556 catabolic process Effects 0.000 description 32
- 239000007943 implant Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000006004 Quartz sand Substances 0.000 description 1
- 238000003723 Smelting Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000011335 coal coke Substances 0.000 description 1
- 239000010431 corundum Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002006 petroleum coke Substances 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种超结碳化硅肖特基二极管，包括碳化硅衬底、外延层、氧化层及金属电极层，外延层设置于碳化硅衬底上，外延层上开设梯形沟槽；氧化层设置于梯形沟槽内，并且氧化层与外延层的倾斜侧壁之间设置有注入区；金属电极层包括上接触电极和下接触电极，上接触电极设置于外延层远离碳化硅衬底上，下接触电极设置于碳化硅衬底上。本发明通过在外延层上开设梯形沟槽，并且在外延层和氧化层之间设置注入区，即通过在梯形沟槽侧壁注入既可以作为超结效应的负电荷耗尽区，也可以作为结势垒肖特基效应的埋结，因此这种结构的二极管结合了超结结构的耐高电压和结势垒肖特基二极管的低反向漏电电流，提升了二极管的性能。
Description
技术领域
本发明涉及半导体领域，特别是涉及一种超结碳化硅肖特基二极管。
背景技术
碳化硅(SiC)是用石英砂、石油焦(或煤焦)、木屑(生产绿色碳化硅时需要加食盐)等原料通过电阻炉高温冶炼而成。在当代C、N、B等非氧化物高技术耐火原料中，碳化硅为应用最广泛、最经济的一种，可以称为金钢砂或耐火砂。碳化硅(SiC)是最有前景的宽禁带材料之一，具有优异的材料性能，使得碳化硅可以应用在肖特基势垒二极管上。然而，在肖特基势垒二极管中，高于10倍的临界电场导致了肖特基势垒二极管中更大的反向泄漏电流，即使得肖特基势垒二极管中的表面电场较大，从而降低了二极管的性能优势，不利于产品的使用。
发明内容
本发明的目的是克服现有技术中的不足之处，提供一种高击穿电压、减少表面电场的超结碳化硅肖特基二极管。
本发明的目的是通过以下技术方案来实现的：
一种超结碳化硅肖特基二极管，包括：
碳化硅衬底，所述碳化硅衬底的材料掺杂类型为第一导电类型；
外延层，所述外延层设置于所述碳化硅衬底上，所述外延层上开设梯形沟槽，所述外延层的材料掺杂类型为第一导电类型；
氧化层，所述氧化层设置于所述梯形沟槽内，并且所述氧化层与所述外延层的倾斜侧壁之间设置有第二导电类型的注入区；及
金属电极层，所述金属电极层包括上接触电极和下接触电极，所述上接触电极设置于所述外延层远离所述碳化硅衬底上，所述下接触电极设置于所述碳化硅衬底上。
在其中一个实施例中，所述氧化层包括承托片及倾斜片，所述碳化硅衬底上设置有承载区，所述承托片设置于所述承载区上，所述倾斜片设置于所述承托片上，所述倾斜片与所述外延层的倾斜侧壁之间形成注入区。
在其中一个实施例中，所述注入区的注入掺杂浓度为0.5×1016cm-3～6×1017cm-3。
在其中一个实施例中，所述上接触电极由所述外延层的一侧壁延伸至所述梯形沟槽，以使所述注入区形成封闭的区域。
在其中一个实施例中，所述上接触电极截断后的半边宽度为0.25μm～2.50μm。
在其中一个实施例中，所述梯形沟槽的梯形腰与垂直面之间的夹角θ小于90°。
在其中一个实施例中，所述夹角θ的大小为0°～75°。
在其中一个实施例中，所述注入区的深度为0.2μm～0.9μm。
在其中一个实施例中，所述梯形沟槽的高度为2μm～9μm。
本发明相比于现有技术的优点及有益效果如下：
本发明为一种超结碳化硅肖特基二极管，通过在外延层上开设梯形沟槽，并且在外延层和氧化层之间设置注入区，即通过在梯形沟槽侧壁注入既可以作为超结效应的负电荷耗尽区，也可以作为结势垒肖特基效应的埋结，因此这种结构的二极管结合了超结结构的耐高电压和结势垒肖特基二极管的低反向漏电电流，提升了二极管的性能，实现了一种高击穿电压、减少表面电场的超结碳化硅肖特基二极管。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明一实施方式的超结碳化硅肖特基二极管的结构示意图；
图2为图1所示的超结碳化硅肖特基二极管的局部结构示意图；
图3为本发明的二极管在600V反向偏置的条件下由TCAD绘制的电场分布图；
图4为本发明的二极管在867.9V反向偏置的条件下由TCAD绘制的电场分布图；
图5为本发明的二极管在半平台宽度为0.75μm时击穿电压和表面电场的变化图；
图6为本发明的二极管在半平台宽度为1.75μm时击穿电压和表面电场的变化图；
图7为本发明的二极管的表面电场和击穿电压BV的权衡关系图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施方式。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本发明的公开内容理解的更加透彻全面。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
可以理解，碳化硅(SiC)是最有前景的宽禁带(WBG)材料之一，具有优异的材料性能，例如:高于10倍的临界电场。因此，它是各种功率器件非常有吸引力的材料，包括超结(SJ)器件和结势垒肖特基(JBS)二极管。
超结结构是从横向功率器件降低表面电场结构得到的启发，它首次提出是为了打破传统电力器件理想内阻的限制。在超结结构(SJ)中，漂移区是由多条n、p半导体层交替构成，形成了1D的净掺杂电荷平衡。在反向偏压条件下耗尽时，条带可以看成一个本征层，形成了近似均匀的电场分布，从而产生较高的击穿电压(BV)。由于SiC的注入功率要求较高，常用的制造超结碳化硅肖特基结构器件的方法是多注入-多外延(multi-implant-multi-epitaxy)或沟槽侧壁注入，在本研究中也会用到这些方法。
超结的概念可以应用于碳化硅功率二极管，包括PN结二极管或肖特基势垒二极管(SBD)。在低压二极管中，由于速度快和较低的传导损耗，在碳化硅的应用上，肖特基势垒二极管(SBD)比PN结二极管更合适。然而，由于肖特基势垒降低效应和隧道效应，碳化硅中高于10倍的临界电场导致了碳化硅肖特基势垒二极管(SBD)中更大的反向泄漏电流。基于这个原因，碳化硅在结势垒肖特基(SJB)应用中更有优势。结势垒肖特基二极管的元胞结构结合了肖特基二极管和PN结二极管，它提供了一个类似肖特基的开态和开关特性以及PN结二极管的类似关态特性。。对超结碳化硅肖特基二极管的研究主要集中在漏电流和导通电阻之间的权衡关系。设置具有沟槽的结势垒肖特基二极管也是为了改善这种关系。
本发明提出了一种结合SJ效应和JBS效应的新型碳化硅功率二极管。具体地，请参阅图1，一种超结碳化硅肖特基二极管，包括：碳化硅衬底100、外延层200、氧化层300及金属电极层400，所述碳化硅衬底的材料掺杂类型为第一导电类型，所述外延层的材料掺杂类型为第一导电类型，所述外延层200设置于所述碳化硅衬底100上，所述外延层200上开设梯形沟槽210；所述氧化层设置于所述梯形沟槽内，并且所述氧化层300与所述外延层200的倾斜侧壁之间设置有注入区500，所述注入区为第二导电类型；所述金属电极层400包括上接触电极410和下接触电极420，所述上接触电极410设置于所述外延层200远离所述碳化硅衬底100上，所述下接触电极420设置于所述碳化硅衬底100上。
本实施例中，第一导电类型为N型，第二导电类型为P型。在其它实施例中也能为：第一导电类型为P型，第二导电类型为N型。
具体地，所述梯形沟槽为倒梯字形沟槽。所述上接触电极410为阳极；所述下接触电极420为阴极。如此，通过在外延层上开设梯形沟槽，并且在外延层和氧化层之间设置注入区，即通过在梯形沟槽侧壁注入既可以作为超结效应的负电荷耗尽区，也可以作为结势垒肖特基效应的埋结，因此这种结构的二极管结合了超结结构的耐高电压和结势垒肖特基二极管的低反向漏电电流，提升了二极管的性能，实现了一种高击穿电压、减少表面电场的超结碳化硅肖特基二极管。
请参阅图2，所述氧化层300包括承托片310及倾斜片320，所述碳化硅衬底上设置有承载区，所述承托片设置于所述承载区上，所述倾斜片设置于所述承托片上，所述倾斜片与所述外延层的倾斜侧壁之间形成注入区。如此，通过设置承托片310，可以承载倾斜片320；所述倾斜片320用于围成注入区。
需要说明的是，所述注入区的深度为0.2μm～0.9μm。在本实施例中，所述注入区的深度为0.2μm，或者所述注入区的深度为0.9μm。在本实施例中，所述注入区的深度为0.4μm，或者所述注入区的深度为0.6μm，优选的，所述注入区的深度为0.5μm。
需要说明的是，所述梯形沟槽的高度为2μm～9μm。在本实施例中，所述梯形沟槽的高度为2μm，或者所述梯形沟槽的高度为9μm。在本实施例中，所述梯形沟槽的高度为4μm，或者所述梯形沟槽的高度为6μm，优选的，所述梯形沟槽的高度为5μm。
在本实施例中，所述碳化硅衬底为N型衬底。所述外延层为N型外延层；所述外延层的厚度为0.4um，所述碳化硅衬底的厚度为0.5um，所述氧化层的厚度为0.4um，所注入区为P+注入区。
需要说明的是，所述注入区的注入掺杂浓度为0.5×1016cm-3～6×1017cm-3。进一步地，所述注入区的注入掺杂浓度为1×1016cm-3～4×1017cm-3。所述上接触电极由所述外延层的一侧壁延伸至所述梯形沟槽，以使所述注入区形成封闭的区域。
请参阅图2，所述上接触电极截断后的半边宽度为0.25μm～2.50μm。在本实施例中，所述半边宽度为0.25μm，或者所述半边宽度为2.5μm，又或者所述半边宽度为0.75μm、1.0μm或1.75μm。在本实施例中，当上接触电极截断后，定义一半的上接触电极的宽度为半平台宽度W，并且本实施例中的上接触电极为阳极，也就是说，定义一半的阳极宽度为半平台宽度W。
请参阅图2，所述梯形沟槽的梯形腰与垂直面之间的夹角θ小于90°。需要说明的是，所述夹角θ的大小为0°～75°。优选的，夹角θ的大小为25°，所述在本实施例中，定义梯形沟槽的梯形腰与垂直面之间的夹角θ为侧壁注入角度θ。
在本实施例中，本发明的二极管主要应用于600V超结碳化硅肖特基二极管的设计。超结效应(SJ效应)的负电荷耗尽区和结势垒肖特基效应(JBS效应)的埋结都采用沟槽式侧壁注入方式。根据TCAD仿真结果，由沟槽蚀刻引入的侧壁注入角度在超结效应和结势垒肖特基效应的优化有着重要的作用。最优的超结-结势垒肖特基效应对应的半平台宽度(half mesa-width)为0.75μm，侧壁注入角度为25°，此时击穿电压(BV)能达到867.9V，而表面电场只有8.11×105V/cm。与临界电场3.01×106V/cm时的理论最大击穿电压BV(909V)相比，维持了95.5％的击穿电压BV，减少了73％的表面电场。
请参阅图2，将超结结构和结势垒肖特基二极管相结合，提出一种新型的超结碳化硅肖特基二极管，在本实施例中，狭窄的槽深与侧壁表面注入用于实现超结功能和结势垒肖特基功能。
根据注入的掺杂浓度，沟槽侧壁注入既可以作为超结效应的负电荷耗尽区，也可以作为结势垒肖特基效应的埋结，因此这种结构的二极管结合了超结结构的高电压和结势垒肖特基二极管的低反向漏电电流。
请参阅图3和图4，图3为在600V反向偏置的条件下由TCAD绘制的电场分布；图4为在867.9V反向偏置条件下的电场分布。为了减少计算量，只模拟一半的重复单元，根据反向偏置模拟结果，梯形N区与P注入区之间存在动态电荷平衡。这保证了在漂移区均匀的高电场分布，峰值电场从肖特基表面被推到沟底。模拟中还可以得到了氧化层中最大电场为8.879×106V/cm的漂移区台面边缘的击穿点，如图4所示。
实验对比：注入深度选择0.5μm，即所述注入区的深度为0.5μm。半平台宽度，即半边宽度分别选择0.75μm，1.0μm，1.25μm，1.5μm，1.75μm。注入掺杂浓度从1×1016cm-3到4×1017cm-3，侧壁注入角度从0°到45°。为了验证JBS效应，得到了在A点600v反向偏压点处的表面电场。由此可以得出下表。
表1
在表1中，用于Breakdown Voltage(V)代表击穿电压BV；Theta(deg)代表侧壁注入角度θ；Wmesa(μm)代表半平台宽度，即上接触电极截断后的半边宽度。由此表可知，半平台宽度越大，击穿电压BV就越小，说明半平台宽度越大，屏蔽性能越差。
请参阅图5和图6，图5为本发明的二极管在半平台宽度为0.75μm时击穿电压和表面电场的变化图；图6为本发明的二极管在半平台宽度为1.75μm时击穿电压和表面电场的变化图。图5和图6的横坐标均为注入区中的P型注入杂质的浓度，左边的纵坐标均为600V反向偏置电压条件下的表面电场的大小，右边的纵坐标均为击穿电压BV的大小。而图中的虚线线条1～6为在半平台宽度为0.75μm时，不同的侧壁注入角度θ的不同表面电场值；图中的实线线条7～12为在半平台宽度为0.75μm时，不同的侧壁注入角度θ的不同击穿电压值。在本实施例中，所述碳化硅衬底和所述外延层的材料掺杂类型为第一导电类型，所述P型注入杂质的材料掺杂类型为第二导电类型杂质。
而通过虚线线条图中可以得知，在600V反向偏置电压条件下，随着第二导电类型杂质的浓度的增加则表面电场的强度在变小，并且半平台宽度越小，则表面电场也越小。而通过实线线条图可以得知，随着第二导电类型杂质的浓度的增加则击穿电压BV呈现凸起的抛物线的形式，即击穿电压BV表现出由低到高，再由高到低的现象。
由此可知，在600V反向偏置电压条件下的表面电场和屏蔽功能对第二导电类型杂质非常敏感，平台宽度对表面电场也有影响，台面宽度越小明显使得表面电场也越小。由于小的表面电场可以代表具有较好的横向夹断条件，因此，在台面宽度的宽度较小条件下，也就是表面电场越小的情况下，可以使得结势垒肖特基二极管反向泄露越小。
从图中还可以看出，越大的侧壁注入角会需要更高的P型注入掺杂，从而获得最大的击穿电压BV和最小的表面电场。由于越大的侧壁注入角引起的梯形耗尽区违反了超结器件的1D净电荷平衡原理，但动态电荷平衡克服了这种不平衡，使得击穿电压BV略有减小(从0°的910V到45°的841V，如表1所示)。尽管最大击穿电压BV有所减小，在超结与结势垒肖特基结合时梯形耗尽区会有积极的影响。因此，根据需要获得最大的击穿电压BV和最小的表面电场的目的，需要找出在同一第二导电类型杂质的浓度下，最大的击穿电压BV和最小的表面电场，即在同一半平台宽度、同一侧壁注入角度θ以及第二导电类型杂质的浓度下，实线线条的击穿电压BV与虚线线条的表面电场的最大差值。
请参阅图7，图7为本发明的二极管的表面电场和击穿电压BV的权衡关系图。该图的横坐标为击穿电压BV的大小，纵坐标为表面电场的大小。从图中可知，梯形耗尽区在超结结构与结势垒肖特基结构结合上有重要的作用。这可以用结势垒肖特基结构和超结效果之间的权衡效果来说明，在结势垒肖特基效应中，关断状态的横向耗尽会挤压肖特基区电流通路，减少反向泄漏。因此，为了将尽可能多的耗尽区扩展到肖特基区，应在埋结中大量掺杂。另一方面，在高压超结效应下，为了使高电场区域垂直地向碳化硅衬底扩散，必须有一个轻掺杂层。这就需要一个电荷平衡的P注入区，其掺杂类似于N层。由于超结效应可以维持在P掺杂的范围内，权衡效应表明，更高的梯形注入区动态电荷平衡为结势垒肖特基结构效应和超结效应提供了更好的权衡条件。
通过本实施例中的几组数据可知，在本实施例中，较优的超结碳化硅肖特基二极管的条件为0.75μm的半平台宽度，25°的侧壁注入角度θ，从而可以使得击穿电压BV可以达到867.9V，表面电场8.11×105V/cm。将其与临界电场3.01×106V/cm时的理论最大SJ击穿电压BV(909V)相比，得到了95.5％的击穿电压BV，表面电场却减少了73％。在该情况下的导通电阻为0.89mΩ×cm2。
本发明相比于现有技术的优点及有益效果如下：
本发明为一种超结碳化硅肖特基二极管，通过在外延层上开设梯形沟槽，并且在外延层和氧化层之间设置注入区，即通过在梯形沟槽侧壁注入既可以作为超结效应的负电荷耗尽区，也可以作为结势垒肖特基效应的埋结，因此这种结构的二极管结合了超结结构的耐高电压和结势垒肖特基二极管的低反向漏电电流，提升了二极管的性能，实现了一种高击穿电压、减少表面电场的超结碳化硅肖特基二极管。
以上所述实施方式仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种超结碳化硅肖特基二极管，其特征在于，包括：
碳化硅衬底，所述碳化硅衬底的材料掺杂类型为第一导电类型；
外延层，所述外延层设置于所述碳化硅衬底上，所述外延层上开设梯形沟槽，所述外延层的材料掺杂类型为第一导电类型；
氧化层，所述氧化层设置于所述梯形沟槽内，并且所述氧化层与所述外延层的倾斜侧壁之间设置有第二导电类型的注入区；及
金属电极层，所述金属电极层包括上接触电极和下接触电极，所述上接触电极设置于所述外延层远离所述碳化硅衬底上，所述下接触电极设置于所述碳化硅衬底上。
2.根据权利要求1所述的超结碳化硅肖特基二极管，其特征在于，所述氧化层包括承托片及倾斜片，所述碳化硅衬底上设置有承载区，所述承托片设置于所述承载区上，所述倾斜片设置于所述承托片上，所述倾斜片与所述外延层的倾斜侧壁之间形成注入区。
3.根据权利要求1所述的超结碳化硅肖特基二极管，其特征在于，所述注入区的注入掺杂浓度为0.5×1016cm-3～6×1017cm-3。
4.根据权利要求1所述的超结碳化硅肖特基二极管，其特征在于，所述上接触电极由所述外延层的一侧壁延伸至所述梯形沟槽，以使所述注入区形成封闭的区域。
5.根据权利要求4所述的超结碳化硅肖特基二极管，其特征在于，所述上接触电极截断后的半边宽度为0.25μm～2.50μm。
6.根据权利要求1所述的超结碳化硅肖特基二极管，其特征在于，所述梯形沟槽的梯形腰与垂直面之间的夹角θ小于90°。
7.根据权利要求6所述的超结碳化硅肖特基二极管，其特征在于，所述夹角θ的大小为0°～75°。
8.根据权利要求1所述的超结碳化硅肖特基二极管，其特征在于，所述注入区的深度为0.2μm～0.9μm。
9.根据权利要求1所述的超结碳化硅肖特基二极管，其特征在于，所述梯形沟槽的高度为2μm～9μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010582122.1A CN111755531A (zh) | 2020-06-23 | 2020-06-23 | 超结碳化硅肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010582122.1A CN111755531A (zh) | 2020-06-23 | 2020-06-23 | 超结碳化硅肖特基二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111755531A true CN111755531A (zh) | 2020-10-09 |
Family
ID=72676876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010582122.1A Pending CN111755531A (zh) | 2020-06-23 | 2020-06-23 | 超结碳化硅肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111755531A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11757048B1 (en) | 2022-05-31 | 2023-09-12 | The 13Th Research Institute Of China Electronics Technology Group Corporation | Method for producing gallium oxide Schottky barrier diode with negative beveled angle terminal |
| WO2023231382A1 (zh) * | 2022-05-31 | 2023-12-07 | 中国电子科技集团公司第十三研究所 | 一种正磨角氧化镓肖特基二极管器件及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6710418B1 (en) * | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
| JP2007042997A (ja) * | 2005-08-05 | 2007-02-15 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP3172075U (ja) * | 2010-12-17 | 2011-12-01 | 台灣半導體股▲ふん▼有限公司 | ショットキーバリアダイオード構造 |
| CN103325846A (zh) * | 2013-06-19 | 2013-09-25 | 张家港凯思半导体有限公司 | 斜沟槽肖特基势垒整流器件及其制造方法 |
| CN103367462A (zh) * | 2012-04-01 | 2013-10-23 | 朱江 | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 |
| WO2017152443A1 (zh) * | 2016-03-08 | 2017-09-14 | 中国电子科技集团公司第二十四研究所 | 一种半导体元胞结构和功率半导体器件 |
-
2020
- 2020-06-23 CN CN202010582122.1A patent/CN111755531A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6710418B1 (en) * | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
| JP2007042997A (ja) * | 2005-08-05 | 2007-02-15 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP3172075U (ja) * | 2010-12-17 | 2011-12-01 | 台灣半導體股▲ふん▼有限公司 | ショットキーバリアダイオード構造 |
| CN103367462A (zh) * | 2012-04-01 | 2013-10-23 | 朱江 | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 |
| CN103325846A (zh) * | 2013-06-19 | 2013-09-25 | 张家港凯思半导体有限公司 | 斜沟槽肖特基势垒整流器件及其制造方法 |
| WO2017152443A1 (zh) * | 2016-03-08 | 2017-09-14 | 中国电子科技集团公司第二十四研究所 | 一种半导体元胞结构和功率半导体器件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11757048B1 (en) | 2022-05-31 | 2023-09-12 | The 13Th Research Institute Of China Electronics Technology Group Corporation | Method for producing gallium oxide Schottky barrier diode with negative beveled angle terminal |
| WO2023231382A1 (zh) * | 2022-05-31 | 2023-12-07 | 中国电子科技集团公司第十三研究所 | 一种正磨角氧化镓肖特基二极管器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9570560B2 (en) | Diffused junction termination structures for silicon carbide devices | |
| CA2195987C (en) | Semiconductor component with junction termination with high blocking effectiveness | |
| JP3634830B2 (ja) | 電力用半導体素子 | |
| JP4564510B2 (ja) | 電力用半導体素子 | |
| EP2710635B1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| KR101595587B1 (ko) | 실리콘 카바이드 디바이스를 위한 이중 가드 링 에지 종단 및 이를 포함하는 실리콘 카바이드 디바이스를 제조하는 방법 | |
| JP5185228B2 (ja) | 電力半導体デバイスのためのメサ終端構造とメサ終端構造をもつ電力半導体デバイスを形成するための方法 | |
| US7838377B2 (en) | Power semiconductor devices with mesa structures and buffer layers including mesa steps | |
| US9324787B2 (en) | Semiconductor device | |
| JP2009105200A (ja) | ジャンクションバリアショットキーダイオード | |
| CN107437566B (zh) | 一种具有复合介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN107768428A (zh) | 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法 | |
| CN105810754B (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN111755531A (zh) | 超结碳化硅肖特基二极管 | |
| CN112599524B (zh) | 一种具有增强可靠性的碳化硅功率mosfet器件 | |
| CN106158985A (zh) | 一种碳化硅结势垒肖特基二极管及其制作方法 | |
| KR101669987B1 (ko) | 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법 | |
| US20120037924A1 (en) | Junction Field-Effect Transistor | |
| CN110416295B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| JP5476439B2 (ja) | ジャンクションバリアショットキーダイオード | |
| US9484415B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN107833922B (zh) | 一种具有高k电荷补偿纵向双扩散金属氧化物宽带隙半导体场效应晶体管 | |
| JP2017098318A (ja) | 半導体装置およびその製造方法 | |
| US20220246770A1 (en) | Jbs device with improved electrical performances, and manufacturing process of the jbs device | |
| Zhang et al. | Enhanced Conduction Characteristics in SiC IGBT with Floating p-Grid Shielded Thick Current Storage Layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 214000 613, 614, 6 / F, building A3, 777 Jianshe West Road, Binhu District, Wuxi City, Jiangsu Province Applicant after: Wuxi Qianye Micro Nano Technology Co.,Ltd. Address before: 214000 613, 614, 6 / F, building A3, 777 Jianshe West Road, Binhu District, Wuxi City, Jiangsu Province Applicant before: Wuxi ganye micro nano Electronics Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 615, 6th Floor, Building A3, No. 777 Jianshe West Road, Binhu District, Wuxi City, Jiangsu Province, 214000 Applicant after: Wuxi Qianye Micro Nano Technology Co.,Ltd. Address before: 214000 613, 614, 6 / F, building A3, 777 Jianshe West Road, Binhu District, Wuxi City, Jiangsu Province Applicant before: Wuxi Qianye Micro Nano Technology Co.,Ltd. |
|
| CB02 | Change of applicant information |