WO2023231382A1 - 一种正磨角氧化镓肖特基二极管器件及其制备方法 - Google Patents
一种正磨角氧化镓肖特基二极管器件及其制备方法 Download PDFInfo
- Publication number
- WO2023231382A1 WO2023231382A1 PCT/CN2022/140335 CN2022140335W WO2023231382A1 WO 2023231382 A1 WO2023231382 A1 WO 2023231382A1 CN 2022140335 W CN2022140335 W CN 2022140335W WO 2023231382 A1 WO2023231382 A1 WO 2023231382A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- gallium oxide
- layer
- epitaxial layer
- diode device
- preparing
- Prior art date
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 147
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 147
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 29
- 238000005566 electron beam evaporation Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000000227 grinding Methods 0.000 description 23
- 238000002360 preparation method Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Definitions
- Gallium oxide is an emerging semiconductor material with a series of excellent properties such as a large bandgap width and high theoretical breakdown field strength. The use of gallium oxide to manufacture power semiconductor devices has gradually become an important development direction. In some specific areas, gallium oxide power devices are expected to replace traditional silicon-based power devices.
- Schottky diode is a power semiconductor device. Schottky diodes made of gallium oxide can be called gallium oxide Schottky diodes. Schottky diodes have the advantages of high switching frequency and forward voltage drop. However, the reduction in Schottky barrier height caused by the image force will limit the advantageous characteristics of gallium oxide Schottky diodes. In order to solve this problem, high-resistance terminals, field plate terminals or ground-angle terminals can be used, all of which are beneficial to improving device characteristics.
- the present application provides a positive grinding angle gallium oxide diode device and a preparation method thereof.
- the preparation method can realize the processing of the positive grinding angle terminal structure of the gallium oxide Schottky diode, thereby effectively improving the device characteristics.
- gallium oxide diode device including:
- the gallium oxide epitaxial layer 2 can be cleaned with acetone, isopropyl alcohol and deionized water.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请涉及半导体器件制造技术领域，并提供了一种正磨角氧化镓肖特基二极管器件及其制备方法，该制备方法包括：在氧化镓外延层上制备预设图案的光刻胶层；其中，部分氧化镓外延层未被光刻胶层覆盖，氧化镓外延层形成于氧化镓衬底的上表面；在氧化镓外延层和光刻胶层上制备预设形状的第一电极层；以水平面为基准，将氧化镓衬底分别向两个相反的方向旋转第一倾斜角度和第二倾斜角度，并分别对被预设形状的阳极金属层覆盖的氧化镓外延层进行刻蚀；其中，第一倾斜角度和第二倾斜角度均小于90°；在所述氧化镓衬底下表面形成第二电极层。本申请能够较容易地加工出氧化镓肖特基二极管正磨角终端结构，从而有效提升二极管器件的耐压性。
Description
本专利申请要求于2022年5月31日提交的中国专利申请No.CN 202210612243.5的优先权。在先申请的公开内容通过整体引用并入本申请。
本申请属于半导体器件制造技术领域，尤其涉及一种正磨角氧化镓肖特基二极管器件及其制备方法。
氧化镓是一种新兴的半导体材料，其具有很大的禁带宽度、较高的理论击穿场强等一系列优良性能。使用氧化镓制造功率半导体器件，逐渐成为重要的发展方向。在某些特定领域，氧化镓功率器件有望取代传统的硅基功率器件。肖特基二极管是一种功率半导体器件，使用氧化镓制备的肖特基二极管可以称为氧化镓肖特基二极管。肖特基二极管具有开关频率高和正向压降低等优势特性。然而，镜像力导致的肖特基势垒高度的降低，会限制氧化镓肖特基二极管的优势特性。为了解决这一问题，可以采用高阻终端、场板终端或磨角终端，它们均有利于改善器件特性。
磨角终端是一种利用刻蚀等手段在肖特基二极管上形成的斜角结构。磨角终端分为正磨角终端和负磨角终端。如图6所示，一个肖特基二极管的基础结构一般包括阴极61、衬底62、外延层63和阳极64。图7示出了一个具有负磨角终端的肖特基二极管，它是在图6所示的肖特基二极管的基础上形成的，其外延层631附带有负磨角终端65。图8示出了一个具有正磨角终端的肖特基二极管，它是在图6所示的肖特基二极管的基础上形成的，其外延层632附带有正磨角终端66。
相比负磨角终端，正磨角终端更具有优势，其表面电场调控能力更强，并且更节省面积。但是如图8所示，对于正磨角终端66，其大部分隐藏于阳极64的下方。常规的刻蚀方法难以去除隐藏在阳极64下方的材料，以形成正磨角终端66。即，常规的刻蚀方法难以加工出正磨角终端。
本申请提供了一种正磨角氧化镓二极管器件及其制备方法，该制备方法能够实现氧化镓肖特基二极管正磨角终端结构的加工，从而有效改善器件特性。
本申请是通过如下技术方案实现的：
第一方面，本申请提供了一种正磨角氧化镓肖特基二极管器件的制备方法，该方法包括：
在氧化镓外延层上制备预设图案的光刻胶层；其中，部分所述氧化镓外延层未被所述光刻胶层覆盖，所述氧化镓外延层形成于氧化镓衬底的上表面；
在所述氧化镓外延层和所述光刻胶层上制备预设形状的第一电极层；
以水平面为基准，将所述氧化镓衬底分别向两个相反的方向旋转第一倾斜角度和第二倾斜角度，并分别对被所述预设形状的阳极金属层覆盖的氧化镓外延层进行刻蚀；其中，所述第一倾斜角度和所述第二倾斜角度均小于90°；
在所述氧化镓衬底下表面形成第二电极层。
在第一方面的一种可能的实现方式中，所述在所述氧化镓外延层上制备预设图案的光刻胶层，包括：
在所述氧化镓外延层上制备光刻胶层；
对所述光刻胶层进行刻蚀，露出部分所述氧化镓外延层，形成所述预设图案的光刻胶层。
在第一方面的一种可能的实现方式中，在所述氧化镓外延层和所述光刻胶层上制备预设形状的第一电极层，包括：
在所述预设图案的光刻胶层和露出的所述氧化镓外延层上制备所述第一电极层；
去除所述预设图案的光刻胶层上的部分第一电极层，并去除所述预设图案的光刻胶层，形成所述预设形状的第一电极层。
在第一方面的一种可能的实现方式中，所述第一倾斜角度与所述第二倾斜角度范围均为：30°至60°。
在第一方面的一种可能的实现方式中，所述第一倾斜角度与所述第二倾斜角度相等。
在第一方面的一种可能的实现方式中，所述对被所述预设形状的第一电极层覆盖的氧化镓外延层进行刻蚀时，刻蚀次数为多次；以保证刻蚀完成后的精度满足预设精度要求。
在第一方面的一种可能的实现方式中，所述第一电极层通过电子束蒸发或者溅射金属得到；所述第二电极层通过电子束蒸发得到。
在第一方面的一种可能的实现方式中，所述氧化镓衬底为N型高掺杂氧化镓衬底；
所述氧化镓外延层为N型低掺杂氧化镓外延层。
第二方面，本申请实施例提供了一种氧化镓二极管器件，包括：
氧化镓衬底；
氧化镓外延层，形成于所述氧化镓衬底上表面，所述氧化镓外延层上部为一个凸台结构；所述凸台结构的宽度从所述氧化镓外延层到所述氧化镓衬底方向逐渐减小；
第一电极，形成于所述氧化镓外延层上；
第二电极，形成于所述氧化镓衬底下表面。
在第二方面的一种可能的实现方式中，所述氧化镓二极管器件使用如第一方面任一项可能的实现方式所述的方法制备得到。
可以理解的是，上述第二方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。
本申请实施例与现有技术相比存在的有益效果是：
本申请提供的制备方法，通过将氧化镓衬底分别向两个相反的方向旋转一定角度，能够使第一电极层下方的氧化镓外延层暴露于刻蚀范围内，从而实现正磨角终端的加工，解决了常规刻蚀方法难以加工出正磨角终端的技术问题。上述制备方法还采用多次非垂直角度互相补充，阳极自对准填充和氧化镓刻蚀等手段，最终得到了具有正磨角终端的氧化镓二极管器件；该器件具有良好的耐压特性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实方式例提供的氧化镓二极管器件的制备方法流程示意图；
图2是本申请一实施方式提供的制备预设图案的光刻胶层的结构示意图；
图3是本申请一实施方式提供的制备预设形状的第一电极层的结构示意图；
图4是本申请一实施方式提供的制备刻蚀后的氧化镓外延层的结构示意图；
图5是本申请一实施方式提供的氧化镓二极管器件的结构示意图；
图6是现有技术中肖特基二极管的结构组成示意图；
图7是具有负磨角终端的肖特基二极管的结构组成示意图；
图8是具有正磨角终端的肖特基二极管的结构组成示意图。
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
磨角终端是提升功率二极管性能的重要的终端结构之一。其中，正磨角终端比负磨角终端的表面电场调控能力更强，且更节省面积。然而，目前常规的刻蚀方法难以加工出正磨角终端结构；因此，亟需开发新的制备技术。
为了解决上述问题，本申请提供了一种正磨角氧化镓肖特基二极管器件的制备方法。该方法通过以下步骤制备具有正磨角终端的氧化镓肖特基二极管：在氧化镓外延层上制备预设图案的光刻胶层，部分氧化镓外延层未被光刻胶层覆盖；氧化镓外延层形成于氧化镓衬底的上表面；在氧化镓外延层和光刻胶层上制备预设形状的第一电极层；以水平面为基准，将氧化镓衬底分别向两个相反的方向旋转第一倾斜角度和第二倾斜角度，对位于预设形状的阳极金属层覆盖的氧化镓外延层进行刻蚀，第一倾斜角度和第二倾斜角度均小于90°；在所述氧化镓衬底下表面形成第二电极层。
以下结合附图和具体实施方式，对上述制备方法加以详细说明。如图1所示，上述制备方法包括步骤101至步骤104四个步骤，分别详述如下。
在步骤101中，在氧化镓外延层2上制备预设图案的光刻胶层3；其中，部分氧化镓外延层2未被光刻胶层3覆盖，氧化镓外延层2形成于氧化镓衬底1的上表面。
具体的，在氧化镓外延层2上制备预设图案的光刻胶层3，包括：
在氧化镓外延层2上制备光刻胶层3，如图2（a）所示；
对光刻胶层3进行刻蚀，露出部分氧化镓外延层2，形成预设图案的光刻胶层3，如图2（b）所示；
其中，在氧化镓外延层2上制备光刻胶层3之前，可以对氧化镓外延层2进行清洗；
示例性的，可以依次用丙酮、异丙醇和去离子水清洗氧化镓外延层2。
其中，对光刻胶层3进行刻蚀包括：对光刻胶层3进行光刻、曝光、显影并露出氧化镓外延层2。
在步骤102中，在氧化镓外延层2和光刻胶层3上制备预设形状的第一电极层4。
具体的,在氧化镓外延层2和光刻胶层3上制备预设形状的第一电极层4，包括：
在预设图案的光刻胶层3和露出的氧化镓外延层2上制备第一电极层4，如图3（a）所示；去除预设图案的光刻胶层3上的部分第一电极层4，去除预设图案的光刻胶层3，形成预设形状的第一电极层4，如图3（b）所示。
具体的，第一电极层4可以通过电子束蒸发或者溅射金属得到。
示例性的，当以自对准方式溅射阳极金属形成第一电极层4时，靶材纯度可以为99.99%，溅射功率可以为150W。
示例性的，电子束蒸发阳极金属形成第一电极层4后，可以剥离多余金属，再进行清洗。
其中，第一电极层4的厚度与光刻胶层3的厚度可以相等，可以不相等。
示例性的，第一电极层4的材质可以为Ni或Au。其中，当第一电极层4的材质为Ni时，第一电极层4的厚度可以为50nm；当第一电极层4的材质为Au时，第一电极层4的厚度可以为400nm。
在步骤103中，参见图4，以水平面为基准，将氧化镓衬底1分别向两个相反的方向旋转第一倾斜角度和第二倾斜角度，并分别对被预设形状的第一电极层4覆盖的氧化镓外延层2进行刻蚀；其中，第一倾斜角度和第二倾斜角度均小于90°。
具体的，第一倾斜角度与第二倾斜角度的范围均为：30°至60°。
具体的，第一倾斜角度与第二倾斜角度相等。
具体的，对被预设形状的第一电极层4覆盖的氧化镓外延层2进行刻蚀时，刻蚀次数可以为多次，以保证刻蚀完成后的精度满足预设精度要求。
其中，刻蚀完氧化镓外延层2后，可以清洗氧化镓外延层2。
示例性的，可以用丙酮、异丙醇和去离子水清洗氧化镓外延层2。
示例性的，可以采用ICP（Inductively Coupled Plasma，电感耦合等离子体）刻蚀实现氧化镓外延层2的刻蚀；将氧化镓衬底1旋转第一倾斜角度θ，ICP刻蚀沿刻蚀方向A刻蚀氧化镓外延层2，如图4所示；将氧化镓衬底1旋转第二倾斜角度α，ICP刻蚀沿刻蚀方向B刻蚀氧化镓外延层2，如图4所示；刻蚀气体可以为SF6或Ar或BCl
3或其它刻蚀气体；第一倾斜角度θ，90°＞θ＞0°，较优范围60°≥θ≥30°；第二倾斜角度α，90°＞α＞0°，较优范围60°≥θ≥30°；α与θ可以相等，也可以不等；其中，α与θ相等，即角度互相补充时，效果更优。
在步骤104中，参见图5，在氧化镓衬底下表面形成第二电极层5。
具体的，第二电极层5可以通过电子束蒸发得到。
示例性的，第二电极层5的材质可以为Ti或Au。其中，当第二电极层5的材质为Ti时，第二电极层5的厚度可以为20nm；当第二电极层5的材质为Au时，第二电极层5的厚度可以为400nm。
上述正磨角氧化镓肖特基二极管器件的制备方法，通过将氧化镓衬底分别向两个相反的方向旋转一定角度，能够使第一电极层下方的氧化镓外延层暴露于刻蚀范围内，从而实现正磨角终端的加工，解决了常规刻蚀方法难以加工出正磨角终端的技术问题。上述制备方法还采用了多次非垂直角度互相补充，阳极自对准填充和氧化镓刻蚀等手段，最终得到了具有正磨角终端的氧化镓二极管器件。上述方法提供了一种新的氧化镓二极管器件制备方法。
本申请还提供了一种正磨角氧化镓肖特基二极管器件，参见图5，该氧化镓二极管器件，包括：氧化镓衬底1、氧化镓外延层2、第一电极4和第二电极5。氧化镓外延层2形成于氧化镓衬底1上表面；氧化镓外延层2上部为一个凸台结构，该凸台结构的宽度从氧化镓外延层2到氧化镓衬底1方向逐渐减小。第一电极4形成于氧化镓外延层上。第二电极5形成于氧化镓衬底下表面。
其中，台面倾斜角度，相对于与衬底平面垂直方向，为30°至60°。
示例性的，该正磨角氧化镓肖特基二极管器件可以通过上述正磨角氧化镓肖特基二极管器件的制备方法制备得到。
应理解，上述实施方式中各步骤的序号的大小并不意味着执行顺序的先后。各过程的执行顺序应以其功能和内在逻辑确定，各步骤的序号不应对本申请的实施过程构成任何限定。
以上所述实施方式仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施方式对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施方式技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
- 一种正磨角氧化镓肖特基二极管器件的制备方法，其特征在于，包括：在氧化镓外延层上制备预设图案的光刻胶层；其中，部分所述氧化镓外延层未被所述光刻胶层覆盖，所述氧化镓外延层形成于氧化镓衬底的上表面；在所述氧化镓外延层和所述光刻胶层上制备预设形状的第一电极层；以水平面为基准，将所述氧化镓衬底分别向两个相反的方向旋转第一倾斜角度和第二倾斜角度，并分别对被所述预设形状的阳极金属层覆盖的氧化镓外延层进行刻蚀；其中，所述第一倾斜角度和所述第二倾斜角度均小于90°；在所述氧化镓衬底下表面形成第二电极层。
- 如权利要求1所述的正磨角氧化镓肖特基二极管器件的制备方法，其特征在于，所述在所述氧化镓外延层上制备预设图案的光刻胶层，包括：在所述氧化镓外延层上制备光刻胶层；对所述光刻胶层进行刻蚀，露出部分所述氧化镓外延层，形成所述预设图案的光刻胶层。
- 如权利要求1所述的正磨角氧化镓肖特基二极管器件的制备方法，其特征在于，在所述氧化镓外延层和所述光刻胶层上制备预设形状的第一电极层，包括：在所述预设图案的光刻胶层和露出的所述氧化镓外延层上制备所述第一电极层；去除所述预设图案的光刻胶层上的部分第一电极层，并去除所述预设图案的光刻胶层，形成所述预设形状的第一电极层。
- 如权利要求1所述的正磨角氧化镓肖特基二极管器件的制备方法，其特征在于，所述第一倾斜角度与所述第二倾斜角度范围均为：30°至60°。
- 如权利要求1所述的二极管器件的制备方法，其特征在于，所述第一倾斜角度与所述第二倾斜角度相等。
- 如权利要求1所述的正磨角氧化镓肖特基二极管器件的制备方法，其特征在于，所述对被所述预设形状的第一电极层覆盖的氧化镓外延层进行刻蚀时，刻蚀次数为多次。
- 如权利要求1所述的正磨角氧化镓肖特基二极管器件的制备方法，其特征在于，所述第一电极层通过电子束蒸发或者溅射金属得到；所述第二电极层通过电子束蒸发得到。
- 如权利要求1所述的正磨角氧化镓肖特基二极管器件的制备方法，其特征在于，所述氧化镓衬底为N型高掺杂氧化镓衬底；所述氧化镓外延层为N型低掺杂氧化镓外延层。
- 一种正磨角氧化镓肖特基二极管器件，其特征在于，包括：氧化镓衬底；氧化镓外延层，形成于所述氧化镓衬底上表面，所述氧化镓外延层上部为一个凸台结构；所述凸台结构的宽度从所述氧化镓外延层到所述氧化镓衬底方向逐渐减小；第一电极，形成于所述氧化镓外延层上；第二电极，形成于所述氧化镓衬底下表面。
- 一种氧化镓二极管器件，其特征在于，所述氧化镓二极管器件用如权利要求1至8任一项所述的方法制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US18/139,922 US11757048B1 (en) | 2022-05-31 | 2023-04-26 | Method for producing gallium oxide Schottky barrier diode with negative beveled angle terminal |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210612243.5A CN115083922A (zh) | 2022-05-31 | 2022-05-31 | 一种正磨角氧化镓肖特基二极管器件及其制备方法 |
| CN202210612243.5 | 2022-05-31 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| US18/139,922 Continuation US11757048B1 (en) | 2022-05-31 | 2023-04-26 | Method for producing gallium oxide Schottky barrier diode with negative beveled angle terminal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2023231382A1 true WO2023231382A1 (zh) | 2023-12-07 |
Family
ID=83248402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2022/140335 WO2023231382A1 (zh) | 2022-05-31 | 2022-12-20 | 一种正磨角氧化镓肖特基二极管器件及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115083922A (zh) |
| WO (1) | WO2023231382A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115083922A (zh) * | 2022-05-31 | 2022-09-20 | 中国电子科技集团公司第十三研究所 | 一种正磨角氧化镓肖特基二极管器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068689A (ja) * | 1999-08-26 | 2001-03-16 | Fuji Electric Co Ltd | ショットキーバリアダイオードの製造方法 |
| CN101807647A (zh) * | 2010-03-19 | 2010-08-18 | 厦门市三安光电科技有限公司 | 具有倾斜侧面的铝镓铟磷系发光二极管的制作工艺 |
| CN102496572A (zh) * | 2011-12-29 | 2012-06-13 | 江苏宏微科技有限公司 | 快恢复外延型二极管及其制备方法 |
| CN111755531A (zh) * | 2020-06-23 | 2020-10-09 | 无锡市乾野微纳电子有限公司 | 超结碳化硅肖特基二极管 |
| CN115083922A (zh) * | 2022-05-31 | 2022-09-20 | 中国电子科技集团公司第十三研究所 | 一种正磨角氧化镓肖特基二极管器件及其制备方法 |
-
2022
- 2022-05-31 CN CN202210612243.5A patent/CN115083922A/zh active Pending
- 2022-12-20 WO PCT/CN2022/140335 patent/WO2023231382A1/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068689A (ja) * | 1999-08-26 | 2001-03-16 | Fuji Electric Co Ltd | ショットキーバリアダイオードの製造方法 |
| CN101807647A (zh) * | 2010-03-19 | 2010-08-18 | 厦门市三安光电科技有限公司 | 具有倾斜侧面的铝镓铟磷系发光二极管的制作工艺 |
| CN102496572A (zh) * | 2011-12-29 | 2012-06-13 | 江苏宏微科技有限公司 | 快恢复外延型二极管及其制备方法 |
| CN111755531A (zh) * | 2020-06-23 | 2020-10-09 | 无锡市乾野微纳电子有限公司 | 超结碳化硅肖特基二极管 |
| CN115083922A (zh) * | 2022-05-31 | 2022-09-20 | 中国电子科技集团公司第十三研究所 | 一种正磨角氧化镓肖特基二极管器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115083922A (zh) | 2022-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2023231382A1 (zh) | 一种正磨角氧化镓肖特基二极管器件及其制备方法 | |
| EP2553715B1 (en) | Semiconductor device and method of forming a staircase structure in a target substrate for manufacturing a semiconductor device | |
| CN108281491B (zh) | 一种具有台阶结构的碳化硅功率器件及其制备方法 | |
| US20060214268A1 (en) | SiC semiconductor device | |
| CN112038393A (zh) | 一种碳化硅功率二极管器件及其制备方法 | |
| CN108682625A (zh) | 基于场板和P型GaN帽层的RESURF GaN基肖特基势垒二极管 | |
| US11757048B1 (en) | Method for producing gallium oxide Schottky barrier diode with negative beveled angle terminal | |
| CN112885938B (zh) | 一种银基键合的反极性GaAs基AlGaInP红光LED芯片的制备方法 | |
| CN114743875A (zh) | 一种氧化镓二极管器件及其制备方法 | |
| JP2002368231A (ja) | 半導体装置及びその製造方法 | |
| CN104867828A (zh) | 一种砷化镓基半导体器件的制作方法 | |
| CN105449004B (zh) | 一种AlGaAs梁式引线PIN二极管及其制备方法 | |
| CN114566550A (zh) | 一种垂直氮化镓肖特基二极管及其制备方法 | |
| JPH11135522A (ja) | 化合物半導体装置の製造方法 | |
| CN103871858A (zh) | 一种磷化铟基异质结晶体管亚微米发射极的制作方法 | |
| CN111192927A (zh) | 氧化镓肖特基二极管及其制作方法 | |
| CN108899277B (zh) | 肖特基二极管的制备方法 | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| CN1047025C (zh) | 大台面电力半导体器件的玻璃钝化方法 | |
| CN109065554B (zh) | 一种高占空比背照式GaN探测器阵列及其制作方法 | |
| CN115148580A (zh) | 一种二氧化硅倾斜台面结构的制作方法及其应用 | |
| US20230162995A1 (en) | Method for Improving Stability of Etching Rate of Etching Chamber | |
| CN109390416A (zh) | 沟槽式肖特基的终端结构及沟槽式肖特基 | |
| CN117457492A (zh) | 异质结双极型晶体管制备方法及异质结双极型晶体管 | |
| CN218867113U (zh) | 毫米波薄膜肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 22944683 Country of ref document: EP Kind code of ref document: A1 |