CN117457492A - 异质结双极型晶体管制备方法及异质结双极型晶体管 - Google Patents
异质结双极型晶体管制备方法及异质结双极型晶体管 Download PDFInfo
- Publication number
- CN117457492A CN117457492A CN202311129266.1A CN202311129266A CN117457492A CN 117457492 A CN117457492 A CN 117457492A CN 202311129266 A CN202311129266 A CN 202311129266A CN 117457492 A CN117457492 A CN 117457492A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- emitter
- bipolar transistor
- heterojunction bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 238000004544 sputter deposition Methods 0.000 claims abstract description 6
- 230000008021 deposition Effects 0.000 claims abstract description 5
- 230000000873 masking effect Effects 0.000 claims description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 239000003292 glue Substances 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 239000007853 buffer solution Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical group [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 3
- 238000002791 soaking Methods 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 238000010408 sweeping Methods 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 abstract description 9
- 230000007797 corrosion Effects 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 53
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
本申请适用于半导体器件技术领域，提供了一种异质结双极型晶体管制备方法及异质结双极型晶体管，该方法包括：在从下到上依次为基区外延层、发射区InP层和发射区帽层的晶圆上表面溅射金属层和淀积介质层；对介质层和金属层刻蚀，对发射区帽层腐蚀；刻蚀后的金属层构成发射区电极；淀积隔离介质层；去除介质层和介质层外表面的隔离介质层；对目标隔离介质层刻蚀，对发射区InP层腐蚀；腐蚀后的发射区InP层和发射区帽层构成发射区台面；在基区外延层上表面制备基区电极。本申请能够减小发射区台面的横向腐蚀距离，减小基区电极与发射区台面的间距，从而减小RB‑table，提高异质结双极型晶体管的输入电流能力和频率性能。
Description
技术领域
本申请属于半导体器件技术领域，尤其涉及一种异质结双极型晶体管制备方法及异质结双极型晶体管。
背景技术
异质结双极型晶体管(Heterojunction Bipolar Transistor，HBT)具有较低的噪声和较高的工作频率，在高频模拟电路、高线性度电路和高速数字电路设计领域被广泛应用。异质结双极型晶体管的基区电阻(RB)主要由基区电极电阻(RB-metal)、基区欧姆接触电阻(RB-contact)和基区台面横向电阻(RB-table)构成，而由于基区外延层的厚度通常很薄，RB-table占基区电阻的比重较高。基区电阻的大小将直接影响异质结双极型晶体管的灌电流能力以及频率特性，尤其异质结双极型晶体管的最高振荡频率直接受RB-table影响。因此，为提高异质结双极型晶体管的输入电流能力和频率性能，需要减小RB-table。
影响RB-table大小的主要因素有基区台面的厚度、基区掺杂浓度和基区到发射区间距。其中，增大基区台面的厚度可以增大RB-table的横截面面积，从而减小RB-table，但同时会增大基区纵向电阻，导致异质结双极型晶体管的发射结的注入效率下降。增大基区掺杂浓度可以减小基区台面电阻率，从而减小RB-table，但同时也会导致异质结双极型晶体管的发射结的注入效率下降。减小基区-发射区间距可以减小RB-table的电阻长度，从而减小RB-table，且不会对异质结双极型晶体管的关键性能造成不良影响。
因此相关技术中，通常采用减小基区-发射区间距的方法减小RB-table，也就是控制基区-发射区间距等于发射区台面的横向腐蚀距离，从而实现对基区-发射区间距的控制，减小RB-table。然而，这种方法在应用中会出现明显的发射区台面横掏现象，导致发射区台面的横向腐蚀距离增大，增大了RB-table，进而影响了异质结双极型晶体管的输入电流能力和频率性能。
发明内容
本申请实施例提供了一种异质结双极型晶体管制备方法及异质结双极型晶体管，以解决相关技术中发射区台面的横向腐蚀距离大，导致RB-table增大，进而影响异质结双极型晶体管的输入电流能力和频率性能的技术问题。
本申请是通过如下技术方案实现的：
第一方面，本申请实施例提供了一种异质结双极型晶体管制备方法，包括：在晶圆上表面依次溅射金属层和淀积介质层，晶圆从下到上依次为基区外延层、发射区InP(磷化铟)层和发射区帽层；
在介质层上表面的第一预设区域涂覆掩蔽胶，利用掩蔽胶的掩蔽作用，对介质层和金属层进行刻蚀，以及对发射区帽层进行腐蚀；刻蚀后的金属层构成发射区电极；
去除掩蔽胶，在介质层、金属层和发射区帽层外表面，以及发射区InP层上表面淀积隔离介质层；
在发射区InP层上表面涂覆光刻胶，利用光刻胶的掩蔽作用，去除介质层和介质层外表面的隔离介质层，并去除光刻胶；光刻胶的上表面与金属层的上表面位于同一水平线；
在金属层上表面和目标隔离介质层上表面的第二预设区域涂覆掩蔽胶，利用掩蔽胶的掩蔽作用，对目标隔离介质层进行刻蚀，以及对发射区InP层进行腐蚀，去除掩蔽胶；目标隔离介质层为发射区InP层上表面的隔离介质层；腐蚀后的发射区InP层和发射区帽层构成发射区台面；
在基区外延层上表面制备基区电极。
结合第一方面，在一些可能的实现方式中，在发射区InP层上表面涂覆光刻胶，包括：在发射区InP层上表面旋涂光刻胶，采用等离子处理方式进行扫胶，直至光刻胶的上表面与金属层的上表面位于同一水平线。
结合第一方面，在一些可能的实现方式中，去除介质层和介质层外表面的隔离介质层，包括：利用氢氟酸缓冲液浸泡介质层和介质层外表面的隔离介质层，直至介质层和介质层外表面的隔离介质层去除。
结合第一方面，在一些可能的实现方式中，在基区外延层上表面制备基区电极，包括：采用自对准工艺，在基区外延层上表面蒸发制备两个基区电极，两个基区电极分别位于发射区InP层的两侧。
结合第一方面，在一些可能的实现方式中，第一预设区域为介质层上表面的中间区域；第二预设区域为目标隔离介质层上表面的靠近发射区电极垂直投影的区域。
结合第一方面，在一些可能的实现方式中，金属层为钨钛层，介质层为二氧化硅层，隔离介质层为氮化硅层。
结合第一方面，在一些可能的实现方式中，金属层的厚度为700纳米，介质层的厚度为700纳米，发射区帽层的厚度为100纳米，发射区InP层的厚度为170纳米，隔离介质层的厚度为30纳米，基区电极的厚度为50纳米。
结合第一方面，在一些可能的实现方式中，采用光刻的方式涂覆掩蔽胶。
结合第一方面，在一些可能的实现方式中，采用湿法腐蚀方法对发射区帽层进行腐蚀；采用湿法腐蚀方法对发射区InP层进行腐蚀。
第二方面，本申请实施例提供了一种异质结双极型晶体管，应用如第一方面任一项所述的异质结双极型晶体管制备方法得到。
可以理解的是，上述第二方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。
本申请实施例与现有技术相比存在的有益效果是：
本申请实施例提供的异质结双极型晶体管制备方法及异质结双极型晶体管，在从下到上依次为基区外延层、发射区InP层和发射区帽层的晶圆上表面溅射金属层和淀积介质层，对介质层和金属层进行刻蚀，以及对发射区帽层进行腐蚀，刻蚀后的金属层构成发射区电极，之后，在介质层、金属层和发射区帽层外表面，以及发射区InP层上表面淀积隔离基质层，并去除介质层和介质层外表面的隔离介质层，然后，对目标隔离介质层进行刻蚀，以及对发射区InP层进行腐蚀，腐蚀后的发射区InP层和发射区帽层构成发射区台面，最后，在基区外延层上表面制备基区电极，可以利用腐蚀时掩蔽胶和隔离介质层作为保护侧壁的掩蔽作用，避免腐蚀过程中发射区InP层过度内切，减小发射区台面的横向腐蚀距离，保证基区电极与发射区台面的间距较小，从而减小RB-table，提高异质结双极型晶体管的输入电流能力和频率性能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本说明书。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的异质结双极型晶体管的结构示意图；
图2是本申请一实施例提供的异质结双极型晶体管制备方法的流程示意图；
图3是本申请一实施例提供的晶圆的结构示意图；
图4是本申请一实施例提供的溅射金属层和淀积介质层后的结构示意图；
图5是本申请一实施例提供的制备发射区电极后的结构示意图；
图6是本申请一实施例提供的淀积隔离介质层后的结构示意图；
图7是本申请一实施例提供的去除介质层和介质层外表面的隔离介质层后的结构示意图；
图8是本申请一实施例提供的制备发射区台面后的结构示意图；
图9是采用常规工艺制备的异质结双极型晶体管的结构示意图。
附图标记：
1：基区外延层；2：发射区InP层；3：发射区帽层；4：金属层/发射区电极；5：介质层；6：隔离介质层；7：基区电极；11：光刻胶。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
此外，本申请实施例中提到的“多个”应当被解释为两个或两个以上。
图1是本申请一实施例提供的异质结双极型晶体管的结构示意图。如图1所示，该异质结双极型晶体管应用异质结双极型晶体管制备方法得到，包括：
基区外延层1。
基区电极7，设置于基区外延层1上表面。
发射区台面，设置于基区外延层1上表面，从下至上包括发射区InP层2和发射区帽层3。
发射区电极4，设置于发射区台面上表面；
隔离介质层6，设置于发射区电极4和发射区帽层3外表面，以及发射区InP层2上表面。
其中，上述异质结双极型晶体管制备方法可以为本申请任意实施例提供的异质结双极型晶体管制备方法。
示例性的，本实施例中隔离介质层6，设置于发射区电极4除上表面之外的外表面、发射区帽层3外表面和发射区InP层2上表面。
以下结合图1对本申请实施例的异质结双极型晶体管制备方法进行详细说明。
图2是本申请一实施例提供的异质结双极型晶体管制备方法的流程示意图。参照图2，对异质结双极型晶体管制备方法的详述如下：
步骤101、在晶圆上表面依次溅射金属层和淀积介质层，上述晶圆从下到上依次为基区外延层、发射区InP层和发射区帽层。
示例性的，参见图3，本实施例中晶圆为已经生长好基区电极和发射区电极所需外延层的晶圆，其中，基区电极所需外延层为基区外延层1，发射区电极所需外延层为发射区InP层2和发射区帽层3。发射区帽层3可以为砷化铟镓(InGaAs)材料或其他材料。
可选的，参见图4，本实施例中溅射的金属层4可以为钨钛层，厚度可以根据需要进行设置，例如金属层4的厚度可以为700纳米。淀积的介质层5可以为二氧化硅层，厚度可以根据需要进行设置，例如介质层5的厚度可以为700纳米。发射区帽层3的厚度和发射区InP层2的厚度可以根据需要进行设置，例如发射区帽层3的厚度可以为100纳米，发射区InP层2的厚度可以为170纳米。
步骤102、在介质层上表面的第一预设区域涂覆掩蔽胶，利用掩蔽胶的掩蔽作用，对介质层和金属层进行刻蚀，以及对发射区帽层进行腐蚀；刻蚀后的金属层构成发射区电极。
示例性的，参照图5，本实施例中第一预设区域为介质层5上表面的中间区域，上述第一预设区域的大小可以根据发射区电极的大小进行设置，例如第一预设区域的大小等于发射区电极上表面的大小。这样，利用第一预设区域上涂覆的掩蔽胶的掩蔽作用，对介质层5和金属层4进行刻蚀后，得到的刻蚀后的金属层4即为发射区电极(由于刻蚀后的金属层4为发射区电极，因此后述实施例中使用相同的标记4表示金属层和发射区电极)。
本实施例可以采用湿法腐蚀方法对发射区帽层3进行腐蚀，当然也可以采用其他腐蚀方法对发射区帽层3腐蚀，在此不做具体限制。本实施例可以采用光刻的方式涂覆掩蔽胶。
需要说明的是，本实施例在对发射区帽层3进行腐蚀时，由于砷化铟镓材料的横向腐蚀速率较快，参照图5，发射区帽层3的两个侧面会呈现斜切面。
步骤103、去除掩蔽胶，在介质层、金属层和发射区帽层外表面，以及发射区InP层上表面淀积隔离介质层。
示例性的，参照图6，在介质层5、金属层4和发射区帽层3外表面，以及发射区InP层2上表面淀积隔离介质层6，可以形成发射区帽层3和发射区InP层2的保护侧壁，对发射区帽层3和发射区InP层2进行保护，同时减小漏电的风险。隔离介质层6为氮化硅层，厚度可以根据需要进行设置，例如隔离介质层6的厚度可以为30纳米。
步骤104、在发射区InP层上表面涂覆光刻胶，利用光刻胶的掩蔽作用，去除介质层和介质层外表面的隔离介质层，并去除光刻胶。
其中，上述光刻胶11的上表面与金属层4的上表面位于同一水平线。
在一种可能的实施方式中，参照图7，本实施例在发射区InP层2上表面涂覆光刻胶11时，可以在发射区InP层2上表面旋涂光刻胶11，采用等离子处理方式进行扫胶，直至光刻胶11的上表面与金属层4的上表面位于同一水平线。也就是进行扫胶，使旋涂的光刻胶11上表面退至与介质层5下表面位于同一水平线，以使后续可以利用光刻胶11的掩蔽作用，仅去除介质层5和介质层5外表面的隔离介质层。
在一种可能的实施方式中，本实施例在去除介质层5和介质层5外表面的隔离介质层时，可以利用氢氟酸缓冲液浸泡介质层5和介质层5外表面的隔离介质层，直至介质层5和介质层5外表面的隔离介质层去除。
可选的，本实施例可以将整体晶圆浸泡在氢氟酸缓冲液中，以去除介质层5和介质层5外表面的隔离介质层，并清除光刻胶11，使发射区电极4暴露。其中，此时整体晶圆包括基区外延层1，发射区InP层2、发射区帽层3、金属层4、介质层5和隔离介质层6。
步骤105、在金属层上表面和目标隔离介质层上表面的第二预设区域涂覆掩蔽胶，利用掩蔽胶的掩蔽作用，对目标隔离介质层进行刻蚀，以及对发射区InP层进行腐蚀，去除掩蔽胶。
其中，目标隔离介质层为发射区InP层2上表面的隔离介质层；腐蚀后的发射区InP层2和发射区帽层3构成发射区台面。
示例性的，参照图8，本实施例中第二预设区域为目标隔离介质层上表面的靠近发射区电极4垂直投影的区域。也就是说，这里，涂覆掩蔽胶的区域的大小要大于发射区电极4上表面的大小，这样在利用掩蔽胶的掩蔽作用，对目标隔离介质层进行刻蚀，以及对发射区InP层2进行腐蚀后，可以避免得到的腐蚀后的发射区InP层2过度内切的情况。
同时，需要注意的是，在对发射区InP层2进行腐蚀时，发射区InP层2上表面的目标隔离介质层，作为保护侧壁产生二次掩蔽作用，从而进一步避免腐蚀过程中发射区InP层2过度内切。也就是说，发射区InP层2上表面的目标隔离介质层，和目标隔离介质层上表面的第二预设区域的掩蔽胶，共同的掩蔽作用避免了腐蚀过程中发射区InP层2过度内切，即降低了发射区台面受横掏作用的影响，减小了发射区台面的横向腐蚀距离，从而保证了后续制备的基区电极与发射区台面的间距较小。
可选的，本实施例可以采用光刻的方式涂覆掩蔽胶，采用湿法腐蚀方法对发射区InP层2进行腐蚀。
步骤106、在基区外延层上表面制备基区电极。
在一种可能的实施方式中，参照图1，本实施例在制备基区电极7时，可以采用自对准工艺，在基区外延层1上表面蒸发制备两个基区电极7，上述两个基区电极7分别位于发射区InP层2的两侧。
可选的，本实施例中基区电极7的厚度可以根据需要进行设置，例如可以为基区电极7的厚度可以为50纳米。
需要说明的是，本实施例在采用自对准工艺进行基区电极7的蒸发制备时，由于自对准工艺自身的特性，会在发射区电极4和目标隔离介质层上表面的第二预设区域同样生长金属(参照图1)，而上述金属并不会产生任何作用，对此时的整个晶圆也没有任何影响。
示例性的，本实施例中目标隔离介质层对发射区InP层2还有隔离保护的作用，避免金属直接落在发射区InP层2上，降低了基区和发射区短路的风险。
需要注意的是，本实施例提供的异质结双极型晶体管制备方法可以应用于任意异质结双极型晶体管的制备，不止局限于InP异质结双极型晶体管的制备，也就是说，本实施例中的发射区InP层2可以根据要制备的异质结双极型晶体管的类型进行不同设置，例如还可以为发射区GaN层或发射区SiGe层等。
作为对比，图9是采用常规工艺制备的异质结双极型晶体管的结构示意图。如图9所示，采用常规工艺制备的异质结双极型晶体管包括基区电极、发射区电极和发射区台面。参照图1和图9，可以看出，采用本实施例提供的异质结双极型晶体管制备方法制备的异质结双极型晶体管中，基区电极7和发射区台面之间的间距，要远小于采用常规工艺制备的异质结双极型晶体管中，基区电极和发射区台面之间的间距，表明本实施例提供的异质结双极型晶体管制备方法可以有效减小基区电极与发射区台面的间距，从而减小RB-table，提高异质结双极型晶体管的输入电流能力和频率性能。
上述异质结双极型晶体管制备方法，在从下到上依次为基区外延层、发射区InP层和发射区帽层的晶圆上表面溅射金属层和淀积介质层，对介质层和金属层进行刻蚀，以及对发射区帽层进行腐蚀，刻蚀后的金属层构成发射区电极，之后，在介质层、金属层和发射区帽层外表面，以及发射区InP层上表面淀积隔离基质层，并去除介质层和介质层外表面的隔离介质层，然后，对目标隔离介质层进行刻蚀，以及对发射区InP层进行腐蚀，腐蚀后的发射区InP层和发射区帽层构成发射区台面，最后，在基区外延层上表面制备基区电极，可以利用腐蚀时掩蔽胶和隔离介质层作为保护侧壁的掩蔽作用，避免腐蚀过程中发射区InP层过度内切，减小发射区台面的横向腐蚀距离，保证基区电极与发射区台面的间距较小，从而减小RB-table，提高异质结双极型晶体管的输入电流能力和频率性能。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种异质结双极型晶体管制备方法，其特征在于，包括：
在晶圆上表面依次溅射金属层和淀积介质层，所述晶圆从下到上依次为基区外延层、发射区InP层和发射区帽层；
在所述介质层上表面的第一预设区域涂覆掩蔽胶，利用所述掩蔽胶的掩蔽作用，对所述介质层和所述金属层进行刻蚀，以及对所述发射区帽层进行腐蚀；刻蚀后的金属层构成发射区电极；
去除所述掩蔽胶，在所述介质层、所述金属层和所述发射区帽层外表面，以及所述发射区InP层上表面淀积隔离介质层；
在所述发射区InP层上表面涂覆光刻胶，利用所述光刻胶的掩蔽作用，去除所述介质层和所述介质层外表面的隔离介质层，并去除所述光刻胶；所述光刻胶的上表面与所述金属层的上表面位于同一水平线；
在所述金属层上表面和目标隔离介质层上表面的第二预设区域涂覆掩蔽胶，利用所述掩蔽胶的掩蔽作用，对所述目标隔离介质层进行刻蚀，以及对所述发射区InP层进行腐蚀，去除所述掩蔽胶；所述目标隔离介质层为所述发射区InP层上表面的隔离介质层；腐蚀后的发射区InP层和发射区帽层构成发射区台面；
在所述基区外延层上表面制备基区电极。
2.根据权利要求1所述的异质结双极型晶体管制备方法，其特征在于，所述在所述发射区InP层上表面涂覆光刻胶，包括：
在所述发射区InP层上表面旋涂光刻胶，采用等离子处理方式进行扫胶，直至所述光刻胶的上表面与所述金属层的上表面位于同一水平线。
3.根据权利要求1所述的异质结双极型晶体管制备方法，其特征在于，所述去除所述介质层和所述介质层外表面的隔离介质层，包括：
利用氢氟酸缓冲液浸泡所述介质层和所述介质层外表面的隔离介质层，直至所述介质层和所述介质层外表面的隔离介质层去除。
4.根据权利要求1所述的异质结双极型晶体管制备方法，其特征在于，所述在所述基区外延层上表面制备基区电极，包括：
采用自对准工艺，在所述基区外延层上表面蒸发制备两个基区电极，所述两个基区电极分别位于所述发射区InP层的两侧。
5.根据权利要求1所述的异质结双极型晶体管制备方法，其特征在于，所述第一预设区域为所述介质层上表面的中间区域；所述第二预设区域为所述目标隔离介质层上表面的靠近发射区电极垂直投影的区域。
6.根据权利要求1所述的异质结双极型晶体管制备方法，其特征在于，所述金属层为钨钛层，所述介质层为二氧化硅层，所述隔离介质层为氮化硅层。
7.根据权利要求1所述的异质结双极型晶体管制备方法，其特征在于，所述金属层的厚度为700纳米，所述介质层的厚度为700纳米，所述发射区帽层的厚度为100纳米，所述发射区InP层的厚度为170纳米，所述隔离介质层的厚度为30纳米，所述基区电极的厚度为50纳米。
8.根据权利要求1所述的异质结双极型晶体管制备方法，其特征在于，采用光刻的方式涂覆掩蔽胶。
9.根据权利要求1所述的异质结双极型晶体管制备方法，其特征在于，采用湿法腐蚀方法对所述发射区帽层进行腐蚀；采用湿法腐蚀方法对所述发射区InP层进行腐蚀。
10.一种异质结双极型晶体管，其特征在于，应用如权利要求1至9任一项所述的异质结双极型晶体管制备方法得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311129266.1A CN117457492A (zh) | 2023-09-04 | 2023-09-04 | 异质结双极型晶体管制备方法及异质结双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311129266.1A CN117457492A (zh) | 2023-09-04 | 2023-09-04 | 异质结双极型晶体管制备方法及异质结双极型晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117457492A true CN117457492A (zh) | 2024-01-26 |
Family
ID=89582452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311129266.1A Pending CN117457492A (zh) | 2023-09-04 | 2023-09-04 | 异质结双极型晶体管制备方法及异质结双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117457492A (zh) |
-
2023
- 2023-09-04 CN CN202311129266.1A patent/CN117457492A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100379208B1 (ko) | 개량된바이폴라트랜지스터및그제조방법 | |
| JP2007142365A (ja) | ｐ型ひずみＩｎＧａＮベース層を有するＧａＮヘテロ接合バイポーラトランジスタとその製造方法 | |
| US20230378280A1 (en) | Preparation method of double-t-shaped gate based on double-layer passivation accurate etching | |
| CN108400163B (zh) | 一种自对准异质结双极型晶体管及其制造方法 | |
| US7679105B2 (en) | Hetero junction bipolar transistor and method of manufacturing the same | |
| JPWO2007058265A1 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2002170829A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| CN117457492A (zh) | 异质结双极型晶体管制备方法及异质结双极型晶体管 | |
| US5702958A (en) | Method for the fabrication of bipolar transistors | |
| CN115083922A (zh) | 一种正磨角氧化镓肖特基二极管器件及其制备方法 | |
| JP3866936B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3143965B2 (ja) | 半導体装置の製造方法 | |
| CN103871858A (zh) | 一种磷化铟基异质结晶体管亚微米发射极的制作方法 | |
| CN108615682A (zh) | 硅锗异质结双极晶体管发射极的制作方法 | |
| JPH09115919A (ja) | 半導体装置及びその製造方法 | |
| US20230163193A1 (en) | Heterojunction Bipolar Transistor and Method of Manufacturing the Same | |
| CN209785942U (zh) | 异质接面双极性晶体管 | |
| JP2001326229A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| CN109817701B (zh) | 一种异质结双极晶体管发射极结构和发射极的薄化方法 | |
| KR0148036B1 (ko) | 자기정렬된 이종접합 바이폴라 트랜지스터의 제조방법 | |
| KR100352375B1 (ko) | 이종접합 쌍극자 트랜지스터의 제조방법 | |
| KR100261279B1 (ko) | 이종접합 바이폴라 트랜지스터의 오믹전극 제작방법 | |
| KR100319738B1 (ko) | 동일한오믹금속을전극으로갖는이종접합쌍극자트랜지스터제조방법 | |
| JPH0637100A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2001135642A (ja) | ヘテロ接合バイポーラトランジスタおよびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |