CN103871858A - 一种磷化铟基异质结晶体管亚微米发射极的制作方法 - Google Patents

一种磷化铟基异质结晶体管亚微米发射极的制作方法 Download PDF

Info

Publication number
CN103871858A
CN103871858A CN201410072313.8A CN201410072313A CN103871858A CN 103871858 A CN103871858 A CN 103871858A CN 201410072313 A CN201410072313 A CN 201410072313A CN 103871858 A CN103871858 A CN 103871858A
Authority
CN
China
Prior art keywords
metal
emitter
etching
layer
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410072313.8A
Other languages
English (en)
Inventor
牛斌
王元
程伟
赵岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201410072313.8A priority Critical patent/CN103871858A/zh
Publication of CN103871858A publication Critical patent/CN103871858A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02697Forming conducting materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明是一种磷化铟基异质结晶体管亚微米发射极的制作方法;蒸发发射极金属钛/铂/金;淀积二氧化硅薄膜;蒸发耐刻蚀金属掩膜层作为发射极金属的刻蚀掩膜;涂胶并完成亚微米发射极图形光刻;利用感应离子耦合刻蚀机刻蚀金属掩膜;去除光刻胶;利用ICP刻蚀SiO2层以及发射极金属;用氢氟酸腐蚀液腐蚀SiO2层并剥离金属掩膜层;优点:采用金属掩膜层作为刻蚀掩膜,然后以该金属作为掩膜刻蚀发射极金属;在金属掩膜层与发射极金属之间插入了一层SiO2层,可在ICP刻蚀完发射极金属后,利用HF腐蚀液腐蚀掉SiO2层从而剥离掉金属掩膜层。避免了传统蒸发剥离工艺制作亚微米发射极时遇到的金属脱落以及金属边缘不整齐的问题。

Description

一种磷化铟基异质结晶体管亚微米发射极的制作方法
技术领域
本发明涉及的是一种磷化铟基异质结晶体管亚微米发射极的制作方法,属于半导体晶体管技术领域。
背景技术
磷化铟异质结双极型晶体管(InP HBT)具有十分优异的高频特性,在超高速数模混合电路、亚毫米波电路以及光电集成电路中具有广泛的用途。InP HBT按照集电区材料的不同分为磷化铟单异质结双极型晶体管(InP SHBT)和磷化铟双异质结双极型晶体管(InP DHBT)。InP SHBT的集电区为铟镓砷(InGaAs),而InP DHBT的集电区为磷化铟(InP)。InP DHBT相对InP SHBT而言,具有更高的击穿电压和更好的散热特性,因此应用范围更为广阔,是目前国内外研究及应用的热点。对于InP HBT而言,高频参数主要有两个,一是电流增益截止频率(ft);二是最高振荡频率(fmax)。为使器件高频参数增加至γ倍,发射极线宽需缩短至原来的γ-1/2倍,因此为获得HBT器件更好的高频特性,必须进一步减小发射极线宽。
目前常用的发射极金属制备工艺是采用金属剥离工艺实现的:通过光刻工艺,显影暴露出需要做发射极金属的位置,在其它区域均覆盖上光刻胶,蒸发发射极金属Ti/Pt/Au,通过丙酮去除光刻胶同时剥离掉光刻胶上面的金属,最终留下发射极位置上的金属,完成发射极金属制作。
上述传统的发射极金属制作工艺在制作亚微米线宽发射极的时候,会产生许多问题。由于线条宽度过细,在剥离时容易脱落,且剥离后金属边缘形貌不齐整。因此,传统的用于制作发射极金属的方法在用于制作InP HBT亚微米发射极金属时,存在一定的缺点。
发明内容
本发明提出的是一种磷化铟基异质结晶体管亚微米发射极的制作方法,其目的旨在克服传统蒸发剥离工艺制作亚微米发射极时遇到的金属脱落以及金属边缘不整齐的问题,采用金属掩膜层作为刻蚀掩膜,然后以该金属作为掩膜刻蚀发射极金属,具有效果好、工艺流程简单。
本发明的技术解决方案:磷化铟基异质结晶体管亚微米发射极的制作方
法,包括以下步骤:
1)在磷化铟基异质结晶体管外延材料上依次蒸发发射极金属Ti、Pt、Au,每层材料厚度范围为10纳米到1微米;
2)在发射极金属上淀积SiO2薄膜,厚度范围为10纳米到1微米,在完成发射极金属刻蚀后,利用HF腐蚀液腐蚀SiO2的同时,即可直接剥离掉SiO2上面的刻蚀掩膜层;
3)在SiO2薄膜上蒸发耐刻蚀金属层作为发射极的刻蚀掩膜,厚度范围为10纳米到1微米;
4)旋胶并完成亚微米发射极图形光刻工艺;
5)以光刻胶为刻蚀掩膜,利用ICP刻蚀金属掩膜层后并去胶;
6)以金属掩膜层作为刻蚀掩膜,利用ICP刻蚀SiO2层以及发射极金属Ti、Pt、Au;
7)用HF腐蚀液腐蚀SiO2层并剥离金属掩膜层,完成发射极金属制作。       
本发明的优点:本发明最大的特点在于采用金属掩膜层作为刻蚀掩膜,然后以该金属作为掩膜刻蚀发射极金属。另外本发明在金属掩膜层与发射极金属之间插入了一层SiO2层,可在ICP刻蚀完发射极金属后,利用HF腐蚀液腐蚀掉SiO2层从而剥离掉金属掩膜层。该工艺避免了传统蒸发剥离工艺制作亚微米发射极时遇到的金属脱落以及金属边缘不整齐的问题。
附图说明
图1是蒸发发射极金属Ti、Pt、Au,并淀积SiO2层和蒸发金属掩膜层之后的器件剖面图。
图2是完成发射极图形光刻之后的器件剖面图。
图3是利用光刻胶作掩膜刻蚀金属掩膜层之后的器件剖面图。
图4是利用金属掩膜层刻蚀发射极金属之后的器件剖面图。
图5是利用HF腐蚀液腐蚀SiO2层并剥离金属掩膜层之后的器件剖面图。
具体实施方式
下面结合附图进一步描述本发明的技述方案;
具体方法如下:
1)蒸发发射极金属,在磷化铟基异质结晶体管外延材料上依次蒸发发射极金属Ti、Pt、Au,采用电子束蒸发设备,每层材料厚度范围为10纳米到1微米。
2)在发射极金属上通过化学气相淀积SiO2薄膜,厚度范围为10纳米到1微米,采用PECVD或ICPCVD设备,该SiO2层的目的是为了在完成发射极金属刻蚀后,利用HF腐蚀液腐蚀掉SiO2从而直接剥离该层上面的刻蚀掩膜层。
3)在SiO2薄膜上蒸发耐刻蚀金属层Ni作为发射极的刻蚀掩膜,采用电子束蒸发设备,厚度范围为10纳米到1微米,如图1所示。
4)涂胶并完成亚微米发射极图形光刻工艺,光刻胶采用AZ7908,胶厚范围为100纳米到5微米,光刻板采用阳板,光刻显影后发射极上方有光刻胶保护,如图2所示。
5)以光刻胶为刻蚀掩膜,利用ICP刻蚀金属掩膜层Ni后并去胶。ICP刻蚀台采用氯气,完成刻蚀后,利用丙酮和乙醇去除金属掩膜层上方的光刻胶, 如图3所示。
6)以金属掩膜层Ni作为刻蚀掩膜,利用ICP刻蚀SiO2层以及发射极金属Ti、Pt、Au,如图4所示。SiO2的刻蚀采用的气体为六氟化硫,该刻蚀气体在刻蚀发射极金属的同时几乎不刻蚀金属掩膜层。
7)利用HF腐蚀液腐蚀SiO2层,HF腐蚀液浓度范围为5%到80%,腐蚀时间范围为10秒到10分钟,腐蚀掉SiO2之后,SiO2上方的金属掩膜层被同时剥离,在DI水中清洗晶圆,在氮气吹扫中甩干晶圆,完成发射极金属制作,如图5所示。

Claims (3)

1.一种磷化铟基异质结晶体管亚微米发射极的制作方法,其特征是该方法包括以下步骤:
1)在磷化铟基异质结晶体管外延材料上依次蒸发发射极金属Ti、Pt、Au,每层材料厚度范围为10纳米到1微米;
2)在发射极金属上淀积SiO2薄膜,厚度范围为10纳米到1微米;在完成发射极金属刻蚀后,利用HF腐蚀液腐蚀SiO2的同时,即可直接剥离掉SiO2上面的刻蚀掩膜层;
3)在SiO2薄膜上蒸发耐刻蚀金属层作为发射极的刻蚀掩膜,厚度范围为10纳米到1微米;
4)涂胶并完成亚微米发射极图形光刻工艺;
5)以光刻胶为刻蚀掩膜,利用ICP刻蚀金属掩膜层,然后去除光刻胶;
6)以金属掩膜层作为刻蚀掩膜,利用ICP刻蚀SiO2层以及发射极金属Ti、Pt、Au;
7)用HF腐蚀液腐蚀SiO2层并剥离金属掩膜层。
2.根据权利要求1所述的一种磷化铟基异质结晶体管亚微米发射极的制作方法,其特征是以一层耐刻蚀的金属掩膜层作为ICP刻蚀掩膜,刻蚀发射极金属,避免发射极金属脱落,同时获得更为平整的发射极金属边缘。
3.根据权利要求1所述的一种磷化铟基异质结晶体管亚微米发射极的制作方法,其特征是所述的金属掩膜层和发射极金属之间加入一层SiO2层,完成发射极金属刻蚀后,通过被HF腐蚀液腐蚀掉SiO2层,从而剥离金属掩膜层。
CN201410072313.8A 2014-03-03 2014-03-03 一种磷化铟基异质结晶体管亚微米发射极的制作方法 Pending CN103871858A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410072313.8A CN103871858A (zh) 2014-03-03 2014-03-03 一种磷化铟基异质结晶体管亚微米发射极的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410072313.8A CN103871858A (zh) 2014-03-03 2014-03-03 一种磷化铟基异质结晶体管亚微米发射极的制作方法

Publications (1)

Publication Number Publication Date
CN103871858A true CN103871858A (zh) 2014-06-18

Family

ID=50910273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410072313.8A Pending CN103871858A (zh) 2014-03-03 2014-03-03 一种磷化铟基异质结晶体管亚微米发射极的制作方法

Country Status (1)

Country Link
CN (1) CN103871858A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134405A (zh) * 2017-04-12 2017-09-05 西安电子科技大学 一种基于深能级瞬态谱测试的InP/InGaAs异质结构及其制备方法
CN109817701A (zh) * 2018-12-25 2019-05-28 泉州三安半导体科技有限公司 一种异质结双极晶体管发射极结构和发射极的薄化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093803A (zh) * 2006-06-21 2007-12-26 中国科学院微电子研究所 磷化铟异质结双极型晶体管自对准发射极的制作方法
JP2010232397A (ja) * 2009-03-27 2010-10-14 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタの製造方法
CN102522325A (zh) * 2011-11-15 2012-06-27 北京时代民芯科技有限公司 一种亚微米多层金属电极的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093803A (zh) * 2006-06-21 2007-12-26 中国科学院微电子研究所 磷化铟异质结双极型晶体管自对准发射极的制作方法
JP2010232397A (ja) * 2009-03-27 2010-10-14 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタの製造方法
CN102522325A (zh) * 2011-11-15 2012-06-27 北京时代民芯科技有限公司 一种亚微米多层金属电极的制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王琪: ""基于电感耦合等离子体的InP基半导体材料干法刻蚀的研究"", 《发光学报》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107134405A (zh) * 2017-04-12 2017-09-05 西安电子科技大学 一种基于深能级瞬态谱测试的InP/InGaAs异质结构及其制备方法
CN107134405B (zh) * 2017-04-12 2020-02-18 西安电子科技大学 一种基于深能级瞬态谱测试的InP/InGaAs异质结构及其制备方法
CN109817701A (zh) * 2018-12-25 2019-05-28 泉州三安半导体科技有限公司 一种异质结双极晶体管发射极结构和发射极的薄化方法

Similar Documents

Publication Publication Date Title
WO2021027241A1 (zh) 一种具有П型栅的 GaN 基射频器件及其制备方法
CN109103245A (zh) 一种双t型栅及制作方法和应用
CN105118780B (zh) 一种降低GaN HEMT器件欧姆接触电阻的方法
WO2023006036A1 (zh) 一种基于双层钝化精准刻蚀的双t型栅的制备方法
CN108400163B (zh) 一种自对准异质结双极型晶体管及其制造方法
CN107293482B (zh) 一种氮化镓高电子迁移率晶体管栅电极的制作方法
CN106057914A (zh) 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法
CN104851788B (zh) 一种砷化镓基晶体管的t型栅的制作方法
CN103871858A (zh) 一种磷化铟基异质结晶体管亚微米发射极的制作方法
JP4895421B2 (ja) ヘテロ接合型バイポーラトランジスタの製造方法
CN110808208B (zh) 一种t型纳米栅的制备方法
CN106298513B (zh) 一种hbt制造方法
CN108091566A (zh) 一种凹槽阳极肖特基二极管的制备方法
CN102201339B (zh) 一种减小磷化铟双异质结双极型晶体管b-c结电容方法
CN104377301A (zh) 一种ⅲ-ⅴ族化合物半导体霍尔元件及其制备方法
WO2016173311A1 (zh) 一种砷化镓基半导体器件的制作方法
CN103247526B (zh) 一种适合于亚微米栅长半导体器件制造的栅介质刻蚀方法
JPH11135522A (ja) 化合物半導体装置の製造方法
CN109830540B (zh) 一种基于空心阳极结构的肖特基二极管及其制备方法
CN102569046A (zh) 在磷化铟衬底上制备t型栅的方法
JP2002110702A (ja) 化合物半導体装置の製造方法
CN104124155A (zh) 一种磷化铟异质结晶体管侧墙保护发射极制作方法
CN107910363B (zh) 一种异质结双极晶体管基极基座使用单层光罩蚀刻方法
CN103021847A (zh) 一种实现镓砷锑双异质结双极型晶体管基极金属化的方法
CN111883429B (zh) GaAs HBT器件的平台制作方法及GaAs HBT器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140618

RJ01 Rejection of invention patent application after publication