CN111192927A - 氧化镓肖特基二极管及其制作方法 - Google Patents
氧化镓肖特基二极管及其制作方法 Download PDFInfo
- Publication number
- CN111192927A CN111192927A CN202010013848.3A CN202010013848A CN111192927A CN 111192927 A CN111192927 A CN 111192927A CN 202010013848 A CN202010013848 A CN 202010013848A CN 111192927 A CN111192927 A CN 111192927A
- Authority
- CN
- China
- Prior art keywords
- layer
- gallium oxide
- dielectric
- metal
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 53
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 100
- 239000002184 metal Substances 0.000 claims abstract description 100
- 238000005260 corrosion Methods 0.000 claims abstract description 12
- 230000007797 corrosion Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 10
- 238000001704 evaporation Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明适用于半导体技术领域，提供了一种氧化镓肖特基二极管及其制作方法，该氧化镓肖特基二极管由下至上依次包括阴极金属层，高掺杂氧化镓衬底，低掺杂氧化镓外延层、阳极金属和阳极场板。其中，低掺杂氧化镓外延层上部还包括环绕阳极金属分布的多层介质层，所述多层介质层中的各介质层的腐蚀速率随其所在层数的增加而减小，所述多层介质层的顶层与所述阳极金属接触，且，所述多层介质层的底层与所述阳极金属分离。本发明可以改善界面态对器件漏电的影响，提升器件的击穿特性，并且具有较好的结构对称性。
Description
技术领域
本发明属于半导体技术领域，尤其涉及一种氧化镓肖特基二极管及其制作方法。
背景技术
目前，作为第三代半导体代表的氮化镓材料，因其具有较宽的禁带宽度，较高的热导率，因此具有击穿电压高、工作承受的温度高以及抗辐射能力强等优点，是比较理想的大功率半导体材料，然而其制备工艺复杂，制备成本较高，难以实现量产。
而氧化镓带隙非常大，为4.8～4.9eV，绝缘击穿电场也大，为7～8MV/cm，因此，使用氧化镓的肖特基势垒二极管(SBD)作为功率器件用的开关元件非常有希望。然而，现有技术中对氧化镓SBD功率器件的研究尚有欠缺，导致氧化镓SBD功率器件并未发挥出其理论优势。
本申请的发明人发现，在氧化镓SBD功率器件中，介质层和低掺杂氧化镓外延层之间存在较多的界面态，从而在阳极金属与介质层和低掺杂氧化镓外延层三者交汇处会感生出高浓度的电子。如果阳极金属直接与介质层和低掺杂氧化镓外延层同时接触，会导致器件漏电大，容易发生击穿，对器件击穿特性不利。
发明内容
有鉴于此，本发明提供了一种氧化镓肖特基二极管及其制作方法，以降低界面态对器件漏电的影响力度，提升氧化镓肖特基二极管器件的击穿特性。
本发明实施例的第一方面提供了一种氧化镓肖特基二极管，该氧化镓肖特基二极管由下至上依次包括阴极金属层，高掺杂氧化镓衬底，低掺杂氧化镓外延层，阳极金属和阳极场板，所述低掺杂氧化镓外延层上部还包括环绕所述阳极金属分布的多层介质层；
所述多层介质层中的各介质层的腐蚀速率随其所在层数的增加而减小，所述多层介质层的顶层与所述阳极金属接触，且，所述多层介质层的底层与所述阳极金属分离。
本发明实施例的第二方面提供了一种氧化镓肖特基二极管的制作方法，包括：
在高掺杂氧化镓衬底上外延生长低掺杂氧化镓外延层；
在高掺杂氧化镓衬底背面蒸发阴极金属层；
在低掺杂氧化镓外延层上淀积两层以上的介质，形成多层介质层，其中，所述多层介质层中各介质层的腐蚀速率随其所在层数的增加而减小；
在多层介质层的顶层表面悬涂光刻胶，通过曝光显影形成阳极金属开口图形；
采用干法刻蚀结合湿法腐蚀或者仅采用湿法腐蚀去除所述阳极金属开口图形的开口处对应的介质，形成底层比顶层被腐蚀程度大的多层介质层；
在多层介质层的顶层表面再次悬涂光刻胶，通过曝光显影形成场板金属开口图形；
基于场板金属开口图形在低掺杂氧化镓外延层上蒸发金属，形成上方具有阳极场板的阳极金属。
可选的，所述阳极金属的厚度为50纳米至1000纳米，所述阳极场板的厚度为50纳米至1000纳米。
可选的，所述场板金属开口图形的开口大于所述阳极金属开口图形的开口。
可选的，所述场板金属开口图形的开口边缘和所述阳极金属开口图形的开口边缘相距100纳米至15微米。
可选的，所述多层介质层包括底层和顶层两个介质层。
可选的，所述底层和所述顶层的内侧边缘相距1纳米至1000纳米。
可选的，所述底层的介质为二氧化硅，所述顶层的介质为氮化硅。
可选的，所述底层的厚度范围为5纳米至500纳米，所述顶层的厚度范围为50纳米至1000纳米。
本发明与现有技术相比存在的有益效果是：
本发明相比常规氧化镓肖特基二极管，其具有多层介质层，多层介质层的顶层与所述阳极金属接触，且，所述多层介质层的底层与所述阳极金属分离。由于多层介质层的底层与阳极金属分离，可以有效隔绝阳极金属与多层介质层和低掺杂氧化镓外延层之间界面态的接触，从而能够有效阻止阳极金属底部周围高浓度电子的生成，改善界面态对器件漏电的影响，提升器件的击穿特性。并且，通过本发明提供的工艺步骤制作的氧化镓肖特基二极管，由于各介质层的腐蚀速率随其所在层数的增加而减小，同层介质的腐蚀速率相同，因此还具有较好的结构对称性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的氧化镓肖特基二极管的截面结构示意图；
图2是本发明实施例提供的氧化镓肖特基二极管的制作方法的实现流程图；
图3是本发明实施例提供的对应于氧化镓肖特基二极管的制作方法中步骤203的制作结果的截面结构示意图；
图4是本发明实施例提供的对应于氧化镓肖特基二极管的制作方法中步骤 204的制作结果的截面结构示意图；
图5是本发明实施例提供的对应于氧化镓肖特基二极管的制作方法中步骤 205的制作结果的截面结构示意图；
图6是本发明实施例提供的对应于氧化镓肖特基二极管的制作方法中步骤 206的制作结果的截面结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图通过具体实施例来进行说明。
参见图1，其示出了本发明实施例提供的氧化镓肖特基二极管的截面结构示意图，详述如下：
如图1所示，一种氧化镓肖特基二极管，由下至上依次包括阴极金属层11，高掺杂氧化镓衬底12，低掺杂氧化镓外延层13，阳极金属151和阳极场板152，低掺杂氧化镓外延层13上部还包括环绕阳极金属151分布的多层介质层(141， 142)，图1中示出的是多层介质层包括两层介质的示意图。
其中，多层介质层(141，142)中的各介质层的腐蚀速率随其所在层数的增加而减小，例如，与低掺杂氧化镓外延层13相接触的底层141的腐蚀速率大于其上的顶层142的腐蚀速率。由此，在进行介质腐蚀时，底层141的被腐蚀程度会大于顶层142。而由于各层介质是均匀的，故在进行介质腐蚀时，对于同层介质，其被腐蚀程度是对称的。
其中，多层介质层(141，142)的顶层142与阳极金属151接触，且，多层介质层(141，142)的底层141与阳极金属151分离。如图1所示，多层介质层(141，142)的底层141与阳极金属151之间存在着间隙。
本发明相比常规氧化镓肖特基二极管，其具有多层介质层，且，多层介质层的顶层与阳极金属接触，且，多层介质层的底层与所述阳极金属分离，由于多层介质层的底层与阳极金属分离，可以有效隔绝阳极金属与多层介质层和低掺杂氧化镓外延层之间界面态的接触，从而能够有效阻止阳极金属底部周围高浓度电子的生成，改善界面态对器件漏电的影响，提升器件的击穿特性。
参见图2，其示出了本发明实施例提供的氧化镓肖特基二极管的制作方法的实现流程图，详述如下：
在步骤201中、在高掺杂氧化镓衬底上外延生长低掺杂氧化镓外延层；
在本发明实施例中，可以在高掺杂氧化镓衬底上外延生长n型的低掺杂氧化镓外延层，n型的低掺杂氧化镓外延层可以通过掺杂硅或锗等元素实现，掺杂浓度可以为1.0×1015cm-3至1.0×1020cm-3范围之间，在一些应用场景中，低掺杂氧化镓外延层的掺杂浓度也可以是梯度变化的。
在步骤202中、在高掺杂氧化镓衬底背面蒸发阴极金属层；
在本发明实施例中，可以在高掺杂氧化镓衬底背面的背面通过蒸发制作阴极金属层，阴极金属的制成材料可以选用Ti和Au，或者，可以选用Ti、Al、 Ni和Au，高温合金形成欧姆接触。
在步骤203中、在低掺杂氧化镓外延层上淀积两层以上的介质，形成多层介质层，其中，所述多层介质层中各介质层的腐蚀速率随其所在层数的增加而减小。
在本发明实施例中，可以在低掺杂氧化镓外延层上淀积两层以上的介质(包括两层)。所淀积的各层介质的腐蚀速率不同，各介质层的腐蚀速率随其所在层数的增加而减小，例如，可以淀积两层介质，一层为二氧化硅(SiO2)介质，一层为氮化硅(SiN)介质；由于二氧化硅(SiO2)介质的腐蚀速率大于氮化硅 (SiN)介质，故可以底层淀积为二氧化硅(SiO2)介质，顶层淀积为氮化硅(SiN) 介质。
在本发明实施例中，多层介质层可以采用PECVD(Plasma Enhanced ChemicalVapor Deposition，等离子体增强化学气相沉积法)、LPCVD(Low Pressure ChemicalVapor Deposition，低压力化学气相沉积法)或ALD(Atomic layer deposition，原子层沉积)等淀积方式实现。
在一个实施例中，多层介质层的底层厚度范围可以为5纳米至500纳米，顶层厚度范围可以为50纳米至1000纳米。
参考图3，其示出了本发明实施例提供的对应于氧化镓肖特基二极管的制作方法中步骤203的制作结果的截面结构示意图，如图3所示，由下至上依次包括阴极金属层11，高掺杂氧化镓衬底12，低掺杂氧化镓外延层13和多层介质层(底层141，顶层142)。
在步骤204中、在多层介质层的顶层表面悬涂光刻胶，通过曝光显影形成阳极金属开口图形；
在本发明实施例中，在多层介质层的顶层表面悬涂耐刻蚀光刻胶(如 AZ1500等)，并通过曝光显影实现阳极金属开口图形，阳极金属开口图形的开口可以根据实际情况灵活选择，例如可以为方形。
参考图4，其示出了本发明实施例提供的对应于氧化镓肖特基二极管的制作方法中步骤204的制作结果的截面结构示意图，如图4所示，由下至上依次包括阴极金属层11，高掺杂氧化镓衬底12，低掺杂氧化镓外延层13，多层介质层(底层141，顶层142)和光刻胶16，图中光刻胶16两侧中间的部分为阳极金属开口图形。
在步骤205中、采用干法刻蚀结合湿法腐蚀或者仅采用湿法腐蚀去除所述阳极金属开口图形的开口处对应的介质，形成底层比顶层被腐蚀程度大的多层介质层。
在本发明实施例中，可以采用干法刻蚀结合湿法腐蚀，或者，直接采用湿法腐蚀去除阳极金属开口图形的开口处对应的介质。由于底层介质腐蚀速率快，顶层介质腐蚀速率慢，最后可以形成底层介质边缘比顶层介质边缘小的结构，在一个实施例中，底层和顶层两层介质边缘的差值范围可以为1纳米至1000 纳米。
参考图5，其示出了本发明实施例提供的对应于氧化镓肖特基二极管的制作方法中步骤205的制作结果的截面结构示意图，如图5所示，由下至上依次包括阴极金属层11，高掺杂氧化镓衬底12，低掺杂氧化镓外延层13，多层介质层(底层141，顶层142)和光刻胶16，图中光刻胶16两侧中间的部分为阳极金属开口。在截面结构图中可以看出，底层141和顶层142均被腐蚀为左右两部分，且，底层141的左右两部分的距离大于顶层142的左右两部分的距离。
在步骤206中、在多层介质层的顶层表面再次悬涂光刻胶，通过曝光显影形成场板金属开口图形；
在本发明实施例中，可以首先将第一次悬涂的光刻胶16去除，再在多层介质层的顶层表面再次悬涂光刻胶，并通过曝光显影实现场板金属开口图形，场板金属开口图形的开口可以根据实际情况灵活选择，例如可以为方形。
在本发明实施例中，场板金属开口图形的开口需要大于第一次悬涂显影实现的阳极金属开口图形的开口。
实际上，第一次悬涂显影实现的阳极金属开口图形的开口的大小对应于阳极金属的范围，第二次悬涂显影实现的场板金属开口图形的开口对应于场板金属的大小范围，在实际应用中，场板金属超出阳极金属的范围之外的长度可以是100纳米至15微米。
参考图6，其示出了本发明实施例提供的对应于氧化镓肖特基二极管的制作方法中步骤206的制作结果的截面结构示意图，如图6所示，由下至上依次包括阴极金属层11，高掺杂氧化镓衬底12，低掺杂氧化镓外延层13，多层介质层(底层141，顶层142)和光刻胶17(第二次悬涂显影实现的场板金属开口图形)，图中光刻胶17两侧中间的部分为场板金属开口。在截面结构图中可以看出，顶层141的两侧之间的距离对应于阳极金属的大小，光刻胶17的两侧之间的距离对应于场板金属的大小。
在步骤207中、基于场板金属开口图形在低掺杂氧化镓外延层上蒸发金属，形成上方具有阳极场板的阳极金属。
在本发明实施例中，通过场板金属开口图形进行蒸发金属，在低掺杂氧化镓外延层上可以得到阳极金属151(参见图1)，蒸发的金属超过顶层142之后的部分为阳极场板152，从而形成了上方具有阳极场板152的阳极金属151。
在本发明实施例中，阳极金属、阳极场板的材料可以为Ni和Au，也可以为Pt和Au，例如，阳极场板可以是先蒸发一层铂金属层，再在铂金属层上蒸发一层金金属层。其中，阳极金属151的厚度可以为50纳米至1000纳米，阳极场板152的厚度也可以为50纳米至1000纳米。
本发明相比常规氧化镓肖特基二极管，其具有多层介质层，且，多层介质层的顶层与阳极金属接触，且，多层介质层的底层与所述阳极金属分离，由于多层介质层的底层与阳极金属分离，可以有效隔绝阳极金属与多层介质层和低掺杂氧化镓外延层之间界面态的接触，从而能够有效阻止阳极金属底部周围高浓度电子的生成，改善界面态对器件漏电的影响，提升器件的击穿特性
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (9)
1.一种氧化镓肖特基二极管，由下至上依次包括阴极金属层，高掺杂氧化镓衬底，低掺杂氧化镓外延层，阳极金属和阳极场板，其特征在于，所述低掺杂氧化镓外延层上部还包括环绕所述阳极金属分布的多层介质层；
所述多层介质层中的各介质层的腐蚀速率随其所在层数的增加而减小，所述多层介质层的顶层与所述阳极金属接触，且，所述多层介质层的底层与所述阳极金属分离。
2.一种氧化镓肖特基二极管的制作方法，其特征在于，所述制作方法包括：
在高掺杂氧化镓衬底上外延生长低掺杂氧化镓外延层；
在高掺杂氧化镓衬底背面蒸发阴极金属层；
在低掺杂氧化镓外延层上淀积两层以上的介质，形成多层介质层，其中，所述多层介质层中各介质层的腐蚀速率随其所在层数的增加而减小；
在多层介质层的顶层表面悬涂光刻胶，通过曝光显影形成阳极金属开口图形；
采用干法刻蚀结合湿法腐蚀或者仅采用湿法腐蚀去除所述阳极金属开口图形的开口处对应的介质，形成底层比顶层被腐蚀程度大的多层介质层；
在多层介质层的顶层表面再次悬涂光刻胶，通过曝光显影形成场板金属开口图形；
基于场板金属开口图形在低掺杂氧化镓外延层上蒸发金属，形成上方具有阳极场板的阳极金属。
3.根据权利要求2所述的氧化镓肖特基二极管的制作方法，其特征在于，所述阳极金属的厚度为50纳米至1000纳米，所述阳极场板的厚度为50纳米至1000纳米。
4.根据权利要求2所述的氧化镓肖特基二极管的制作方法，其特征在于，所述场板金属开口图形的开口大于所述阳极金属开口图形的开口。
5.根据权利要求4所述的氧化镓肖特基二极管的制作方法，其特征在于，所述场板金属开口图形的开口边缘和所述阳极金属开口图形的开口边缘相距100纳米至15微米。
6.根据权利要求2所述的氧化镓肖特基二极管的制作方法，其特征在于，所述多层介质层包括底层和顶层两个介质层。
7.根据权利要求6所述的氧化镓肖特基二极管的制作方法，其特征在于，所述底层和所述顶层的内侧边缘相距1纳米至1000纳米。
8.根据权利要求6所述的氧化镓肖特基二极管的制作方法，其特征在于，所述底层的介质为二氧化硅，所述顶层的介质为氮化硅。
9.根据权利要求8所述的氧化镓肖特基二极管的制作方法，其特征在于，所述底层的厚度范围为5纳米至500纳米，所述顶层的厚度范围为50纳米至1000纳米。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010013848.3A CN111192927B (zh) | 2020-01-07 | 2020-01-07 | 氧化镓肖特基二极管及其制作方法 |
| PCT/CN2020/086191 WO2021139039A1 (zh) | 2020-01-07 | 2020-04-22 | 氧化镓肖特基二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010013848.3A CN111192927B (zh) | 2020-01-07 | 2020-01-07 | 氧化镓肖特基二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111192927A true CN111192927A (zh) | 2020-05-22 |
| CN111192927B CN111192927B (zh) | 2021-12-24 |
Family
ID=70709831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010013848.3A Active CN111192927B (zh) | 2020-01-07 | 2020-01-07 | 氧化镓肖特基二极管及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111192927B (zh) |
| WO (1) | WO2021139039A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116454638B (zh) * | 2023-06-07 | 2023-09-01 | 中国人民解放军国防科技大学 | 一种L-Ku频段的超宽带微纳能量选择表面 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653707B1 (en) * | 2000-09-08 | 2003-11-25 | Northrop Grumman Corporation | Low leakage Schottky diode |
| CN103107151A (zh) * | 2011-11-11 | 2013-05-15 | 万国半导体股份有限公司 | 用于氮化镓肖特基二极管的端接结构 |
| CN106876484A (zh) * | 2017-01-23 | 2017-06-20 | 西安电子科技大学 | 高击穿电压氧化镓肖特基二极管及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6344718B2 (ja) * | 2014-08-06 | 2018-06-20 | 株式会社タムラ製作所 | 結晶積層構造体及び半導体素子 |
-
2020
- 2020-01-07 CN CN202010013848.3A patent/CN111192927B/zh active Active
- 2020-04-22 WO PCT/CN2020/086191 patent/WO2021139039A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653707B1 (en) * | 2000-09-08 | 2003-11-25 | Northrop Grumman Corporation | Low leakage Schottky diode |
| CN103107151A (zh) * | 2011-11-11 | 2013-05-15 | 万国半导体股份有限公司 | 用于氮化镓肖特基二极管的端接结构 |
| CN106876484A (zh) * | 2017-01-23 | 2017-06-20 | 西安电子科技大学 | 高击穿电压氧化镓肖特基二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111192927B (zh) | 2021-12-24 |
| WO2021139039A1 (zh) | 2021-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11222985B2 (en) | Power semiconductor device | |
| CN108281491B (zh) | 一种具有台阶结构的碳化硅功率器件及其制备方法 | |
| US20090224354A1 (en) | Junction barrier schottky diode with submicron channels | |
| CN112038393B (zh) | 一种碳化硅功率二极管器件及其制备方法 | |
| TWI641133B (zh) | 半導體單元 | |
| CN112420850B (zh) | 一种半导体器件及其制备方法 | |
| CN110783413B (zh) | 横向结构氧化镓的制备方法及横向结构氧化镓 | |
| CN112038398B (zh) | 一种碳化硅功率二极管器件的制备方法 | |
| US11121265B2 (en) | Silicon carbide trench schottky barrier diode using polysilicon and a method of manufacturing the same | |
| CN105895708A (zh) | 一种GaN基功率二极管及其制备方法 | |
| JP5445899B2 (ja) | ショットキーバリアダイオード | |
| CN111192927B (zh) | 氧化镓肖特基二极管及其制作方法 | |
| TW201635522A (zh) | 半導體單元 | |
| CN108206220B (zh) | 金刚石肖特基二极管的制备方法 | |
| CN114566550B (zh) | 一种垂直氮化镓肖特基二极管及其制备方法 | |
| CN115842060A (zh) | 热电优化设计的沟槽mos型氧化镓功率二极管及制作方法 | |
| CN105810756B (zh) | 一种混合pin肖特基二极管及其制备方法 | |
| WO2017190511A1 (zh) | 场发射器件及其制作方法 | |
| CN111785785B (zh) | Sbd器件结构及其制备方法 | |
| CN113921609A (zh) | 一种垂直氮化镓场效应晶体管及其制备方法 | |
| CN113555448A (zh) | 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法 | |
| CN107104046B (zh) | 氮化镓肖特基二极管的制备方法 | |
| CN106847910B (zh) | 一种GaN基半导体器件及其制备方法 | |
| JP6256008B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN220189658U (zh) | 一种碳化硅肖特基二极管结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |