CN113921609A - 一种垂直氮化镓场效应晶体管及其制备方法 - Google Patents

一种垂直氮化镓场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN113921609A
CN113921609A CN202111134381.9A CN202111134381A CN113921609A CN 113921609 A CN113921609 A CN 113921609A CN 202111134381 A CN202111134381 A CN 202111134381A CN 113921609 A CN113921609 A CN 113921609A
Authority
CN
China
Prior art keywords
doped
silicon
layer
epitaxial layer
gan epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111134381.9A
Other languages
English (en)
Inventor
刘新科
刘潇
杨嘉颖
黎晓华
黄双武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN202111134381.9A priority Critical patent/CN113921609A/zh
Publication of CN113921609A publication Critical patent/CN113921609A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明实施例公开了垂直氮化镓场效应晶体管,包括:第一硅掺的N+型GaN外延层沉积于N+型高掺杂GaN衬底第一面中的部分区域、第二硅掺的N‑型GaN外延层沉积于第一硅掺的N+型GaN外延层、第三硅掺的N+型GaN外延层第二硅掺的N‑型GaN外延层,Al2O3隔离层沉积于N+型高掺杂GaN衬底中除第一硅掺的N+型GaN外延层的剩余区域;AlGaN层在垂直于N+型高掺杂GaN衬底的方向上沉积于第二硅掺的N‑型GaN外延层表面,栅极层沉积于AlGaN层;SiN隔离层在平行于N+型高掺杂GaN衬底的方向上沉积于除第三硅掺的N+型GaN外延层区域以外的表面,源极层沉积于SiN隔离层和第三硅掺的N+型GaN外延层表面,漏极层沉积于N+型高掺杂GaN衬底的另一面。AlGaN/GaN异质结令异质界面GaN侧的量子阱变得更深更窄带来高电流密度。

Description

一种垂直氮化镓场效应晶体管及其制备方法
技术领域
本发明实施例涉及电子器件技术领域,尤其是一种垂直氮化镓场效应晶体管及其制备方法。
背景技术
近年来作为宽禁带半导体代表之一的氮化镓(GaN)以其优越的材料性能,如低介电常数(约8.9)和高有效质量(约0.370m0),广泛运用于功率和射频器件应用领域的。
具有三维栅极结构的GaN全环绕栅极垂直纳米线金属-氧化物半导体场效应晶体管(Gate-All-Around Vertical Nanowire Metal-Oxide-Semiconductor Field-EffectTransistor,简称GAA VNWMOSFET),GaN基FET具有更小的自然长度和更低的直接隧穿概率,较好地抵御短通道效应,优异的栅极环绕调控能力,引起了人们高度重视并应用广泛。现有的GAA VNWMOSFET有突出的特点:实现了栅极对沟道之间的全方位均匀环绕,因此对沟道的控制能力十分出色,可以产生更快的驱动电流。允许器件尺寸进一步缩小,集成度更高,实现低驱动电压、低泄漏电流、低漏极诱导势垒降低、高开关比和高功率密度,适用于低功耗应用。
但是,现有的GAA VNWMOSFET存在一个不足:利用GaN材料作为电子的来源和电流的通道,会出现了电子传输速率不高和载流子的数量并不多的问题,从而影响晶体管的性能。
发明内容
为解决上述技术问题,本发明创造的实施例提供一种垂直氮化镓场效应晶体管,包括:N+型高掺杂GaN衬底、第一硅掺的N+型GaN外延层、第二硅掺的N-型GaN外延层、第三硅掺的N+型GaN外延层、AL2O3隔离层、AlGaN层、栅极层、SiN隔离层、源极层和漏极层;
其中,第一硅掺的N+型GaN外延层沉积于N+型高掺杂GaN衬底第一面中的部分区域、第二硅掺的N-型GaN外延层沉积于第一硅掺的N+型GaN外延层、第三硅掺的N+型GaN外延层第二硅掺的N-型GaN外延层,AL2O3隔离层沉积于N+型高掺杂GaN衬底中除第一硅掺的N+型GaN外延层的剩余区域;
AlGaN层在垂直于N+型高掺杂GaN衬底的方向上沉积于第二硅掺的N-型GaN外延层表面,AlGaN层沉积有栅极氧化物Al2O3层,栅极层沉积于Al2O3层;
SiN隔离层在平行于N+型高掺杂GaN衬底的方向上沉积于除第三硅掺的N+型GaN外延层区域以外的表面,源极层沉积于SiN隔离层和第三硅掺的N+型GaN外延层表面,漏极层沉积于N+型高掺杂GaN衬底的另一面。
进一步地,栅极层包括10-25nm的Al2O3层以及50~100nm的金属膜层。
进一步地,第一硅掺的N+型GaN外延层0.2um-0.5um,的第二硅掺的N-型GaN外延层0.3um-0.6um以及第三硅掺的N+型GaN外延层0.2um-0.5um。
进一步地,N+型高掺杂GaN衬底厚度为200~500um。
进一步地,第一硅掺的N+型GaN外延层、第二硅掺的N-型GaN外延层和第三硅掺的N+型GaN外延层的直径为5~10nm。
一种垂直氮化镓场效应晶体管的制备方法,包括:
利用金属有机化学气相沉积法在N+型高掺杂GaN衬底的第一面依次生长0.2um-0.5um的第一硅掺的N+型GaN外延层,0.3um-0.6um的第二硅掺的N-型GaN外延层以及0.2um-0.5um的第三硅掺的N+型GaN外延层;
以光刻胶阻挡对外延层进行电子束光刻,用Cl2/BCl3干法刻蚀,以及用TMAH溶液进行湿法刻蚀,在刻蚀后的器件表面N+型高掺杂GaN衬底上生长Al2O3作为隔离层,在垂直于氮化镓表面的方向上在第二硅掺的N-型GaN外延层的表面生长AlGaN,使得和GaN形成高密度二维电子气;
在AlGaN表面生长10-25nm的AL2O3作为栅极氧化物,并在AL2O3表面上蒸镀金属膜,剥离后形成栅极;
在平行于GaN的方向上生长SiN作为隔离层,对隔离层和n型高掺杂衬底GaN衬底的第二面分别进行光刻后表面蒸镀金属膜,剥离,形成源极和漏极,在600℃、N2环境下退火得到垂直氮化镓场效应晶体管。
进一步地,第一硅掺的N+型GaN外延层中硅掺杂浓度为1x1018cm-3-4x1018cm-3,第一硅掺的N+型GaN外延层厚度为0.3um,直径为7nm;
第二硅掺的N-型GaN外延层中硅掺杂浓度为1x1015-x1015cm2,(1x1015-8x1015cm2),,第二硅掺的N-型GaN外延层厚度0.4um,直径为7nm;
第三硅掺的N+型GaN外延层中硅掺杂浓度为1x1018cm-3-8x1018cm-3,第三硅掺的N+型GaN外延层厚度0.3um,直径为7nm。
进一步地,AlGaN的厚度为10nm。
进一步地,在制备源极和漏极时蒸镀金属为Ti、A1、Ni和Au。
进一步地,栅极金属膜为Ti/Al膜、Ti/Au膜或Pt/Au膜。
本发明实施例的有益效果是:相比于现有技术,由于AlGaN/GaN异质结的强自发极化和压电极化效应,这两种极化效应调制其能带结构,使导带偏移,令异质界面GaN侧的量子阱变得更深更窄,从而吸引了大量的自由电子在阱中积聚形成了二维电子气,带来高电流密度,高功率密度。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种垂直氮化镓场效应晶体管的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。
如图1所示,本实施例提供一种垂直氮化镓场效应晶体管,包括:N+型高掺杂GaN衬底、第一硅掺的N+型GaN外延层、第二硅掺的N-型GaN外延层、第三硅掺的N+型GaN外延层、AL2O3隔离层、AlGaN层、栅极层、SiN隔离层、源极层和漏极层;
其中,第一硅掺的N+型GaN外延层沉积于N+型高掺杂GaN衬底第一面中的部分区域、第二硅掺的N-型GaN外延层沉积于第一硅掺的N+型GaN外延层、第三硅掺的N+型GaN外延层第二硅掺的N-型GaN外延层,AL2O3隔离层沉积于N+型高掺杂GaN衬底中除第一硅掺的N+型GaN外延层的剩余区域;
AlGaN层在垂直于N+型高掺杂GaN衬底的方向上沉积于第二硅掺的N-型GaN外延层表面,栅极层沉积于AlGaN层;
SiN隔离层在平行于N+型高掺杂GaN衬底的方向上沉积于除第三硅掺的N+型GaN外延层区域以外的表面,源极层沉积于SiN隔离层和第三硅掺的N+型GaN外延层表面,漏极层沉积于N+型高掺杂GaN衬底的另一面。
具体地,栅极层包括10-25nm的AL2O3层以及50~100nm的金属膜层。其中,AL2O3层优选为20nm。
具体地,第一硅掺的N+型GaN外延层0.2um-0.5um,第二硅掺的N-型GaN外延层0.3um-0.6um,以及第三硅掺的N+型GaN外延层0.2um-0.5um,第一硅掺的N+型GaN外延层中硅掺杂浓度为1x1018cm-3-4x1018cm-3,优选为2x1018cm-3
第一硅掺的N+型GaN外延层、第二硅掺的N-型GaN外延层和第三硅掺的N+型GaN外延层的直径为5~10nm。
优选地,第一硅掺的N+型GaN外延层厚度为0.3um,直径为7nm;第二硅掺的N-型GaN外延层中硅掺杂浓度为1x1015-1x1015cm2,(1x1015-8x1015cm2)优选为5x1015cm-3,第二硅掺的N-型GaN外延层厚度0.4um,直径为7nm;第三硅掺的N+型GaN外延层中硅掺杂浓度为1x1018cm-3-8x1018cm-3,优选为5x1018cm-3,第三硅掺的N+型GaN外延层厚度0.3um,直径为7nm。
具体地,N+型高掺杂GaN衬底厚度为200~500um,优选为300um。
本发明实施例,由于AlGaN/GaN异质结的强自发极化和压电极化效应,这两种极化效应调制其能带结构,使导带偏移,令异质界面GaN侧的量子阱变得更深更窄,从而吸引了大量的自由电子在阱中积聚形成了二维电子气,带来高电流密度,高功率密度。
本发明实施例还提供一种垂直氮化镓场效应晶体管的制备方法,包括:
步骤一、利用金属有机化学气相沉积法在N+型高掺杂GaN衬底的第一面依次生长0.2um-0.5um的第一硅掺的N+型GaN外延层,0.3um-0.6um的第二硅掺的N-型GaN外延层以及0.2um-0.5um的第三硅掺的N+型GaN外延层;
步骤二、(以SiO2作为掩模版对外延层进行电子束光刻)光刻胶阻挡用Cl2/BCl3干法刻蚀,以及用TMAH溶液进行湿法刻蚀,在刻蚀后的器件表面N+型高掺杂GaN衬底上生长AL2O3作为隔离层(这个的顺序在生长完AlGaN之后),在垂直于氮化镓表面的方向上在第二硅掺的N-型GaN外延层的表面生长AlGaN,使得和GaN形成高密度二维电子气;
步骤三、在AlGaN表面生长13-18nm的AL2O3作为栅极氧化物,并在Al2O3表面上蒸镀金属膜,剥离后形成栅极;
步骤四、在平行于GaN的方向上生长SiN作为隔离层,对隔离层和N+型高掺杂衬底GaN衬底的第二面分别进行光刻后表面蒸镀金属膜,剥离,形成源极和漏极,在600℃、N2环境下退火得到垂直氮化镓场效应晶体管。
具体地,第一硅掺的N+型GaN外延层中硅掺杂浓度为1x1018cm-3-4x1018cm-3,为2x1018cm-3,第一硅掺的N+型GaN外延层厚度为0.3um,直径为7nm;第二硅掺的N-型GaN外延层中硅掺杂浓度为1x1018x1018cm2,(1x1015-8x1015)优选为5x1018cm-3,第二硅掺的N-型GaN外延层厚度0.4um,直径为7nm;第三硅掺的N+型GaN外延层中硅掺杂浓度为1x1015cm-3-8x1015cm-3,优选为5x1015cm-3,第三硅掺的N+型GaN外延层厚度0.3um,直径为7nm,AlGaN的厚度为10nm。
在具体实施例中,器件在生长外延层之后在在RIE台面隔离后,以SiO2作为掩模版进行电子束光刻,并用Cl2/BCl3干法刻蚀器件,随后用温度为80℃浓度为5%的TMAH溶液中湿法刻蚀,如此可以使得使器件尺寸更小,消除干法刻蚀带来的表面损伤,使其直径小于7nm。本实施例可以结合光刻利用原子层沉积(ALD)方法和等离子体增强化学气相沉积(PECVD)在器件表面生长氧化铝(Al2O3),作为隔离层。利用金属有机化学气相沉积(MOCVD)方法在器件表面生长AlGaN来和GaN形成异质结,形成拥有二维电子气的导电沟道。
本发明的一个实施例,制备栅极(Gate)时,先进行光刻工艺,之后使用热蒸发、磁控溅射或电子束蒸发等方法蒸镀金属膜,使用剥离工艺形成电极。其中,可采用的金属为Pt或Au,当金属为Pt时,蒸镀厚度为50nm,当金属选用Au时,蒸镀厚度为100nm。利用等离子体增强化学气相沉积(PECVD)或原子层沉积(ALD)方法在平行于N+型高掺杂衬底GaN衬底的器件表面生长氮化硅(SiN),作为隔离层。制备欧姆接触源极(source)和漏极(Drain):光刻工艺后,在器件结构正面使用热蒸发、磁控溅射或电子束蒸发等方法蒸镀金属膜,例如,可选用Ti、Al、Ni、Au,蒸镀厚度依次为25nm、100nm、25nm和55nm,使用剥离工艺形成电极后在600℃、N2环境下退火。
可选地,GaN衬底也可以选用SiC衬底,SiC隔离层还可以选用氧化铪材料。
以上仅是本发明的部分实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种垂直氮化镓场效应晶体管,其特征在于,包括:N+型高掺杂GaN衬底、第一硅掺的N+型GaN外延层、第二硅掺的N-型GaN外延层、第三硅掺的N+型GaN外延层、Al2O3隔离层、AlGaN层、栅极层、SiN隔离层、源极层和漏极层;
其中,第一硅掺的N+型GaN外延层沉积于N+型高掺杂GaN衬底第一面中的部分区域、第二硅掺的N-型GaN外延层沉积于第一硅掺的N+型GaN外延层、第三硅掺的N+型GaN外延层第二硅掺的N-型GaN外延层,Al2O3隔离层沉积于N+型高掺杂GaN衬底中除第一硅掺的N+型GaN外延层的剩余区域;
AlGaN层在垂直于N+型高掺杂GaN衬底的方向上沉积于第二硅掺的N-型GaN外延层表面,AlGaN层沉积有栅极氧化物Al2O3层,栅极层沉积于Al2O3层;
SiN隔离层在平行于N+型高掺杂GaN衬底的方向上沉积于除第三硅掺的N+型GaN外延层区域以外的表面,源极层沉积于SiN隔离层和第三硅掺的N+型GaN外延层表面,漏极层沉积于N+型高掺杂GaN衬底的另一面。
2.根据权利要求1的晶体管,其特征在于,栅极层包括10-25nm的AL2O3层以及50~100nm的金属膜层。
3.根据权利要求1的晶体管,其特征在于,第一硅掺的N+型GaN外延层0.2um-0.5um,第二硅掺的N-型GaN外延层0.3um-0.6um以及第三硅掺的N+型GaN外延层0.2um-0.5um。
4.根据权利要求1的晶体管,其特征在于,N+型高掺杂GaN衬底厚度为200~500um。
5.根据权利要求1的晶体管,其特征在于,第一硅掺的N+型GaN外延层、第二硅掺的N-型GaN外延层和第三硅掺的N+型GaN外延层的直径为5~10nm。
6.一种垂直氮化镓场效应晶体管的制备方法,其特征在于,包括:
利用金属有机化学气相沉积法在N+型高掺杂GaN衬底的第一面依次生长0.2um-0.5um的第一硅掺的N+型GaN外延层,0.3um-0.6um的第二硅掺的N-型GaN外延层以及0.2um-0.5um的第三硅掺的N+型GaN外延层;
以光刻胶阻挡对外延层进行电子束光刻,用Cl2/BCl3干法刻蚀,以及用TMAH溶液进行湿法刻蚀,在刻蚀后的器件表面N+型高掺杂GaN衬底上生长Al2O3作为隔离层,在垂直于氮化镓表面的方向上在第二硅掺的N-型GaN外延层的表面生长AlGaN,使得和GaN形成高密度二维电子气;
在AlGaN表面生长10-25nm的Al2O3作为栅极氧化物,并在Al2O3表面上蒸镀金属膜,剥离后形成栅极;
在平行于GaN的方向上生长SiN作为隔离层,对隔离层和n型高掺杂衬底GaN衬底的第二面分别进行光刻后表面蒸镀金属膜,剥离,形成源极和漏极,在600℃、N2环境下退火得到垂直氮化镓场效应晶体管。
7.根据权利要求1的垂直氮化镓场效应晶体管的制备方法,其特征在于,
第一硅掺的N+型GaN外延层中硅掺杂浓度为1x1018cm-3-4x1018cm-3,第一硅掺的N+型GaN外延层厚度为0.3um,直径为7nm;
第二硅掺的N-型GaN外延层中硅掺杂浓度为1x1015-1x1015cm2,1x1015-8x1015,第二硅掺的N-型GaN外延层厚度0.4um,直径为7nm;
第三硅掺的N+型GaN外延层中硅掺杂浓度为1x1018cm-3-8x1018cm-3,第三硅掺的N+型GaN外延层厚度0.3um,直径为7nm。
8.根据权利要求1的垂直氮化镓场效应晶体管的制备方法,其特征在于,AlGaN的厚度为10nm。
9.根据权利要求1的垂直氮化镓场效应晶体管的制备方法,其特征在于,在制备源极和漏极时蒸镀金属为Ti、A1、Ni和Au。
10.根据权利要求1的垂直氮化镓场效应晶体管的制备方法,其特征在于,栅极金属膜为Ti/Al膜、Ti/Au膜或Pt/Au膜。
CN202111134381.9A 2021-09-27 2021-09-27 一种垂直氮化镓场效应晶体管及其制备方法 Pending CN113921609A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111134381.9A CN113921609A (zh) 2021-09-27 2021-09-27 一种垂直氮化镓场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111134381.9A CN113921609A (zh) 2021-09-27 2021-09-27 一种垂直氮化镓场效应晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN113921609A true CN113921609A (zh) 2022-01-11

Family

ID=79236276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111134381.9A Pending CN113921609A (zh) 2021-09-27 2021-09-27 一种垂直氮化镓场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN113921609A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116960175A (zh) * 2023-09-19 2023-10-27 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020182791A1 (en) * 2001-06-01 2002-12-05 Seikoh Yoshida GaN-based semiconductor device
CN103681836A (zh) * 2012-09-21 2014-03-26 罗伯特·博世有限公司 垂直的微电子元件以及相应的制造方法
US20150014700A1 (en) * 2013-07-15 2015-01-15 Hrl Laboratories Llc Vertical iii-nitride semiconductor device with a vertically formed two dimensional electron gas
CN106549038A (zh) * 2016-12-09 2017-03-29 宁波海特创电控有限公司 一种垂直结构的氮化镓异质结hemt
CN106611781A (zh) * 2015-10-27 2017-05-03 上海新昇半导体科技有限公司 量子阱器件及其形成方法
US20170200820A1 (en) * 2016-01-07 2017-07-13 Lawrence Livermore National Security, Llc Three dimensional vertically structured electronic devices
CN110085674A (zh) * 2019-03-13 2019-08-02 西安电子科技大学 一种垂直功率器件及其制作方法
CN110224019A (zh) * 2019-04-12 2019-09-10 广东致能科技有限公司 一种半导体器件及其制造方法
CN112563327A (zh) * 2019-09-25 2021-03-26 意法半导体股份有限公司 高电子迁移率晶体管(hemt)器件和方法
CN112670342A (zh) * 2020-12-24 2021-04-16 深圳大学 一种高电子迁移率晶体管及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020182791A1 (en) * 2001-06-01 2002-12-05 Seikoh Yoshida GaN-based semiconductor device
CN103681836A (zh) * 2012-09-21 2014-03-26 罗伯特·博世有限公司 垂直的微电子元件以及相应的制造方法
US20150014700A1 (en) * 2013-07-15 2015-01-15 Hrl Laboratories Llc Vertical iii-nitride semiconductor device with a vertically formed two dimensional electron gas
CN106611781A (zh) * 2015-10-27 2017-05-03 上海新昇半导体科技有限公司 量子阱器件及其形成方法
US20170200820A1 (en) * 2016-01-07 2017-07-13 Lawrence Livermore National Security, Llc Three dimensional vertically structured electronic devices
CN106549038A (zh) * 2016-12-09 2017-03-29 宁波海特创电控有限公司 一种垂直结构的氮化镓异质结hemt
CN110085674A (zh) * 2019-03-13 2019-08-02 西安电子科技大学 一种垂直功率器件及其制作方法
CN110224019A (zh) * 2019-04-12 2019-09-10 广东致能科技有限公司 一种半导体器件及其制造方法
CN112563327A (zh) * 2019-09-25 2021-03-26 意法半导体股份有限公司 高电子迁移率晶体管(hemt)器件和方法
CN112670342A (zh) * 2020-12-24 2021-04-16 深圳大学 一种高电子迁移率晶体管及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116960175A (zh) * 2023-09-19 2023-10-27 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法
CN116960175B (zh) * 2023-09-19 2023-12-12 广东致能科技有限公司 一种准垂直型半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
US10566450B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
JP4179539B2 (ja) 化合物半導体装置及びその製造方法
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP2009231395A (ja) 半導体装置および半導体装置の製造方法
CN110648914B (zh) 一种提升氮化镓晶体管击穿电压的方法
CN115472689A (zh) 一种具有超结结构的高电子迁移率晶体管及其制备方法
CN111192926A (zh) 氧化镓肖特基二极管及其制备方法
CN113921609A (zh) 一种垂直氮化镓场效应晶体管及其制备方法
TW202145579A (zh) 具有鈹摻雜的肖特基接觸層的空乏型高電子遷移率場效電晶體(hemt)半導體裝置
CN111682064A (zh) 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法
KR101688965B1 (ko) 반도체 소자 제조방법
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
CN114121655B (zh) 一种基于增强型器件的自终止刻蚀方法及器件
CN113972263B (zh) 一种增强型AlGaN/GaN HEMT器件及其制备方法
CN115732566A (zh) Umosfet器件及提高umosfet器件性能的方法
CN114725022A (zh) 一种基于GaOx-GaN的CMOS反相器的制备方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN114496788A (zh) 一种p型沟道氮化镓晶体管及其制备方法
WO2021186546A1 (ja) 半導体装置およびその製造方法
CN113964181A (zh) 一种pn结基极耦合的氮化镓肖特基二极管及制备方法
CN113097312A (zh) ScAlN/GaN双势垒共振隧穿二极管及其制作方法
CN111081772A (zh) 氮化镓晶体管及其制造方法
JP4869585B2 (ja) 窒化物半導体装置の製造方法
KR101670238B1 (ko) 반도체 소자 제조방법
JP4759923B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination