CN109390416A - 沟槽式肖特基的终端结构及沟槽式肖特基 - Google Patents
沟槽式肖特基的终端结构及沟槽式肖特基 Download PDFInfo
- Publication number
- CN109390416A CN109390416A CN201710669349.8A CN201710669349A CN109390416A CN 109390416 A CN109390416 A CN 109390416A CN 201710669349 A CN201710669349 A CN 201710669349A CN 109390416 A CN109390416 A CN 109390416A
- Authority
- CN
- China
- Prior art keywords
- groove
- terminal structure
- polysilicon
- termination environment
- channel schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 claims abstract description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000002344 surface layer Substances 0.000 claims abstract description 5
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 abstract description 39
- 238000001259 photo etching Methods 0.000 abstract description 18
- 238000000034 method Methods 0.000 abstract description 15
- 230000008569 process Effects 0.000 abstract description 9
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000009826 distribution Methods 0.000 abstract description 6
- 230000009467 reduction Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000004026 adhesive bonding Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6603—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供沟槽式肖特基终端结构及沟槽式肖特基，沟槽式肖特基终端结构包括外延层，形成于外延层的表层中的沟槽、填充在沟槽中的多晶硅、形成于沟槽与多晶硅之间的栅氧化层、形成于衬底表面的介质层和形成于介质层表面的正面金属电极，沟槽为多个。沟槽式肖特基包括原胞区和终端区，终端区的结构为上述的终端结构。该沟槽式肖特基终端结构将现有技术中单个宽沟槽改为多个窄沟槽，使终端区沟槽刻蚀时制造的沟槽的深度与原胞区趋于接近，终端区和原胞区交界处的电场分布平缓，器件稳定性提高，之后的poly填充和刻蚀后的光刻工艺难度降低；孔层光刻的工艺难度的降低；沟槽中的多晶硅与正面金属电极短接，提升器件终端可靠性。
Description
技术领域
本发明涉及半导体器件技术领域，尤其是沟槽式肖特基的终端结构及沟槽式肖特基。
背景技术
目前常见的沟槽型肖特基器件的终端结构多是采用数十微米以内的单个宽大沟槽的终端结构，而这种宽沟槽结构的终端加工过程及产品存在以下几个问题：沟槽加工工艺上的难度较大，由于沟槽刻蚀的工艺能力限制，终端的宽大沟槽一般与原胞区的小沟槽深度上有较大差异；由于较大区域的沟槽，使在poly填充和刻蚀后的光刻工艺的难度也较大，涂胶、曝光显影均较常规的平面器件要高，因此常出现涂胶、显影不良的情况，对器件可靠性有影响；后续孔层的光刻需要对沟槽侧壁的poly进行对准，故需要对侧壁的poly尺寸要求较高。
因此，此种结构的沟槽在加工工艺以及后续的光刻、刻蚀工艺的要求较高，工艺稳定性对器件的可靠性影响较大。
发明内容
本发明要解决的问题是提供沟槽式肖特基的终端结构及沟槽式肖特基，降低加工难度，提升器件的可靠性。
为解决上述技术问题，本发明的一个目的是沟槽式肖特基的终端结构，包括外延层，形成于外延层的表层中的沟槽、填充在沟槽中的多晶硅、形成于沟槽与多晶硅之间的栅氧化层、形成于衬底表面的介质层和形成于介质层表面的正面金属电极，沟槽为多个。
技术方案中，优选的，沟槽的宽度小于3um。
技术方案中，优选的，沟槽的深度为1-5um。
技术方案中，优选的，沟槽的深度与沟槽式肖特基的原胞区的沟槽深度一致。
技术方案中，优选的，介质层中还形成有若干个孔，孔位于多晶硅的上方，孔贯穿介质层的顶部与底部，孔中填充有正面金属电极，正面金属电极与多晶硅之间形成有势垒金属。
技术方案中，优选的，还包括衬底，外延层形成于衬底表面。
技术方案中，优选的，外延层为N型外延。
技术方案中，优选的，衬底为N型衬底。
本发明的另一目的是提供沟槽式肖特基，包括原胞区和终端区，终端区的结构为上述的终端结构。
本发明具有的优点和积极效果是：
1.将沟槽式肖特基的终端区由单个宽大沟槽的结构改为刻蚀多个沟槽，对同一器件来说，可使终端区沟槽刻蚀时制造的沟槽的深度与原胞区趋于接近，使终端区和原胞区交界处的电场分布更加平缓，器件的稳定性提高。
2.该沟槽式肖特基终端结构将现有技术中单个宽沟槽改为多个窄沟槽沟槽后，多晶硅填充及多晶硅刻蚀的难度降低，涂胶、曝光显影均与常规平面器件相一致，无特殊要求。
3.该沟槽式肖特基终端结构将现有技术中单个宽沟槽改为多个窄沟槽沟槽后，使后续的孔层光刻的工艺难度的降低，光刻的套刻只需要与前层的沟槽层套刻即可，不受poly刻蚀工艺的影响。
4.该沟槽式肖特基终端结构，其多晶硅上方的介质层中开窗，并沉积势垒金属，使其沟槽中的多晶硅与正面金属电极短接，从而可以进一步提升器件的终端可靠性。
附图说明
图1是现有技术中沟槽式肖特基的截面结构示意图。
图2是本发明中的沟槽式肖特基的截面结构示意图。
图3是本发明实施例中第二步中光刻使用的掩模板的结构示意图。
图4是本发明实施例中第五步中光刻使用的掩模板的结构示意图。
图中：
1、衬底 2、外延层 3、沟槽
4、多晶硅 5、栅氧化层 6、介质层
7、正面金属电极 8、孔 9、势垒金属
10、原胞区 11、终端区 12、不透光区
13、透光区 14、终端区 15、终端区
16、透光区
具体实施方式
肖特基二极管由于其低的正向导通压降和快速的反向恢复时间，得到了广泛的应用，但传统的平面肖特基二极管的反向漏电流大，而沟槽式肖特基结构器件，电场耦合作用改变了一定电压下的电场强度分布，减小了反向漏电流，提高了其反向击穿电压，被广泛的应用。
如图1所示，目前常见的沟槽式肖特基器件的终端区的结构多是单个宽沟槽结构，由于现有沟槽刻蚀工艺在刻蚀过程中的各向同性，使得在刻蚀宽度大的终端区沟槽时，产生的沟槽深度与刻蚀原胞区的窄沟槽时的深度有差异，而沟槽的深度会影响器件的击穿电压、漏电流密度和正向导通电压等性能，并且要控制好宽沟槽刻蚀时的深度，会使沟槽加工工艺上的难度加大；同时，由于较宽的终端区沟槽，使poly填充并刻蚀后的光刻工艺难度加大。
因此，为了解决以上问题，本发明的一个目的是提供沟槽式肖特基的终端结构，如图2所示，包括衬底1、形成于衬底1上的外延层2、形成于外延层2的表层中的沟槽3、填充在沟槽3中的多晶硅4、形成于沟槽3与多晶硅4之间的栅氧化层5、形成于衬底1表面的介质层6和形成于介质层6表面的正面金属电极7，其中，沟槽3为多个。将沟槽式肖特基的终端区由单个宽大沟槽的结构改为刻蚀多个沟槽，对同一器件来说，其沟槽的宽度必然变窄，如此可使终端区沟槽刻蚀时制造的沟槽的深度与原胞区趋于接近，使终端区和原胞区交界处的电场分布更加平缓，器件的稳定性提高，另一方面，沟槽由单个宽大沟槽改为多个较窄的沟槽后，沟槽的多晶硅填充及多晶硅刻蚀难度降低，工艺可控性更高，在涂胶与曝光显影处理时与常规平面器件的处理方法一致，无特殊要求，并且，后序的孔层刻蚀的工艺难度也会降低。
优选的，沟槽3的宽度小于3um，沟槽3刻蚀的宽度越窄，刻蚀时其深度可与原胞区沟槽深度越接近，而通常器件原胞区的沟槽宽度为几微米，因此，不仅沟槽的数量为多个，其宽度也需要小于一定值，才可使终端区沟槽与原胞区沟槽深度基本接近。
优选的，沟槽3的深度为1-5um，更优选的，沟槽3的深度与原胞区的沟槽深度一致，可以使得终端和原胞区的交界处的电场分布更加平缓，器件稳定性更高。
衬底材料优选N型衬底上生长N型外延。
优选的，介质层6中还形成有孔8，孔8位于多晶硅4的上方，孔8贯穿介质层6的顶部与底部，孔8中填充有正面金属电极7，正面金属电极7与多晶硅4之间形成有势垒金属9。孔8可以为1个，也可以为多个，孔8的俯视平面可以为任何形状，例如圆形、长方形，只要保证介质层6中存在一处区域使正面金属电极7与多晶硅4之间导通的任何结构均可实现本发明，该沟槽式肖特基的终端结构中，沉积的势垒金属会和多晶硅形成势垒接触，从而在终端区刻蚀的孔处将多晶硅与正面金属电极连接起来，保证终端的稳定性，保证器件反偏的时候多晶硅上也是稳定的零电位。
本发明的另一目的是提供沟槽式肖特基，如图2所示，包括原胞区10和终端区11，其中终端区11的结构为上述沟槽式肖特基终端结构。
制备本发明的沟槽式肖特基的终端区结构，采用的沟槽刻蚀方法包括在沟槽式肖特基终端区刻蚀多个沟槽，沟槽的宽度小于3um。即将现有工艺中沟槽肖特基终端区的单个数十微米宽的宽大沟槽结构换为多个窄沟槽，从而可以降低终端区的沟槽与原胞区沟槽深度上的差异，并且降低沟槽加工工艺难度。
其中，具体的刻蚀多个沟槽步骤包括：第一步、提供衬底材料；第二步、使用化学气象沉积法或氧化法在衬底材料上制造硬掩膜层；第三步、在硬掩膜层上光刻图形，光刻时使用的掩模板上终端区有多个透光区域，其透光区域的宽度小于3um，与原胞区的透光区域的宽度接近为好；第四步、使用干法刻蚀出掩膜层；第五步、去除光刻胶；第六步、刻蚀沟槽，从而在终端区产生多个窄沟槽。
制备本发明的沟槽式肖特基的方法，包括：
1)提供衬底材料，衬底材料优选为长有N型外延的N型衬底；
2)在衬底材料上进行沟槽刻蚀，其中，对终端区的沟槽刻蚀使用上述终端区沟槽刻蚀方法进行刻蚀；
3)在步骤2)得到的产品的表面生长栅氧化层；
4)在步骤3)得到的产品表面沉积多晶硅，并进行多晶刻蚀；
5)在步骤4)得到的产品表面沉积介质层；
6)对介质层进行孔层刻蚀；
7)对孔层刻蚀产生的孔进行势垒金属溅射或沉积，完成势垒合金，进行正面金属沉积。
在步骤6)中孔层刻蚀包括对介质层的终端区刻蚀若干个孔，若干个孔均在衬底材料的终端区的沟槽上方。经过对终端区的孔刻蚀后，可以在介质层上开窗，而沉积的势垒金属会和多晶硅形成势垒接触，从而在终端区刻蚀的孔处将多晶硅与正面金属电极连接起来，保证终端的稳定性，保证器件反偏的时候多晶硅上也是稳定的零电位。
实施例一
下面结合实例对本发明的具体实施方式做详细介绍：
沟槽式肖特基的制备过程：
第一步、提供制备好的衬底材料，衬底材料为N型外延衬底(N+衬底上N-外延)。材料厚度与外延厚度有关，两者之和为正常流通硅片厚度，需要选择好其电阻率，外延层电阻率为0.01-50Ω*cm，衬底电阻率为0.0001-10Ω*cm；
第二步、在衬底材料的正面先使用化学气象沉积法制造硬掩膜层，然后通过光刻出图形，其中，光刻使用的掩模板的结构如图3所示，包括不透光区12和透光区13，其终端区14有4个窄透光区域条，原胞区的透光区宽度为1um，终端区的透光区宽度为1.8um。采用干法刻蚀工艺刻蚀出掩膜层，然后去胶，可在终端区的掩膜层上产生多个窄沟槽，再通过硅刻蚀设备进行沟槽刻蚀，原胞区与终端区的沟槽深度为3.5um，得到终端区多个窄沟槽的结构；
第三步、在步骤二得到的产品的表面生长栅氧化层，然后在沟槽中沉积多晶硅，膜层厚度具体由设计确定；然后进行多晶刻蚀，刻蚀至晶圆表面的多晶被刻蚀完为止。
第四步、完成多晶刻蚀后沉积介质层。
第五步、通过光刻的方式进行孔层刻蚀，此步光刻包括涂光刻胶，使用掩模板在光刻胶上光刻图形，此步光刻使用的掩模板如图4所示，掩模板上在终端区15设有一个透光区域16，该区域的位置与第二步中掩膜板的终端区14的一个透光区域13位置对应，该透光区域16的宽度为1um，光刻完成后进行沟槽腐蚀，将沟槽中的介质层腐蚀尽，至多晶硅表面，然后去胶，从而在终端区的介质层上产生孔。
第六步、孔层刻蚀完成后进行势垒金属溅射或沉积，完成势垒合金，然后进行正面金属沉积。
第七步、正面金属光刻，刻蚀。
第八步、常规的晶圆背面加工工艺，贴膜、减薄、腐蚀、揭膜、清洗、背面金属化。
最终形成具有如图2所示的截面示意图的沟槽式肖特基终端结构。
包括N型衬底1、生长于N型衬底1上的N型外延层、形成于N型外延层的表层中的4个沟槽3，填充在4个沟槽3中的多晶硅4、形成于沟槽3与多晶硅4之间的栅氧化层5、形成于衬底1表面的介质层6和形成于介质层6表面的正面金属电极7，4个沟槽3的宽度为1.8um，深度为3.5um，原胞区的沟槽宽度为1um，深度为3.5um，介质层6中还形成有1个孔8，孔8位于多晶硅4的上方，宽度为1um，贯穿介质层6的顶部与底部，孔8中填充有正面金属电极7，正面金属电极7与多晶硅4之间形成有势垒金属9。
将沟槽式肖特基的终端区由单个宽大沟槽的结构改为刻蚀多个沟槽，对同一器件来说，可使终端区沟槽刻蚀时制造的沟槽的深度与原胞区趋于接近，使终端区和原胞区交界处的电场分布更加平缓，器件的稳定性提高，另一方面，沟槽由单个宽大沟槽改为多个较窄的沟槽后，沟槽的多晶硅填充及多晶硅刻蚀难度降低，工艺可控性更高，在涂胶与曝光显影处理时与常规平面器件的处理方法一致，无特殊要求，并且，后序的孔层刻蚀的工艺难度也会降低。该沟槽式肖特基的终端结构中，沉积的势垒金属会和多晶硅形成势垒接触，从而在终端区刻蚀的孔处将多晶硅与正面金属电极连接起来，保证终端的稳定性，保证器件反偏的时候多晶硅上也是稳定的零电位。
以上对本发明的一个实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明申请范围所作的均等变化与改进等，均应仍归属于本发明的专利涵盖范围之内。
Claims (9)
1.沟槽式肖特基的终端结构，其特征在于：包括外延层，形成于所述外延层的表层中的沟槽、填充在所述沟槽中的多晶硅、形成于所述沟槽与所述多晶硅之间的栅氧化层、形成于所述衬底表面的介质层和形成于所述介质层表面的正面金属电极，所述沟槽为多个。
2.根据权利要求1所述的终端结构，其特征在于：所述沟槽的宽度小于3um。
3.根据权利要求1或2所述的终端结构，其特征在于：所述沟槽的深度为1-5um。
4.根据权利要求3所述的终端结构，其特征在于：所述沟槽的深度与所述沟槽式肖特基的原胞区的沟槽深度一致。
5.根据权利要求1-4任一所述的终端结构，其特征在于：所述介质层中还形成有若干个孔，所述孔位于所述多晶硅的上方，所述孔贯穿所述介质层的顶部与底部，所述孔中填充有正面金属电极，所述正面金属电极与所述多晶硅之间形成有势垒金属。
6.根据权利要求1-5任一所述的终端结构，其特征在于：还包括衬底，所述外延层形成于所述衬底表面。
7.根据权利要求1-5任一所述的终端结构，其特征在于：所述外延层为N型外延。
8.根据权利要求6所述的终端结构，其特征在于：所述衬底为N型衬底。
9.沟槽式肖特基，包括原胞区和终端区，其特征在于：所述终端区的结构为权利要求1-8任一所述的终端结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710669349.8A CN109390416A (zh) | 2017-08-08 | 2017-08-08 | 沟槽式肖特基的终端结构及沟槽式肖特基 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710669349.8A CN109390416A (zh) | 2017-08-08 | 2017-08-08 | 沟槽式肖特基的终端结构及沟槽式肖特基 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109390416A true CN109390416A (zh) | 2019-02-26 |
Family
ID=65412570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710669349.8A Pending CN109390416A (zh) | 2017-08-08 | 2017-08-08 | 沟槽式肖特基的终端结构及沟槽式肖特基 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109390416A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114068668A (zh) * | 2020-08-03 | 2022-02-18 | 华润微电子（重庆）有限公司 | 一种沟槽型肖特基二极管终端结构及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051260A (zh) * | 2013-03-15 | 2014-09-17 | 上海华虹宏力半导体制造有限公司 | 沟槽型肖特基二极管的结构及制作方法 |
| CN106611776A (zh) * | 2015-10-22 | 2017-05-03 | 南京励盛半导体科技有限公司 | 一种n型碳化硅肖特基二极管结构 |
| CN207637806U (zh) * | 2017-08-08 | 2018-07-20 | 天津环鑫科技发展有限公司 | 沟槽式肖特基的终端结构及沟槽式肖特基 |
-
2017
- 2017-08-08 CN CN201710669349.8A patent/CN109390416A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051260A (zh) * | 2013-03-15 | 2014-09-17 | 上海华虹宏力半导体制造有限公司 | 沟槽型肖特基二极管的结构及制作方法 |
| CN106611776A (zh) * | 2015-10-22 | 2017-05-03 | 南京励盛半导体科技有限公司 | 一种n型碳化硅肖特基二极管结构 |
| CN207637806U (zh) * | 2017-08-08 | 2018-07-20 | 天津环鑫科技发展有限公司 | 沟槽式肖特基的终端结构及沟槽式肖特基 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114068668A (zh) * | 2020-08-03 | 2022-02-18 | 华润微电子（重庆）有限公司 | 一种沟槽型肖特基二极管终端结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207637806U (zh) | 沟槽式肖特基的终端结构及沟槽式肖特基 | |
| CN104112768B (zh) | 半导体装置及其终端区结构 | |
| CN101017779A (zh) | 在磷化铟InP基片上形成通孔的方法及半导体光电器件 | |
| DE102016109165A1 (de) | Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen | |
| CN115207128B (zh) | 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法 | |
| CN105789037A (zh) | 微波毫米波芯片的小尺寸栅制备方法 | |
| CN106876449A (zh) | 一种沟槽金属－氧化物半导体及其制备方法 | |
| CN106057914A (zh) | 基于双台阶场板终端的4H‑SiC肖特基二极管及制作方法 | |
| CN106684157A (zh) | 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法 | |
| CN109390416A (zh) | 沟槽式肖特基的终端结构及沟槽式肖特基 | |
| CN104347375B (zh) | 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法 | |
| CN109390232A (zh) | 沟槽肖特基终端区沟槽刻蚀方法及沟槽肖特基制备方法 | |
| CN105576498A (zh) | 一种窄条脊形GaAs 基激光器的制备方法及GaAs 基激光器 | |
| CN102915975A (zh) | 一种BJT以及BiCMOS的制作方法 | |
| CN105226003B (zh) | 无深度负载效应的浅沟槽隔离结构的制备方法 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN112447821A (zh) | 一种终端结构制造方法 | |
| CN115566078A (zh) | 一种半导体介质层结构及制作方法 | |
| CN106067504B (zh) | 一种图形化衬底及其制备方法 | |
| JP3143993B2 (ja) | 半導体装置の製造方法 | |
| WO2024055902A1 (zh) | 一种jbs二极管结构及其制备方法 | |
| CN217903127U (zh) | 一种屏蔽栅功率mosfet | |
| CN109801972A (zh) | 一种分离栅mosfet器件及其制造方法 | |
| CN218730962U (zh) | 一种半导体介质层结构 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |