CN104008970A - 玻璃钝化二极管芯片及其制作方法 - Google Patents
玻璃钝化二极管芯片及其制作方法 Download PDFInfo
- Publication number
- CN104008970A CN104008970A CN201410270013.0A CN201410270013A CN104008970A CN 104008970 A CN104008970 A CN 104008970A CN 201410270013 A CN201410270013 A CN 201410270013A CN 104008970 A CN104008970 A CN 104008970A
- Authority
- CN
- China
- Prior art keywords
- glass
- groove
- diode chip
- passivation layer
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000011521 glass Substances 0.000 claims abstract description 118
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000005520 cutting process Methods 0.000 claims abstract description 14
- 238000002161 passivation Methods 0.000 claims description 51
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 24
- 238000003384 imaging method Methods 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000007790 scraping Methods 0.000 claims description 4
- 238000005245 sintering Methods 0.000 claims description 4
- 238000011010 flushing procedure Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 6
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 238000007789 sealing Methods 0.000 abstract 1
- 238000003466 welding Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 238000010586 diagram Methods 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 4
- 238000005286 illumination Methods 0.000 description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000000839 emulsion Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 201000008827 tuberculosis Diseases 0.000 description 1
- -1 wherein Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种玻璃钝化二极管芯片及其制作方法，包括：提供一PN结衬底，PN结衬底包括有第一沟槽，且第一沟槽使PN结衬底形成有至少一个台面；在第一沟槽内形成玻璃钝化层，玻璃钝化层与台面齐平；通过光刻工艺曝光显影，并在玻璃钝化层的中央区域进行刻蚀，以形成贯穿玻璃钝化层的第二沟槽；在PN结衬底上形成电极，沿第二沟槽切割得到至少一个玻璃钝化二级管芯片。通过刻蚀玻璃钝化层而形成第二沟槽，避免了出现第二沟槽的槽底残留玻璃的情况，进而提高了切割效率。本发明提供的玻璃钝化二级管芯片，在台面的边缘区域没有多余的环状玻璃，避免了在封装焊接时，环状玻璃与金属引线接触而产生封装结构应力，进而降低产品可靠性的情况出现。
Description
技术领域
本发明涉及二极管技术领域，更具体地说，涉及一种玻璃钝化二极管芯片及其制作方法。
背景技术
现有的GPP(Glassivation passivation parts，玻璃钝化器件)二极管芯片即在普通的二极管芯片的管芯PN结四周烧制一层玻璃，由于玻璃与单晶硅具有很好的结核性能，使得PN结能够获得更佳的保护，免受外界环境的侵扰，提高器件的稳定性。
现有的制作GPP二极管芯片的方法多为采用刀刮玻璃涂覆，即在衬底的沟槽内采用刮刀刮涂玻璃，虽然工艺简单，但是会在槽底留有较厚的玻璃层，在后续对衬底切割时，不仅容易损伤芯片，而且还容易出现碎片的现象，降低了产品合格率。
发明内容
有鉴于此，本发明提供一种玻璃钝化二极管芯片及其制作方法，在制作过程中，避免了槽底残留有玻璃层，提高了切割效率，提高了产品合格率。
为实现上述目的，本发明提供如下技术方案：
一种玻璃钝化二极管芯片制作方法，包括：
提供一形成有第一沟槽的PN结衬底，所述第一沟槽使所述PN结衬底形成有至少一个台面；
在所述第一沟槽内形成玻璃钝化层，所述玻璃钝化层与所述台面齐平；
通过光刻工艺曝光显影，并在设比例的盐酸和氢氟酸溶液、预设时间和预设温度条件下对所述玻璃钝化层的中央区域进行刻蚀，以形成贯穿所述玻璃钝化层的第二沟槽；
在所述PN结衬底上形成电极，并沿所述第二沟槽切割后得到至少一个所述玻璃钝化二极管芯片。
优选的，所述在所述第一沟槽内形成玻璃钝化层，所述玻璃钝化层与所述台面齐平包括：
配置玻璃浆料；
采用刀刮法在所述第一沟槽内刮涂所述玻璃浆料，以形成与所述台面齐平的玻璃浆料层；
对所述玻璃浆料层进行烧结形成所述玻璃钝化层。
优选的，所述预设比例的盐酸和氢氟酸溶液的盐酸：氢氟酸的范围为1：10～1：5，包括端点值。
优选的，所述预设时间为1min～10min，包括端点值。
优选的，所述预设温度为常温。
优选的，所述第一沟槽与所述台面同一侧的宽度范围为180μm～380μm，包括端点值。
优选的，所述第一沟槽与所述台面同一侧的宽度范围为200μm～300μm，包括端点值。
优选的，所述第二沟槽与所述台面同一侧的宽度范围为30μm～200μm，包括端点值。
优选的，所述第一沟槽为V形槽或U形槽。
一种玻璃钝化二极管芯片，采用上述的玻璃钝化二极管芯片制作方法制作而成。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本发明所提供的玻璃钝化二极管芯片及其制作方法，方法包括步骤：提供一PN结衬底，PN结衬底包括有第一沟槽，且第一沟槽使PN结衬底形成有至少一个台面；在第一沟槽内形成玻璃钝化层，玻璃钝化层与台面齐平；通过光刻工艺曝光显影，并在玻璃钝化层的中央区域进行刻蚀，以形成贯穿玻璃钝化层的第二沟槽；在PN结衬底上形成电极，并沿第二沟槽切割后得到至少一个玻璃钝化二级管芯片。采用本发明提供的制作方法，通过刻蚀玻璃钝化层而形成第二沟槽，避免了出现第二沟槽的槽底残留玻璃的情况，进而提高了切割效率，提高了产品合格率。
并且采用本发明提供的制作方法制作而成的玻璃钝化二级管芯片，在台面的边缘区域没有多余的环状玻璃，避免了在封装焊接时，环状玻璃与金属引线接触而产生封装结构应力，进而降低产品可靠性的情况出现。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种玻璃钝化二极管芯片制作方法流程图；
图2a～2d为与图1制作方法流程图对应的结构流程图；
图3为本申请实施例提供的一种光刻光罩的部分结构示意图；
图4为本申请实施例提供的另一种光刻光罩的部分结构示意图。
具体实施方式
正如背景技术所述，现有制作GPP二极管芯片时，会在槽底留有较厚的玻璃层，在后续对衬底切割时，不仅容易损伤芯片，而且还容易出现碎片的现象，降低了产品合格率。
基于此，本发明提供了一种玻璃钝化二极管芯片制作方法，以克服现有技术存在的上述问题，包括：
提供一刻蚀有第一沟槽的PN结衬底，所述第一沟槽使所述PN结衬底形成有至少一个台面；
在所述第一沟槽内形成玻璃钝化层，所述玻璃钝化层与所述台面齐平；
通过光刻工艺曝光显影，并在设比例的盐酸和氢氟酸溶液、预设时间和预设温度条件下对所述玻璃钝化层的中央区域进行刻蚀，以形成贯穿所述玻璃钝化层的第二沟槽；
在所述PN结衬底上形成电极，并沿所述第二沟槽切割后得到至少一个所述玻璃钝化二极管芯片。
本发明还提供了一种玻璃钝化二极管芯片，采用上述的玻璃钝化二极管芯片制作方法制作而成。
本发明所提供的玻璃钝化二极管芯片及其制作方法，方法包括步骤：提供一PN结衬底，PN结衬底包括有第一沟槽，且第一沟槽使PN结衬底形成有至少一个台面；在第一沟槽内形成玻璃钝化层，玻璃钝化层与台面齐平；通过光刻工艺曝光显影，并在玻璃钝化层的中央区域进行刻蚀，以形成贯穿玻璃钝化层的第二沟槽；在PN结衬底上形成电极，并沿第二沟槽切割后得到至少一个玻璃钝化二级管芯片。采用本发明提供的制作方法，通过刻蚀玻璃钝化层而形成第二沟槽，避免了出现第二沟槽的槽底残留玻璃的情况，进而提高了切割效率，提高了产品合格率。
并且采用本发明提供的制作方法制作而成的玻璃钝化二级管芯片，在台面的边缘区域没有多余的环状玻璃，避免了在封装焊接时，环状玻璃与金属引线接触而产生封装结构应力，进而降低产品可靠性的情况出现。
以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本申请实施例提供了一种玻璃钝化二极管芯片的制作方法，结合图1和2a～2d所示，图1为本申请实施例提供的一种玻璃钝化二极管芯片的制作方法流程图；图2a～2b为对应图1方法流程图的结构流程图。
其中，制作方法包括：
S1、提供一形成有第一沟槽的PN结衬底，所述第一沟槽使所述PN结衬底形成有至少一个台面；
如图2a所示，PN结衬底1包括第一沟槽2，第一沟槽2使PN结衬底1形成有至少一个台面。其中，第一沟槽2可以如图2a所示的，贯穿P型半导体层，而部第一沟槽2的部分位于N型半导体层；在本申请其他实施例中，第一沟槽也可以贯穿N型半导体层，而部分位于P型半导体层。
第一沟槽可以通过刻蚀得到：
S11、首先通过光刻工艺曝光显影；
具体的，在PN结衬底表面涂覆一层光阻剂，可以通过旋涂方法涂覆；其中，光阻剂中主要包括树脂、溶剂、感光剂和其他添加剂。
对PN结衬底进行软烘，目的为去除光阻剂中的溶剂。
而后通过光源将光刻光罩上的图案形成到光阻剂层上，即进行曝光；可选的，光阻剂可以为负性光阻剂，即曝光部分溶于显影液中；对此，本申请实施例提供一种光刻光罩，参考图3所示，为申请实施例提供的一种光刻光罩的部分结构示意图，其中未镂空部分A宽度范围为180μm～380μm，包括端点值；优选的，未镂空部分A宽度范围为30μm～200μm，包括端点值；由于需要对未镂空部分对应的PN结衬底进行刻蚀，因此第一沟槽与台面同一侧的宽度范围与未镂空部分A的宽度范围相同，即为180μm～380μm，包括端点值；优选的，第一沟槽与台面同一侧的宽度范围为200μm～300μm，包括端点值。
对PN结衬底进行后烘，消除光阻剂层侧壁的驻波效应，使侧壁平整。
最后，通过显影液将光阻剂层被光照后可溶部分去除，由于上述采用的负性光阻剂，因此光阻剂层未被光照的部分将溶于显影液。
S12、采用刻蚀液对PN结衬底进行刻蚀，形成第一沟槽；
其中，第一沟槽可以为V形槽，还可以为U形槽，对此不作具体限制。
S13、去除剩余的光阻剂层，并对PN结衬底进行清洗，得到形成有第一沟槽的PN结衬底。
S2、在所述第一沟槽内形成玻璃钝化层，所述玻璃钝化层与所述台面齐平；
参考图2b所示，第一沟槽2内包括玻璃钝化层3，且玻璃钝化层3与台面齐平。
玻璃钝化层3可以采用刀刮法形成在第一沟槽内：
S21、首先配置玻璃浆料；
S22、采用刀刮法在第一沟槽内刮涂玻璃浆料，以形成与台面齐平的玻璃将料层；
具体的，即将玻璃浆料倒入第一沟槽内，而后采用刮刀反复刮涂PN结衬底表面，以使得第一沟槽内的玻璃浆料与台面齐平，而且使台面上保持无玻璃浆料状态。
S23、对玻璃浆料层进行烧结形成玻璃钝化层。
当对第一沟槽内的玻璃浆料刮涂完毕后，需要通过烧结，将玻璃浆料固化得到玻璃钝化层。
参考图2b所示，玻璃钝化层与台面齐平，避免了玻璃钝化层高于台面时，在对玻璃钝化二极管芯片进行封装焊接时，高出的环状玻璃与金属引线接触而产生封装结构应力，进而降低产品可靠性的情况出现。
S3、通过光刻工艺曝光显影，并在设比例的盐酸和氢氟酸溶液、预设时间和预设温度条件下对所述玻璃钝化层的中央区域进行刻蚀，以形成贯穿所述玻璃钝化层的第二沟槽；
参考图2c所示，在玻璃钝化层3内形成有第二沟槽4，第二沟槽4贯穿整个玻璃钝化层。
形成第二沟槽前需要对玻璃钝化层进行刻蚀，对玻璃钝化层的刻蚀同样可以采用光刻工艺进行曝光显影，而后通过刻蚀液进行刻蚀：
S31、首先通过光刻工艺曝光显影；
在PN结衬底上涂覆一层光阻剂，其中，光阻剂可以为负性光阻剂。
对PN结衬底进行软烘。
通过光源将光刻光罩的图案形成至光阻剂层上，参考图4所示，为本申请实施例提供的另一种光刻光罩的部分结构示意图，其中，未镂空部分B的宽度范围为30μm～200μm，包括端点值；由于需要对未镂空部分B进行刻蚀得到第二沟槽，因此第二沟槽与台面同一侧的宽度范围与未镂空部分B相同，即为30μm～200μm，包括端点值。
对PN结衬底进行后烘，消除光阻剂层侧壁的驻波效应，使侧壁平整。
最后，通过显影液将光阻剂层被光照后可溶部分去除，由于上述采用的负性光阻剂，因此光阻剂层未被光照的部分将溶于显影液。
S32、在设比例的盐酸和氢氟酸溶液、预设时间和预设温度条件下对所述玻璃钝化层的中央区域进行刻蚀，以形成贯穿所述玻璃钝化层的第二沟槽；
其中，预设比例的盐酸和氢氟酸溶液的盐酸：氢氟酸的范围为1：10～1：5，包括端点值；预设时间为1min～10min，包括端点值；预设温度为常温(即为25摄氏度)。对于具体的比例和时间，需要根据实际情况进行选取，例如选取的盐酸：氢氟酸为1:6，而时间为4min，对此本申请不作限制。
S4、在PN结衬底上形成电极，并沿第二沟槽切割后得到至少一个所述玻璃钝化二极管芯片。
参考图2d所示，玻璃钝化二极管芯片上包括第一电极5和第二电极6，第一电极和第二电极可以为镍电极或金电极，还可以为其他金属电极，对此不作限制。
通过上述步骤S3得到的第二沟槽的槽底未残留有玻璃，因此在沿第二沟槽进行切割时避免了损伤的情况，而且提高了切割效率，提高了产品合格率。
本申请实施例还提供了一种玻璃钝化二极管芯片，采用上述的玻璃钝化二极管芯片制作方法制作而成。
本申请实施例所提供的玻璃钝化二极管芯片及其制作方法，方法包括步骤：提供一PN结衬底，PN结衬底包括有第一沟槽，且第一沟槽使PN结衬底形成有至少一个台面；在第一沟槽内形成玻璃钝化层，玻璃钝化层与台面齐平；通过光刻工艺曝光显影，并在玻璃钝化层的中央区域进行刻蚀，以形成贯穿玻璃钝化层的第二沟槽；在PN结衬底上形成电极，并沿第二沟槽切割后得到至少一个玻璃钝化二级管芯片。采用本发明提供的制作方法，通过刻蚀玻璃钝化层而形成第二沟槽，避免了出现第二沟槽的槽底残留玻璃的情况，进而提高了切割效率，提高了产品合格率。
并且采用本发明提供的制作方法制作而成的玻璃钝化二级管芯片，在台面的边缘区域没有多余的环状玻璃，避免了在封装焊接时，环状玻璃与金属引线接触而产生封装结构应力，进而降低产品可靠性的情况出现。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种玻璃钝化二极管芯片制作方法，其特征在于，包括：
提供一形成有第一沟槽的PN结衬底，所述第一沟槽使所述PN结衬底形成有至少一个台面；
在所述第一沟槽内形成玻璃钝化层，所述玻璃钝化层与所述台面齐平；
通过光刻工艺曝光显影，并在设比例的盐酸和氢氟酸溶液、预设时间和预设温度条件下对所述玻璃钝化层的中央区域进行刻蚀，以形成贯穿所述玻璃钝化层的第二沟槽；
在所述PN结衬底上形成电极，并沿所述第二沟槽切割后得到至少一个所述玻璃钝化二极管芯片。
2.根据权利要求1所述的玻璃钝化二极管芯片制作方法，其特征在于，所述在所述第一沟槽内形成玻璃钝化层，所述玻璃钝化层与所述台面齐平包括：
配置玻璃浆料；
采用刀刮法在所述第一沟槽内刮涂所述玻璃浆料，以形成与所述台面齐平的玻璃浆料层；
对所述玻璃浆料层进行烧结形成所述玻璃钝化层。
3.根据权利要求1所述的玻璃钝化二极管芯片制作方法，其特征在于，所述预设比例的盐酸和氢氟酸溶液的盐酸：氢氟酸的范围为1：10～1：5，包括端点值。
4.根据权利要求1所述的玻璃钝化二极管芯片制作方法，其特征在于，所述预设时间为1min～10min，包括端点值。
5.根据权利要求1所述的玻璃钝化二极管芯片制作方法，其特征在于，所述预设温度为常温。
6.根据权利要求1所述的玻璃钝化二极管芯片制作方法，其特征在于，所述第一沟槽与所述台面同一侧的宽度范围为180μm～380μm，包括端点值。
7.根据权利要求6所述的玻璃钝化二极管芯片制作方法，其特征在于，所述第一沟槽与所述台面同一侧的宽度范围为200μm～300μm，包括端点值。
8.根据权利要求1所述的玻璃钝化二极管芯片制作方法，其特征在于，所述第二沟槽与所述台面同一侧的宽度范围为30μm～200μm，包括端点值。
9.根据权利要求1所述的玻璃钝化二极管芯片制作方法，其特征在于，所述第一沟槽为V形槽或U形槽。
10.一种玻璃钝化二极管芯片，其特征在于，采用上述权利要求1～9任意一项所述的玻璃钝化二极管芯片制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410270013.0A CN104008970A (zh) | 2014-06-17 | 2014-06-17 | 玻璃钝化二极管芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410270013.0A CN104008970A (zh) | 2014-06-17 | 2014-06-17 | 玻璃钝化二极管芯片及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104008970A true CN104008970A (zh) | 2014-08-27 |
Family
ID=51369582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410270013.0A Pending CN104008970A (zh) | 2014-06-17 | 2014-06-17 | 玻璃钝化二极管芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104008970A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105390385A (zh) * | 2015-11-03 | 2016-03-09 | 常州星海电子有限公司 | 高浪涌玻璃钝化芯片 |
| CN106024911A (zh) * | 2016-07-23 | 2016-10-12 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种玻璃钝化二极管u型封装结构及其封装方法 |
| CN108962747A (zh) * | 2017-05-24 | 2018-12-07 | 亚昕科技股份有限公司 | 具有阶梯形结构的二极管制作方法 |
| CN109087857A (zh) * | 2018-08-22 | 2018-12-25 | 扬州杰利半导体有限公司 | 一种gpp芯片的制作工艺 |
| CN109309078A (zh) * | 2017-07-26 | 2019-02-05 | 天津环鑫科技发展有限公司 | 一种硅片光刻版工艺 |
| CN109659230A (zh) * | 2018-12-13 | 2019-04-19 | 吉林华微电子股份有限公司 | 双面玻璃终端的半导体加工方法 |
| CN110890283A (zh) * | 2019-11-29 | 2020-03-17 | 扬州杰利半导体有限公司 | 一种改善的二极管玻璃钝化的方法 |
-
2014
- 2014-06-17 CN CN201410270013.0A patent/CN104008970A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105390385A (zh) * | 2015-11-03 | 2016-03-09 | 常州星海电子有限公司 | 高浪涌玻璃钝化芯片 |
| CN106024911A (zh) * | 2016-07-23 | 2016-10-12 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种玻璃钝化二极管u型封装结构及其封装方法 |
| CN108962747A (zh) * | 2017-05-24 | 2018-12-07 | 亚昕科技股份有限公司 | 具有阶梯形结构的二极管制作方法 |
| CN109309078A (zh) * | 2017-07-26 | 2019-02-05 | 天津环鑫科技发展有限公司 | 一种硅片光刻版工艺 |
| CN109309078B (zh) * | 2017-07-26 | 2020-08-21 | 天津环鑫科技发展有限公司 | 一种硅片光刻版工艺 |
| CN109087857A (zh) * | 2018-08-22 | 2018-12-25 | 扬州杰利半导体有限公司 | 一种gpp芯片的制作工艺 |
| CN109659230A (zh) * | 2018-12-13 | 2019-04-19 | 吉林华微电子股份有限公司 | 双面玻璃终端的半导体加工方法 |
| CN110890283A (zh) * | 2019-11-29 | 2020-03-17 | 扬州杰利半导体有限公司 | 一种改善的二极管玻璃钝化的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104008970A (zh) | 玻璃钝化二极管芯片及其制作方法 | |
| JP2016021592A5 (zh) | ||
| DE112010002423T5 (de) | Front end-anreissen von leuchtdioden (led; light emitting diode)-wafern und resultierende geräte | |
| KR100533910B1 (ko) | 고품질 질화물 반도체 박막 성장 방법 | |
| WO2018176766A1 (zh) | 显示基板的制备方法、阵列基板及显示装置 | |
| CN111599703B (zh) | SiC衬底上GaN器件或电路的梁式引线制备方法 | |
| TWI511239B (zh) | 半導體裝置、半導體裝置之製造方法 | |
| JP2008042143A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法 | |
| CN106848019A (zh) | 一种高亮度led芯片结构及其制备方法 | |
| CN104681674A (zh) | GaN基高压直流LED绝缘隔离工艺 | |
| JP2020537341A5 (zh) | ||
| CN105529303A (zh) | 键合工艺中去除气泡区域的方法 | |
| CN104465360A (zh) | 晶圆及其刻蚀方法 | |
| TWI720936B (zh) | 化合物半導體元件及其背面銅製程方法 | |
| JP6865751B2 (ja) | Ｌｅｄデバイス性能及び信頼性の向上のためのコンタクトエッチング及びメタライゼーション | |
| CN101604715A (zh) | 氮化镓基发光二极管芯片及其制作方法 | |
| JP2010129870A (ja) | 半導体発光装置及びその製造方法 | |
| US4692927A (en) | Light emitting device with improved electrode structure to minimize short circuiting | |
| TWI542032B (zh) | 光電半導體晶片及光電半導體晶片之製造方法 | |
| JP2018073920A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6341056B2 (ja) | サブマウント及びその製造方法並びに半導体レーザ装置及びその製造方法 | |
| CN104465330A (zh) | 整流二极管、芯片及其制作方法 | |
| JP2016046461A (ja) | 半導体発光素子ウエハ及び半導体発光素子並びに半導体発光素子の製造方法 | |
| JP4542508B2 (ja) | 垂直型発光ダイオードおよびその製造方法 | |
| WO2013094078A1 (ja) | 半導体素子およびその製造方法ならびに半導体素子結合体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140827 |