CN114566550A - 一种垂直氮化镓肖特基二极管及其制备方法 - Google Patents

一种垂直氮化镓肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN114566550A
CN114566550A CN202210045987.3A CN202210045987A CN114566550A CN 114566550 A CN114566550 A CN 114566550A CN 202210045987 A CN202210045987 A CN 202210045987A CN 114566550 A CN114566550 A CN 114566550A
Authority
CN
China
Prior art keywords
gallium nitride
substrate
epitaxial layer
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210045987.3A
Other languages
English (en)
Other versions
CN114566550B (zh
Inventor
刘新科
黄昊
黄双武
宋利军
高麟飞
林峰
吴钧烨
黎晓华
贺威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Xinke Semiconductor Co Ltd
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN202210045987.3A priority Critical patent/CN114566550B/zh
Publication of CN114566550A publication Critical patent/CN114566550A/zh
Application granted granted Critical
Publication of CN114566550B publication Critical patent/CN114566550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种垂直氮化镓肖特基二极管,包括衬底,沉积于衬底一侧的阴极接触电极,以及生长于衬底背离阴极接触电极一侧的氮化镓外延层,氮化镓外延层的上表面生长有绝缘层,绝缘层通过蚀刻形成有连通氮化镓外延层的金属层孔;金属层孔中制作有连接于氮化镓外延层的金属薄膜,金属薄膜包覆绝缘层并通过金属层孔与氮化镓外延层形成肖特基接触,构成金属浮动桥(FMB),其中,氮化镓外延层表面还制备有阳极接触电极,阳极接触电极设置于绝缘层围设的中央区域。本发明制备的垂直氮化镓肖特基二极管的终端结构,将传统的场板结构与浮空金属环结构结合起来,利用简单的工艺实现了比金属环更高的击穿电压,同时避免了场板结构中额外电容的引进。

Description

一种垂直氮化镓肖特基二极管及其制备方法
技术领域
本发明属于半导体器件技术领域,尤其涉及一种垂直氮化镓肖特基二极管其制备方法。
背景技术
对于传统肖特基二极管(SchottkyBarrierDiode,缩写成SBD),击穿电压很难达到其理论最大值。主要由于器件边缘的电场强度要比内部大,导致击穿电压快速降低;同时受限于工艺技术水准,肖特基结面与二极管其他主要材料之间一般属于非理想平面,在其边角处的结面常类似于圆柱面或球面。肖特基结面在边角处存在一定的曲率,称之为SBD边缘电流拥挤效应(又称为曲率效应),导致阳极边缘处电场要比其他区域电场高,因此当反向偏压增大时,SBD阳极处将会先于器件内部发生击穿。
为了提高SBD的反向击穿电压,通常采用特殊边缘终端结构以便减小上述的结边缘曲率。其代表性的结终端技术分别有场板、保护环、悬浮金属环等结构,此外对于工艺设备比较先进的也常采用离子注入提高其击穿电压。
对于单一的金属环、保护环等结构,依赖于阳极处肖特基结在水平方向的逐级拓展,对于环的距离、数量都有一定的限制,并且对击穿电压的提升效果并不明显;对于场板结构,其能使肖特基结沿着场板方向拓展,并将峰值电场引入场板处,从而弱化阳极边缘的峰值电场,但一方面,场板结构受到场板质量的限制,要避免击穿首先发生在场板处,另一方面场板结构实际上在阳极处引入了一个mos电容,对于二极管的恢复速度有一定的影响,对击穿电压的提升效果中等;离子注入是一种有效手段,可以大幅度提升SBD击穿电压,但是对于工艺设备有一定的要求。
发明内容
本发明所要解决的技术问题在于提供一种垂直氮化镓肖特基二极管及其制备方法,旨在解决现有肖特基二极管产生的击穿电压小,且肖特基二极管的阳极容易发生击穿的问题。
为解决上述技术问题,本发明是这样实现的:
本发明第一方面提供一种垂直氮化镓肖特基二极管,包括:衬底,沉积于所述衬底一侧的阴极接触电极,以及生长于所述衬底背离所述阴极接触电极一侧的氮化镓外延层,所述氮化镓外延层的上表面生长有绝缘层,所述绝缘层通过蚀刻形成有连通所述氮化镓外延层的金属层孔;所述金属层孔中制作有连接于所述所述氮化镓外延层的金属薄膜,所述金属薄膜形成金属浮动桥并包覆所述绝缘层,其中,所述氮化镓外延层表面还制备有阳极接触电极,所述阳极接触电极设置于所述绝缘层围设的中央区域。
进一步地,所述衬底掺杂浓度范围为1×1016cm-3~1×1020cm-3,厚度范围为4μm~7μm。
进一步地,所述氮化镓外延层的掺杂浓度范围为1×1014cm-3~1×1016cm-3,厚度范围为8μm~13μm。
进一步地,所述绝缘层的厚度范围为0.5μm~10μm。
进一步地,
所述阳极接触电极包括Ni、Au中的至少一种;
所述阴极接触电极包括Ti、Al、Ti、Au中的至少一种。
进一步地,所述衬底包括n型氮化硅衬底、蓝宝石衬底、碳化硅衬底或硅衬底中的其中一种。
本发明第二方面提供一种垂直氮化镓肖特基二极管的制备方法,用于制备如上所述的垂直氮化镓肖特基二极管,所述制备方法包括:
获取双面抛光的衬底;
在所述衬底的其中一侧面生长氮化镓外延层;
在所述氮化镓外延层背离所述衬底的侧面生长绝缘层,蚀刻去除部分绝缘层,形成有连通所述氮化镓外延层的金属层孔;
在所述金属层孔中制备金属薄膜,并使所述金属薄膜包覆所述绝缘层,相邻所述绝缘层中形成金属浮动桥;
在所述衬底背离所述氮化镓外延层的一侧制备阴极接触电极,并于所述氮化镓外延层的表面制备阳极接触电极。
进一步地,所述生长所述氮化镓外延层的方法包括:有机化学气相沉积或氢化物气相外延。
进一步地,所述在所述氮化镓外延层背离所述衬底的侧面生长绝缘层,蚀刻去除部分绝缘层,形成有连通所述氮化镓外延层的金属层孔包括:
采用有机化学沉积法在所述氮化镓外延层背离所述衬底的侧面生长所述绝缘层;
通过Cl2、SiCl4干法刻蚀刻掉所述绝缘层的中间部分,并在所述绝缘层中蚀刻形成连通所述氮化镓外延层的金属层孔。
进一步地,所述阴极接触电极的制备方法包括:通过热蒸发、磁控溅射或电子束蒸发方法在所述衬底背离所述氮化镓外延层的一侧蒸镀金属膜,使用剥离工艺形成电极后在650℃、N2环境下退火形成所述阴极接触电极。
进一步地,所述阳极接触电极的制备方法包括:通过在所述氮化镓外延层的表面、所述绝缘层围设的中央沉积金属膜,对所述金属膜进行光刻、蚀刻处理形成所述阳极接触电极。
本发明中提供的垂直氮化镓肖特基二极管及其制备方法与现有技术相比,有益效果在于:制备工艺简单,本发明在氮化镓外延层的表面还设置有绝缘层,绝缘层包括蚀刻形成有连通氮化镓外延层的金属层孔,在金属层孔中制备金属薄膜,进一步包覆绝缘层,进而形成金属浮动桥连接绝缘层的终端结构,其中金属薄膜与氮化镓外延层接触部分均形成肖特基接触。相比于一般的浮动金属环结构,无需等待肖特基结的逐级拓展,只需肖特基结拓展到第一个金属环处则整个金属桥电势相等,同时与下面的绝缘层形成场板结构,促进肖特基结进一步拓展,实现了比金属环更高的击穿电压,而相比于一般的场板结构,将绝缘层引入金属桥下面,避免了在阳极处形成额外的mos电容。
附图说明
图1是本发明实施例中垂直氮化镓肖特基二极管的整体结构示意图;
图2是本发明实施例中垂直氮化镓肖特基二极管的制备流程示意图;
图3是本发明实施例中提供衬底的结构示意图;
图4是本发明实施例中在图3基础上制备氮化镓外延层的结构示意图;
图5是本发明实施例中在图4基础上制备绝缘层的结构示意图;
图6是本发明实施例中在图5基础上制备浮动金属桥的结构示意图;
图7是本发明实施例中在图6基础上制备阴极接触电极和阳极接触电极的结构示意图;
在附图中,各附图标记表示:10-衬底;20-氮化镓外延层;30-绝缘层;40-金属薄膜;50-阴极接触电极;60-阳极接触电极。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明第一实施例提供一种垂直氮化镓肖特基二极管,如图1所示的垂直氮化镓肖特基二极管的整体结构示意图,包括:衬底10,沉积于衬底10一侧的阴极接触电极50,以及生长于衬底10背离阴极接触电极50一侧的氮化镓外延层20,氮化镓外延层20的上表面生长有绝缘层30,绝缘层30通过蚀刻形成有连通氮化镓外延层的金属层孔;金属层孔中制作有连接于氮化镓外延层的金属薄膜40,金属薄膜40包覆绝缘层30,并形成连接绝缘层30的金属浮动桥,其中,氮化镓外延层20表面还制备有阳极接触电极60,阳极接触电极60设置于绝缘层30围设的中央区域。
可以理解的,本发明提供的垂直氮化镓肖特基二极管的基本组成包括由下而上依次层叠设置的阴极接触电极50、衬底10、氮化镓外延层20、绝缘层30、以及形成肖特基接触的金属浮动桥和阳极接触电极60。本发明通过设置金属浮动桥将传统的场板结构与浮空金属环结构结合起来,利用简单的工艺实现了比金属环更高的击穿电压,同时避免了场板结构中额外电容的引进。
在一些实施方式中,衬底10为N+型氮化镓,掺杂有高浓度锗元素或者硅元素,掺杂浓度范围为1×1016cm-3~1×1020cm-3,其中衬底10的厚度范围为4μm~7μm;在一些其他实施方式中,衬底10还包括蓝宝石衬底、碳化硅衬底或硅衬底中的其中一种。进一步,在衬底的一侧生长形成氮化镓外延层20,以及在衬底背离氮化镓外延层20的另一侧形成阴极接触电极50。
在一些实施方式中,氮化镓外延层20掺杂有低浓度的锗元素或者硅元素,掺杂浓度范围为1×1014cm-3~1×1016cm-3,其中,氮化镓外延层20的厚度范围为8μm~13μm,氮化镓外延层20的作用在于保证器件在反向截止状态时,器件的漏电流较低。
在一些实施方式中,绝缘层30的材质为SiO2、Al2O3、Si中的其中一种,绝缘层的厚度范围为0.5μm~10μm,绝缘层30设置于氮化镓外延层20的表面,形成高阻绝缘区。在具体的设置过程中,结合说明书附图1所示,绝缘层30并非通过一个步骤形成,包括,预先在氮化镓外延层20的表面沉积一体绝缘层,而后通过蚀刻处理步骤蚀刻形成有连通氮化镓外延层的金属层孔,其中,蚀刻处理包括蚀刻去除绝缘层30的中央区域,其中央区域用于制备阳极接触电极60;图中所示为设置有一个金属层孔,及金属层孔两侧的绝缘层,应当理解,此处的金属层孔可以包含一个或多个,所形成的绝缘层为若干个围绕中央区域的环状绝缘层。
在一些实施方式中,基于已设置的绝缘层30制备有金属薄膜40,金属薄膜为Ni或Cu的金属材质,该金属薄膜40与氮化镓外延层20进行接触,形成肖特基接触,且该金属薄膜40呈包覆绝缘层的状态,以构成连接两侧绝缘层的浮空金属桥。
肖特基接触是指金属和半导体材料相接触的时候,在界面处半导体的能带弯曲,形成肖特基势垒,势垒的存在才导致了大的界面电阻;与之对应的是欧姆接触,界面处势垒非常小或者是没有接触势垒。
在一些实施方式中,阳极接触电极60包括Ni、Au中的其中一种,阳极接触电极60形成于氮化镓外延层20的表面上,且设置于绝缘层30围设的中央区域,其中,阳极接触电极60可以是与氮化镓外延层20相同的金属材质,与氮化镓外延层20表面形成肖特基接触。
在一些实施方式中,阴极接触电极50包括Ti、Al、Ti、Au中的至少一种,阴极接触电极50与衬底形成欧姆接触。
本发明第二实施例提供一种垂直氮化镓肖特基二极管的制备方法,用于制备如上的垂直氮化镓肖特基二极管,如图2所示的垂直氮化镓肖特基二极管的制备流程图;该制备方法包括:
S201、获取双面抛光的衬底。
在步骤S201中,首先准备一双面抛光的衬底10,该衬底10可以为氮化镓衬底、蓝宝石衬底、硅衬底和碳化硅衬底中的任意一种,例如选用n型高掺杂自支撑氮化镓衬底。掺杂锗元素或者硅元素,掺杂浓度范围为1×1016cm-3~1×1020cm-3,其中衬底的厚度范围为4μm~7μm。
S202、在衬底的其中一侧面生长氮化镓外延层。
在步骤S202中,利用有机化学气相沉积法(Metal-organichemical vapordeposition,MOCVD)或者氢化物气相外延法(hydride vaporphase epitaxy,HPVE)在衬底10的一侧面生长n-型氮化镓外延层。其中,氮化镓外延层20的厚度为8~13μm,氮化镓外延层20中掺杂有低浓度的锗元素或者硅元素,掺杂浓度范围为1×1014cm-3~1×1016cm-3
S203、在氮化镓外延层背离衬底的侧面生长绝缘层,蚀刻去除部分绝缘层,形成有连通氮化镓外延层的金属层孔。
在步骤S203中,利用等离子体增强化学气相沉积法(plasma enhanced chemicalvapor deposition,PECVD)或者原子层沉积法(atomic layer deposition,ALD)在n型氮化镓层的表面生长一层绝缘层30,绝缘层30的材料可以为二氧化硅(SiO2),绝缘层30的厚度在0.5μm~10μm之间,形成器件表面的高阻绝缘区。
进一步,对形成的绝缘层30通过Cl2、SiCl4干法刻蚀刻蚀掉部分绝缘层30,蚀刻处理包括蚀刻去除绝缘层的中央区域,其中央区域用于制备阳极接触电极60;以及蚀刻形成有金属层孔,及金属层孔两侧的绝缘层,应当理解,此处的金属层孔可以包含一个或多个,所形成的绝缘层为若干个围绕中央区域的环状绝缘层。
S204、在金属层孔中制备金属薄膜,并使金属薄膜包覆绝缘层,相邻绝缘层中形成金属浮动桥。
在步骤S204中,其制备金属薄膜40的材料包括Ni或Cu,该金属薄膜40与氮化镓外延层20进行接触,形成肖特基接触,且该金属薄膜40呈包覆绝缘层30的状态,以构成连接两侧绝缘层的浮空金属桥。相比于一般的浮动金属环结构,无需等待肖特基结的逐级拓展,只需肖特基结拓展到第一个金属环处则整个金属桥电势相等,同时与下方设置的绝缘层,如SiO2形成场板结构,促进肖特基结进一步拓展。
S205、在衬底背离氮化镓外延层的一侧制备阴极接触电极,并于氮化镓外延层的表面制备阳极接触电极。
在步骤S205中,在衬底10背离氮化镓外延层20的一侧蒸镀金属膜,并使用剥离工艺形成负极后进行退火处理,具体制备流程为:在器件结构背面使用热蒸发、磁控溅射或电子束蒸发等方法蒸镀金属膜,如钛膜、铝膜或者金膜等,使用剥离工艺形成电极后进行退火处理,退火处理的环境条件可以根据实际负极的材质而定,例如退火处理的条件为温度为650℃、氮气(N2)环境。
并进一步于步骤S203中蚀刻形成的中央区域制备阳极接触电极,在n型氮化镓外延层20的表面蒸镀圆形金属膜作为阳极接触电极60,具体制备流程为:在器件结构的正面使用热蒸发、磁控溅射或电子束蒸发等方法蒸镀圆形金属膜(例如厚度为10nm的镍膜或者厚度为125nm的金膜等)作为器件的阳极接触电极。进一步进行光刻、蚀刻处理形成所述阳极接触电极。
本发明第三实施例提供垂直氮化镓肖特基二极管的具体制备方法,包括:
1.获取一双面抛光的N+型氮化镓(n+GaN)衬底;衬底结构如图3所示;
2.利用有机化学气相沉积(MOCVD)在GaN衬底上生长11um硅掺的氮化镓外延层(nGaN),掺杂浓度约为1×1016cm-3;所形成的结构如图4所示;
3.利用有机化学气相沉积继续生长0.5um绝缘层,此处为SiO2;并通过Cl2/SiCl4干法刻蚀刻蚀掉部分SiO2;所形成的结构如图5所示;
4.制备一层金属薄膜,与氮化镓外延层接触部分均形成肖特基接触,掩膜刻蚀部分金属形成浮空金属桥(FMB);所形成的结构如图6所示;
5.在器件结构背面制作欧姆接触电极(Cathode),使用剥离工艺形成电极后在650℃、N2环境下退火;最后,制备圆形金属薄膜作器件阳极(Anode),形成肖特基接触;所形成的结构如图7所示。
综上,本发明提供的制备工艺简单,本发明在氮化镓外延层的表面还设置有绝缘层,绝缘层包括蚀刻形成有连通氮化镓外延层的金属层孔,在金属层孔中制备金属薄膜,进一步包覆绝缘层,进而形成金属浮动桥连接绝缘层的终端结构,其中金属薄膜与氮化镓外延层接触部分均形成肖特基接触。相比于一般的浮动金属环结构,无需等待肖特基结的逐级拓展,只需肖特基结拓展到第一个金属环处则整个金属桥电势相等,同时与下面的绝缘层形成场板结构,促进肖特基结进一步拓展,实现了比金属环更高的击穿电压,而相比于一般的场板结构,将绝缘层引入金属桥下面,避免了在阳极处形成额外的mos电容。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种垂直氮化镓肖特基二极管,其特征在于,包括:衬底,沉积于所述衬底一侧的阴极接触电极,以及生长于所述衬底背离所述阴极接触电极一侧的氮化镓外延层,所述氮化镓外延层的上表面生长有绝缘层,所述绝缘层通过蚀刻形成有连通所述氮化镓外延层的金属层孔;所述金属层孔中制作有连接于所述所述氮化镓外延层的金属薄膜,且所述金属薄膜包覆所述绝缘层形成连接所述绝缘层的金属浮动桥,其中,所述氮化镓外延层表面还制备有阳极接触电极,所述阳极接触电极设置于所述绝缘层围设的中央区域。
2.根据权利要求1所述的垂直氮化镓肖特基二极管,其特征在于,所述衬底掺杂浓度范围为1×1016cm-3~1×1020cm-3,厚度范围为4μm~7μm。
3.根据权利要求1所述的垂直氮化镓肖特基二极管,其特征在于,所述氮化镓外延层的掺杂浓度范围为1×1014cm-3~1×1016cm-3,厚度范围为8μm~13μm。
4.根据权利要求1所述的垂直氮化镓肖特基二极管,其特征在于,所述绝缘层的厚度范围为0.5μm~10μm。
5.根据权利要求1所述的垂直氮化镓肖特基二极管,其特征在于,
所述阳极接触电极包括Ni、Au中的至少一种;
所述阴极接触电极包括Ti、Al、Ti、Au中的至少一种。
6.根据权利要求1所述的垂直氮化镓肖特基二极管,其特征在于,所述衬底包括n型氮化硅衬底、蓝宝石衬底、碳化硅衬底或硅衬底中的其中一种。
7.一种垂直氮化镓肖特基二极管的制备方法,用于制备权利要求1~6任意一项所述的垂直氮化镓肖特基二极管,其特征在于,所述制备方法包括:
获取双面抛光的衬底;
在所述衬底的其中一侧面生长氮化镓外延层;
在所述氮化镓外延层背离所述衬底的侧面生长绝缘层,蚀刻去除部分绝缘层,形成有连通所述氮化镓外延层的金属层孔;
在所述金属层孔中制备金属薄膜,并使所述金属薄膜包覆所述绝缘层;其中,相邻所述绝缘层中形成金属浮动桥;
在所述衬底背离所述氮化镓外延层的一侧制备阴极接触电极,并于所述氮化镓外延层的表面制备阳极接触电极。
8.根据权利要求7所述的垂直氮化镓肖特基二极管的制备方法,其特征在于,所述在所述氮化镓外延层背离所述衬底的侧面生长绝缘层,蚀刻去除部分绝缘层,形成有连通所述氮化镓外延层的金属层孔包括:
采用有机化学沉积法在所述氮化镓外延层背离所述衬底的侧面生长所述绝缘层;
通过Cl2、SiCl4干法刻蚀刻掉所述绝缘层的中间部分,并在所述绝缘层中蚀刻形成连通所述氮化镓外延层的金属层孔。
9.根据权利要求7所述的垂直氮化镓肖特基二极管的制备方法,其特征在于,制备所述阴极接触电极包括:通过热蒸发、磁控溅射或电子束蒸发方法在所述衬底背离所述氮化镓外延层的一侧蒸镀金属膜,使用剥离工艺形成电极后在650℃、N2环境下退火形成所述阴极接触电极。
10.根据权利要求7所述的垂直氮化镓肖特基二极管的制备方法,其特征在于,制备所述阳极接触电极包括:通过在所述氮化镓外延层的表面、所述绝缘层围设的中央沉积金属膜,对所述金属膜进行光刻、蚀刻处理形成所述阳极接触电极。
CN202210045987.3A 2022-01-14 2022-01-14 一种垂直氮化镓肖特基二极管及其制备方法 Active CN114566550B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210045987.3A CN114566550B (zh) 2022-01-14 2022-01-14 一种垂直氮化镓肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210045987.3A CN114566550B (zh) 2022-01-14 2022-01-14 一种垂直氮化镓肖特基二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN114566550A true CN114566550A (zh) 2022-05-31
CN114566550B CN114566550B (zh) 2023-03-28

Family

ID=81711566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210045987.3A Active CN114566550B (zh) 2022-01-14 2022-01-14 一种垂直氮化镓肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN114566550B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115394758A (zh) * 2022-07-19 2022-11-25 北京无线电测量研究所 一种氧化镓肖特基二极管及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210779A (ja) * 2010-03-29 2011-10-20 Oki Electric Industry Co Ltd ショットキダイオードおよびその製造方法
US20120267637A1 (en) * 2011-04-25 2012-10-25 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor device and manufacturing method thereof
CN103000697A (zh) * 2012-11-23 2013-03-27 中国科学院微电子研究所 一种SiC肖特基二极管及其制作方法
US20130126886A1 (en) * 2011-11-18 2013-05-23 Epowersoft, Inc. Gan-based schottky barrier diode with algan surface layer
US20130168696A1 (en) * 2012-01-04 2013-07-04 National Taiwan University Silicon Carbide Schottky Diode Device with Mesa Termination and Manufacturing Method Thereof
JP2015041714A (ja) * 2013-08-23 2015-03-02 株式会社レーザーシステム ショットキーバリアダイオード、ショットキーバリアダイオードの製造方法、電力伝送システムおよび電源線用無線接続コネクタ
CN106024914A (zh) * 2016-06-30 2016-10-12 广东省半导体产业技术研究院 混合阳极电极结构的GaN基肖特基二极管及其制备方法
CN106876483A (zh) * 2017-01-23 2017-06-20 西安电子科技大学 高击穿电压肖特基二极管及制作方法
CN211295112U (zh) * 2020-03-10 2020-08-18 江苏丽隽功率半导体有限公司 一种氮化镓基肖特基二极管
CN112186034A (zh) * 2020-10-22 2021-01-05 西安电子科技大学 一种带有斜场板结构的氮化镓肖特基二极管及其制作方法
CN112531007A (zh) * 2019-09-19 2021-03-19 中国科学院长春光学精密机械与物理研究所 具有梯度深度p型区域的结势垒肖特基二极管及制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210779A (ja) * 2010-03-29 2011-10-20 Oki Electric Industry Co Ltd ショットキダイオードおよびその製造方法
US20120267637A1 (en) * 2011-04-25 2012-10-25 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor device and manufacturing method thereof
US20130126886A1 (en) * 2011-11-18 2013-05-23 Epowersoft, Inc. Gan-based schottky barrier diode with algan surface layer
US20130168696A1 (en) * 2012-01-04 2013-07-04 National Taiwan University Silicon Carbide Schottky Diode Device with Mesa Termination and Manufacturing Method Thereof
CN103000697A (zh) * 2012-11-23 2013-03-27 中国科学院微电子研究所 一种SiC肖特基二极管及其制作方法
JP2015041714A (ja) * 2013-08-23 2015-03-02 株式会社レーザーシステム ショットキーバリアダイオード、ショットキーバリアダイオードの製造方法、電力伝送システムおよび電源線用無線接続コネクタ
CN106024914A (zh) * 2016-06-30 2016-10-12 广东省半导体产业技术研究院 混合阳极电极结构的GaN基肖特基二极管及其制备方法
CN106876483A (zh) * 2017-01-23 2017-06-20 西安电子科技大学 高击穿电压肖特基二极管及制作方法
CN112531007A (zh) * 2019-09-19 2021-03-19 中国科学院长春光学精密机械与物理研究所 具有梯度深度p型区域的结势垒肖特基二极管及制备方法
CN211295112U (zh) * 2020-03-10 2020-08-18 江苏丽隽功率半导体有限公司 一种氮化镓基肖特基二极管
CN112186034A (zh) * 2020-10-22 2021-01-05 西安电子科技大学 一种带有斜场板结构的氮化镓肖特基二极管及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115394758A (zh) * 2022-07-19 2022-11-25 北京无线电测量研究所 一种氧化镓肖特基二极管及其制备方法
CN115394758B (zh) * 2022-07-19 2024-03-19 北京无线电测量研究所 一种氧化镓肖特基二极管及其制备方法

Also Published As

Publication number Publication date
CN114566550B (zh) 2023-03-28

Similar Documents

Publication Publication Date Title
CN108281491B (zh) 一种具有台阶结构的碳化硅功率器件及其制备方法
US11222985B2 (en) Power semiconductor device
CN103035702B (zh) 化合物半导体器件及其制造方法
WO2018010545A1 (zh) 一种异质结终端的碳化硅功率器件及其制备方法
TWI635572B (zh) 用於雙極電晶體的積體電路結構的製造
CN106876256B (zh) SiC双槽UMOSFET器件及其制备方法
CN110518074B (zh) 阴阳极交替的大电流GaN肖特基二极管及其制作方法
CN112038393A (zh) 一种碳化硅功率二极管器件及其制备方法
CN114566550B (zh) 一种垂直氮化镓肖特基二极管及其制备方法
CN112038412B (zh) 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法
CN114883407B (zh) 基于Fin-FET栅结构HEMT及其制作方法
CN110931571A (zh) 一种垂直型GaN基凹槽结势垒肖特基二极管及其制作方法
CN111192927B (zh) 氧化镓肖特基二极管及其制作方法
CN105810756B (zh) 一种混合pin肖特基二极管及其制备方法
CN113451129B (zh) 一种高电子迁移率晶体管及制备方法
CN115842060A (zh) 热电优化设计的沟槽mos型氧化镓功率二极管及制作方法
CN115206790A (zh) 垂直结构肖特基二极管制作工艺及肖特基二极管
CN113659013A (zh) p型氧化物介质复合混合阳极的肖特基二极管及制作方法
CN109449213B (zh) 一种带场板的肖特基结金刚石二极管器件的制备方法
CN113410137B (zh) 一种高可靠SiC肖特基二极管及其制作方法
CN110518013B (zh) 一种具有恢复特性的复合二极管结构及其制造方法
CN115274845B (zh) 一种凹陷式Fin-MESFET栅结构HEMT及制作方法
CN220189658U (zh) 一种碳化硅肖特基二极管结构
CN210110785U (zh) 一种肖特基器件结构
CN117374130A (zh) 一种具有二维材料堆叠式终端的GaN肖特基二极管及制备工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231013

Address after: 310000 room 706, building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province

Patentee after: Zhejiang Xinke Semiconductor Co.,Ltd.

Address before: No.3688 Nanhai Avenue, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN University

TR01 Transfer of patent right