TWI635572B - 用於雙極電晶體的積體電路結構的製造 - Google Patents

用於雙極電晶體的積體電路結構的製造 Download PDF

Info

Publication number
TWI635572B
TWI635572B TW106114795A TW106114795A TWI635572B TW I635572 B TWI635572 B TW I635572B TW 106114795 A TW106114795 A TW 106114795A TW 106114795 A TW106114795 A TW 106114795A TW I635572 B TWI635572 B TW I635572B
Authority
TW
Taiwan
Prior art keywords
base material
semiconductor
forming
semiconductor region
substrate
Prior art date
Application number
TW106114795A
Other languages
English (en)
Other versions
TW201803025A (zh
Inventor
夫厚爾 杰恩
豈之 劉
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201803025A publication Critical patent/TW201803025A/zh
Application granted granted Critical
Publication of TWI635572B publication Critical patent/TWI635572B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8228—Complementary devices, e.g. complementary transistors
    • H01L21/82285—Complementary vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H01L29/0826—Pedestal collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Abstract

依據本發明的方法可包括：提供基板，該基板包括第一半導體區域、第二半導體區域、以及橫向位於該第一半導體區域與第二半導體區域之間的溝槽隔離(TI)；在該基板的該溝槽隔離及該第二半導體區域上形成晶種層，使該基板的該第一半導體區域暴露；在該基板及該晶種層上形成磊晶層，其中，該磊晶層包括位於該基板的該第一半導體區域上方的第一半導體基極材料、以及位於該晶種層上方的外部基極區；在該外部基極材料及該晶種層內形成開口以暴露該第二半導體區域的上表面；以及在該開口中形成第二半導體基極材料。

Description

用於雙極電晶體的積體電路結構的製造
本發明的實施例通常關於用於雙極電晶體的積體電路(integrated circuit；IC)結構的製造。更具體地說，本發明的實施例提供在單個基板上形成具有不同的物理及電性特性的雙極電晶體(也被稱為雙極結型電晶體(BJT；bipolar junction transistor)，或異質結雙極電晶體(HBT；heterojunction bipolar transistor))的基極材料的製程。
在積體電路(IC)結構中，電晶體是實施所提出的電路設計的重要元件。在類比(analog)電路中，用雙極電晶體可實施若干功能。例如，控制電晶體的端子之間的電流流動的能力可允許電晶體充當開關，並因此充當邏輯功能的構建塊(building block)。雙極結型電晶體可見於各種裝置中，例如用於無線網路及蜂窩應用的射頻收發器、數十億位元類比-數位轉換器、光網路、汽車雷達、以及高速電路。一般來說，雙極電晶體包括三個電性端子：集電極、基極、以及發射極。電晶體的基極可被細分成直接位於集電極與發射極之間的內部基極，以及與基極端子連接 的外部基極，其它電路元件可在該基極端子與基極連接。雙極電晶體的集電極與發射極端子之間的電流可通過調整在基極端子的電流或改變基極與發射極端子之間的電壓差來控制。
雙極電晶體是許多放大器電路的構建塊，其可經設計以執行各種電性功能，例如改變兩個端子之間的電流或電壓。用以形成雙極電晶體的製程可定義所形成的電晶體的各種屬性，例如基極-發射極電容、基極電阻、端子之間的電流增益等。在一些情況下，製造者可能希望在同一晶圓上形成具有不同電性屬性的多個雙極電晶體，因為預期一些雙極電晶體將被用於不同的應用，例如不同類型的放大器電路。此關注提出重大的技術挑戰，因為多種製造技術可能需要被組合或者用來取代較簡單的製造技術，以在單個晶圓上生產多種類型的電晶體。當形成用於不同類型的放大器電路中的電晶體時，傳統的方法可能需要使用多個晶圓。
本發明的第一態樣提供一種形成積體電路(IC)結構的方法，該方法包括：提供基板，該基板包括第一半導體區域、第二半導體區域、以及橫向位於該第一半導體區域與第二半導體區域之間的溝槽隔離(trench isolation；TI)；在該基板的該溝槽隔離及該第二半導體區域上形成晶種層(seed layer)，使該基板的該第一半導體區域暴露；在該基板的該第一半導體區域及該晶種層上形成 磊晶層，其中，該磊晶層包括位於該基板的該第一半導體區域上方的第一半導體基極材料、以及位於該晶種層上方的外部基極材料；在該外部基極材料及該晶種層內形成開口以暴露該第二半導體區域的上表面；以及在該開口中形成第二半導體基極材料。
本發明的第二態樣提供一種形成積體電路(IC)結構的方法，該方法包括：提供基板，該基板包括第一半導體區域、第二半導體區域、以及橫向位於該第一半導體區域與第二半導體區域之間的溝槽隔離(TI)；在該基板的該溝槽隔離上形成晶種層，使該第一半導體區域及第二半導體區域暴露；在該基板的該第一半導體區域上及該晶種層上形成磊晶層，其中，該磊晶層包括位於該基板的該第一半導體區域上方的第一半導體基極材料、位於該基板的該第二半導體區域上方的前驅體基極(precursor base)、以及位於該晶種層上方的外部基極材料；在該第一半導體基極材料、該前驅體基極及該外部基極材料上形成絕緣體；在該絕緣體內形成開口以暴露該前驅體基極；以及在該前驅體基極上生長半導體材料以產生第二半導體基極材料，其中，在該基板上方的該第二半導體基極材料的高度大於在該基板上方的該第一半導體基極材料的高度。
本發明的第三態樣提供一種形成積體電路(IC)結構的方法，該方法包括：提供基板，該基板包括第一半導體區域、第二半導體區域、以及橫向位於該第一半導體區域與第二半導體區域之間的溝槽隔離(TI)；在該基 板的該溝槽隔離及該第二半導體區域上形成第一遮罩，使該第一半導體區域暴露；在該基板的該第一半導體區域上形成第一半導體基極材料；移除該第一遮罩的一部分以暴露該基板的該第二半導體區域；以及在該基板的該第二半導體區域上形成第二半導體基極材料，其中，在該基板上方的該第二半導體基極材料的高度大於在該基板上方的該第一半導體基極材料的高度。
本發明的第四態樣提供一種積體電路(IC)結構，其包括：基板，包括第一半導體區域、第二半導體區域、以及橫向位於該第一半導體區域與第二半導體區域之間的溝槽隔離(TI)；第一半導體基極材料，位於該第一半導體區域上；第二半導體基極材料，位於該第二半導體區域上，其中，在該基板上方的該第二半導體基極材料的高度大於在該基板上方的該第一半導體基極材料的高度；外部基極材料，位於該基板的該溝槽隔離上方；第一發射極，位於該第一半導體基極材料上；以及第二發射極，位於該第二半導體基極材料上。
102‧‧‧基板
104‧‧‧第一半導體區域或半導體區域
106‧‧‧第二半導體區域或半導體區域
108‧‧‧溝槽隔離
110‧‧‧晶種層
111‧‧‧磊晶層
112‧‧‧第一半導體基極材料、半導體基極材料或基極材料
114‧‧‧外部基極區、外部基極層、基極材料或磊晶層
114a、114b‧‧‧外部基極材料
115‧‧‧絕緣體覆蓋層或介電堆疊
116、116b、318‧‧‧氧化物層
118、128、208、316‧‧‧氮化物層
120、204、309‧‧‧開口
121‧‧‧遮罩
122‧‧‧間隙壁
124‧‧‧第二半導體基極材料、半導體基極材料、基極材料或半導體材料
126‧‧‧絕緣體層
130‧‧‧覆蓋氧化物層
132‧‧‧絕緣體堆疊
134‧‧‧第一發射極開口或發射極開口
136‧‧‧第二發射極開口或發射極開口
138、212、320‧‧‧第一發射極或發射極
139、214、322‧‧‧第二發射極或發射極
140、240、340‧‧‧積體電路(IC)結構
142‧‧‧第一雙極電晶體或雙極電晶體
144‧‧‧第二雙極電晶體或雙極電晶體
150‧‧‧層間介電質(ILD)
162‧‧‧集電極接觸或接觸
164‧‧‧基極接觸或接觸
166‧‧‧接觸
170‧‧‧矽化物區域
202‧‧‧半導體基極材料、前驅體基極材料、基極材料或半導體層
206、314‧‧‧絕緣體
216、324‧‧‧第一雙極電晶體、雙極電晶體或電晶體
218、326‧‧‧第二雙極電晶體、雙極電晶體或電晶體
302‧‧‧第一遮罩或遮罩
306‧‧‧犧牲絕緣體
308‧‧‧第二遮罩或遮罩
310‧‧‧第三遮罩
A1‧‧‧橫向缺口
B1、B2、C1‧‧‧開口
D‧‧‧高度或高度差
從下面參照附圖所作的本發明的各種態樣的詳細說明將更容易理解本發明的這些及其它特徵，該些附圖顯示本發明的各種實施例，其中：第1圖顯示依據各種實施例的基板及晶種層的示意剖視圖。
第2圖顯示依據各種實施例形成磊晶層的示 意剖視圖。
第3圖顯示依據各種實施例形成開口以暴露該結構的第二半導體區域的示意剖視圖。
第4圖顯示依據各種實施例形成第二半導體基極材料的示意剖視圖。
第5圖顯示依據各種實施例移除氮化物層的示意剖視圖。
第6圖顯示依據各種實施例自該第二半導體基極材料移除絕緣體層的示意剖視圖。
第7圖顯示依據各種實施例在該結構上形成絕緣體堆疊的示意剖視圖。
第8圖顯示依據各種實施例形成發射極開口以暴露各基極材料的示意剖視圖。
第9圖顯示依據各種實施例的積體電路(IC)結構的示意剖視圖。
第10圖顯示依據各種實施例具有層間介電質及接觸的該IC結構的示意剖視圖。
第11圖顯示依據各種實施例的基板及具有兩個開口的晶種層的示意剖視圖。
第12圖顯示依據各種實施例形成磊晶層的示意剖視圖。
第13圖顯示依據各種實施例形成開口以暴露前驅體基極的示意剖視圖。
第14圖顯示依據各種實施例形成第二半導 體基極材料及絕緣體的示意剖視圖。
第15圖顯示依據各種實施例的IC結構的示意剖視圖。
第16圖顯示依據各種實施例具有層間介電質及接觸的該IC結構的示意剖視圖。
第17圖顯示依據各種實施例的基板及第一遮罩的示意剖視圖。
第18圖顯示依據各種實施例形成第一半導體基極材料及其它組件的示意剖視圖。
第19圖顯示依據各種實施例形成開口以暴露該第二半導體區域的示意剖視圖。
第20圖顯示依據各種實施例形成第二半導體基極材料的示意剖視圖。
第21圖顯示依據各種實施例暴露該第一半導體基極材料及第二半導體基極材料的示意剖視圖。
第22圖顯示依據各種實施例在該第一半導體基極材料及第二半導體基極材料上形成絕緣體的示意剖視圖。
第23圖顯示依據各種實施例的IC結構的示意剖視圖。
第24圖顯示依據各種實施例具有層間介電質及接觸的該IC結構的示意剖視圖。
應當注意，本發明的附圖並非按比例繪製。該些附圖意圖僅顯示本發明的典型態樣，因此不應當被認 為限制本發明的範圍。該些附圖中，類似的附圖標記表示該些附圖之間類似的元件。
在下面的說明中參照附圖，該些附圖構成本說明的一部分，且其中示例顯示可實施本發明的教導的特定示例實施例。這些實施例經充分詳細說明以使本領域的技術人員能夠實施本發明的教導，且應當理解，可使用其它實施例且可作變更而不背離本發明的教導的範圍。因此，下面的說明僅為示例。
本發明的實施例關於雙極電晶體，包括製造本文中所述的結構實施例的方法。依據本發明的方法可包括在製程集成組中形成雙極電晶體的兩個或更多的經不同成形及/或設計的半導體基極材料，以使各半導體基極材料具有不同的電性及物理屬性。除了適於“功率放大器”(power amplifier；PA)電路的不同雙極電晶體結構以外，依據本發明的方法可產生適用於“低雜訊放大器”(low noise amplifier；LNA)電路的雙極電晶體結構，該兩個電晶體通過使用單個基板形成。在該IC結構中的各電晶體之間的電容、電阻及/或電流增益的差別可源自對一個基極的尺寸設定及/或設計不同於另一個基極。另外，本發明的實施例可產生由外部基極材料橫向隔開的兩個雙極電晶體，該外部基極材料可在該兩個雙極電晶體之間共用或不共用。還應當理解，相對傳統的結構及技術，本發明的實施例可提供進一步的結構和/或製程區別，但在本文中不作明確討 論。
請參照第1圖，其顯示依據本發明的一個製程。本發明的方法可包括在基板102上形成一個或多個元件。基板102可由任意當前已知或以後開發的半導體材料組成，其可包括但不限於矽、鍺、碳化矽，及基本由具有式子AlX1GaX2InX3AsY1PY2NY3SbY4定義所組成的一種或多種III-V族化合物半導體組成的物質，其中，X1、X2、X3、Y1、Y2、Y3及Y4表示相對比例，分別大於或等於0且X1+X2+X3+Y1+Y2+Y3+Y4=1(1是總的相對摩爾量)。其它合適的材料包括具有組成ZnA1CdA2SeB1TeB2的II-VI族化合物半導體，其中，A1、A2、B1及B2是相對比例，分別大於或等於零，且A1+A2+B1+B2=1(1是總的摩爾量)。在一個示例實施例中，基板102可全部或部分包括矽鍺(SiGe)。而且，基板102的全部或其部分可經應變。
基板102可被細分成一組半導體區域，包括第一半導體區域104及第二半導體區域106。第一半導體區域104與第二半導體區域106可由類似或相同的材料組成以及/或者其中可包括不同的材料組成、摻雜物等。不論實施例，各半導體區域104、106都可包括不同類型的摻雜物及/或摻雜濃度，以符合不同的裝置要求。可通過任意當前已知或以後開發的材料摻雜技術在任何時候摻雜第一半導體區域104及第二半導體區域106，例如在基板102中形成第一半導體區域104及第二半導體區域106以後即進行摻雜。通過各溝槽隔離(trench isolation；TI)108可將第 一半導體區域104與第二半導體區域106彼此橫向隔開且/或與基板102的其它半導體區域橫向隔開。各溝槽隔離108可橫向位於例如第一半導體區域104與第二半導體區域106之間。通過移除第一半導體區域104及/或第二半導體區域106的部分來形成溝槽並接著用電性絕緣材料填充溝槽，可形成溝槽隔離108。各溝槽隔離在基板102中可具有任意想要的深度，且在各種實施例中可被設為例如任意當前已知或以後開發的淺溝槽隔離(shallow trench isolation；STI)及/或深溝槽隔離(deep trench isolation；DTI)的形式。溝槽隔離108可由任意絕緣材料組成，例如SiO2或具有高介電常數(可例如高於3.9)的“高k”介電質。在一些情況下，溝槽隔離108可由氧化物組成。適於組成溝槽隔離108的材料可包括例如二氧化矽(SiO2)、氮化矽(SiN)、氧化鉿(HfO2)、氧化鋁(Al2O3)、氧化釔(Y2O3)、氧化鉭(Ta2O5)、二氧化鈦(TiO2)、氧化鐠(Pr2O3)、氧化鋯(ZrO2)、氧化鉺(ErOx)，以及具有類似屬性的其它當前已知或以後開發的材料。
本發明的製程可包括在基板102上形成一個或多個晶種層110，以覆蓋第二半導體區域106以及溝槽隔離108的至少其中部分。晶種層110可包括至少一個橫向缺口A1，其暴露第一半導體區域104，而晶種層110的剩餘部分覆蓋第二半導體區域106。晶種層110和/或橫向缺口A1可通過任意當前已知或以後開發的材料形成製程形成，例如本文中其它地方所定義的沉積及蝕刻。除一種 或多種絕緣材料(例如氧化物)例如溝槽隔離108的組成中所使用的那些材料以外，晶種層110可由本文中關於基板102所述的示例半導體材料的其中一種或多種組成。儘管出於與其它元件清楚比較的目的用單一交叉影線顯示晶種層110，但應當理解，晶種層110可被細分成多個層。例如，晶種層110可包括直接位於基板102的上表面上的絕緣材料層，晶種層110的其餘部分包括位於該絕緣材料層上的半導體材料。晶種層110還可包括例如絕緣體與半導體材料的混合物。晶種層110的半導體材料可具有與基板102的材料組成不同的材料組成，或者可包括本文中其它地方關於基板102的組成所述的半導體材料的其中一種或多種。如本文中其它地方所述，晶種層110可影響磊晶生長於其上的材料的組成。在一個示例實施例中，晶種層110可由多晶矽組成，以允許在其上的多晶矽的磊晶生長。
請參照第2圖，依據本發明的實施例顯示形成第一半導體基極材料的製程。晶種層110可位於第二半導體區域106及溝槽隔離108上方，以例如通過磊晶生長而可在第一半導體區域104及晶種層110上專門形成額外的材料。具體地說，本發明的實施例可包括在形成第一半導體區域104及晶種層110上形成磊晶層111。本文中所使用的“磊晶”或“磊晶生長”是指一種製程，通過該製程，單晶或大晶粒多晶材料薄層被沉積於具有類似結晶屬性的下方材料上。磊晶的一個特徵是此製程使下方基板或晶種層的晶體結構(包括其中的任意缺陷)被複製於磊晶生 長材料中。磊晶生長可包括異質磊晶(也就是自下方層生長具有不同組成的材料)或同質磊晶(也就是生長包括與下方層相同的組成的材料)。
磊晶層111可包括形成於第一半導體區域104上方的第一半導體基極材料112，以及形成於晶種層110上方的外部基極區114。磊晶層111可例如通過同質磊晶形成，而第一半導體基極材料112與外部基極區114具有不同的晶體特徵。儘管第一半導體基極材料112與外部基極區114之間存在這些差別，但可在單個磊晶中形成磊晶層111的整體，因為基於晶種層110的存在，第一半導體區域104可具有不同的組成。在一個示例實施例中，第一半導體基極材料112可包括單晶Si和/或SiGe膜，而外部基極區114可包括多晶Si和/或SiGe。第一半導體基極材料112可在其中包括摻雜物，例如p型摻雜物(如硼(B))，其可形成所得電晶體中的NPN結構的基極。第一半導體基極材料112可在其中附加或替代地包括碳(C)，以降低第一半導體基極材料112內的硼的擴散。形成於暴露溝槽隔離108上方的磊晶層111的部分也可具有多晶組成，因為溝槽隔離108中的絕緣材料不充當形成於其上的材料的晶種層。
為保護磊晶層111在後續製程步驟中不被改性或加工，本發明的實施例可包括在磊晶層111的上表面上形成絕緣體覆蓋層115。絕緣體覆蓋層115可包括本文中其它地方關於基板102的溝槽隔離108所述的一種或多 種絕緣材料。絕緣體覆蓋層115可包括數個材料層，分別具有不同的屬性。例如，絕緣體覆蓋層115可包括形成於磊晶層111上的氧化物層116，以及形成於氧化物層116上的氮化物層118。氧化物層116與氮化物層118一起可在本發明的實施例所產生的IC結構中的層之間提供電性絕緣。絕緣體覆蓋層115可例如通過用以在結構上沉積材料的一種或多種技術形成。本文中所使用的術語“沉積”可包括適於沉積的任意當前已知或以後開發的技術，包括但不限於例如化學氣相沉積(chemical vapor deposition；CVD)、低壓CVD(low-pressure CVD；LPCVD)、電漿增強型CVD(plasma-enhanced CVD；PECVD)、次大氣壓CVD(sub-atmosphere CVD；SACVD)、高密度電漿CVD(high density plasma CVD；HDPCVD)、快速加熱CVD(rapid thermal CVD；RTCVD)、超高真空CVD(ultra-high vacuum CVD；UHVCVD)、限制反應處理CVD(limited reaction processing CVD；LRPCVD)、金屬有機CVD(metalorganic CVD；MOCVD)、濺鍍沉積、離子束沉積、電子束沉積、雷射輔助沉積、熱氧化、熱氮化、旋塗方法、物理氣相沉積(physical vapor desposition；PVD)、原子層沉積(atomic layer deposition；ALD)、化學氧化、分子束磊晶(molecular beam epitaxy；MBE)、電鍍、以及蒸鍍。
請參照第3圖，本發明的實施例可包括在絕緣體覆蓋層115及磊晶層114中形成開口120以暴露第二半導體區域106。這可例如通過在絕緣體覆蓋層115上形 成遮罩121並移除未被遮罩121覆蓋的絕緣體覆蓋層115的一部分來實現。遮罩121的示例組成可包括例如一種或多種當前已知或以後開發的光阻材料。在絕緣體覆蓋層115上形成遮罩121以後，接著通過經配置以移除暴露材料的任意製程可移除絕緣體覆蓋層115的暴露部分。本文中所使用的術語“移除”可包括當前已知或以後開發的各種材料移除或拋光技術的其中任意一種，例如蝕刻、濕式蝕刻、反應離子蝕刻(reactive ion etch；RIE)等。“RIE”或“反應離子蝕刻”是指電漿蝕刻的變體，其中，在蝕刻期間，半導體晶圓被置於射頻功率電極上。在整個RIE期間，該晶圓可採取一電位，以使從電漿提取的蝕刻種類加速朝向蝕刻表面。
也可移除位於第二半導體區域106上方的晶種層110及外部基極層114的部分，以暴露第二半導體區域106並形成開口120。通過在形成遮罩121以後移除絕緣體覆蓋層115的部分所使用的同一技術可移除晶種層110及外部基極層114的部分，以形成開口120。或者，可在獨立的製程中移除晶種層110及外部基極層114的部分來形成開口120。在形成開口120以後，移除遮罩121。本發明的實施例可選擇性包括在開口120的相對側壁上形成一對間隙壁122，以使各間隙壁122位於基板102上(例如，在第二半導體區域106及/或溝槽隔離108上方)。間隙壁122可由一種或多種絕緣材料組成，例如氮化矽(SiN)及/或其它氮化物化合物。儘管出於示例目的在附第4至8圖 中顯示間隙壁122，但應當理解，在本發明的替代實施例中可省略間隙壁122。
請參照第4圖，本發明的實施例可包括在第二半導體區域106上形成第二半導體基極材料124。第二半導體基極材料124可具有與第一半導體基極材料112相同或類似的組成，且例如可包括SiGe。不過，第二半導體基極材料124可經形成、成形等以具有針對所得IC結構的不同的物理屬性(例如厚度)及電性屬性。例如，開口120(第3圖)及第二半導體材料124可經形成而具有不同於(也就是較小或較大)第一半導體基極材料112的剖面面積。第二半導體基極材料124可經形成而具有不同於第一半導體基極材料112的結構設計及/或摻雜類型、厚度、材料組成等。在一個示例實施例中，第二半導體基極材料124在基板102上方所形成的高度大於第一半導體基極材料112的高度。在開口120中通過使用選擇性磊晶可生長半導體材料124，以使其僅生長於該開口中而不生長於介電堆疊115上。
請參照第5圖，絕緣體覆蓋層115(第2至4圖)可經改性及加工以為後續製程中的改性製備其部分及/或下方材料。為保護第二半導體基極材料124不被改性、移除等，可在其上形成額外的氧化物層116b，以充當用以在第二半導體基極材料124上方形成或移除另外的材料的遮罩。氧化物層116b可包括與溝槽隔離108及/或氧化物層116所包括的材料相同的絕緣材料及/或不同的絕緣材 料。在一些情況下，氧化物層116b可生長於第二半導體基極材料124上方，以使氧化物層116b僅生長於暴露半導體區域上方而不生長於暴露介電區域上方。可移除氮化物層118以及可選的間隙壁122的部分以暴露氧化物層116、116b。所述移除氮化物層118可例如通過選擇性蝕刻或非選擇性蝕刻來執行，以使氧化物層116、116b及/或間隙壁122及第二半導體基極材料124的剩餘部分保持完好。
請參照第6圖，可移除氧化物層116、116b，以暴露第一半導體基極材料112及第二半導體基極材料124及外部基極材料114。例如通過非選擇性蝕刻劑及/或對氧化物化合物具有選擇性的蝕刻劑可移除氧化物層116、116b。由此，移除氧化物層116、116b可為依據本發明的進一步製程製備半導體基極材料112、124。請參照第7圖，在該暴露物質上可形成額外材料，以將依據本發明的IC結構與形成於其上的其它結構電性及物理隔開。例如，在外部基極材料114及半導體基極材料112、124上可形成絕緣體層126及氮化物層128。絕緣體層126及氮化物層128可例如通過沉積於磊晶層111的剩餘部分的上表面上來形成。接著，在氮化物層128上可形成覆蓋氧化物層130，以使氧化物層116、絕緣體層126、氮化物層128及覆蓋氧化物層130形成位於第一半導體基極材料112及第二半導體基極材料124上的絕緣體堆疊132的相應層。絕緣體堆疊132可被實施為例如氧化物-氮化物-氧化物(oxide-nitride-oxide；ONO)堆疊，以隔開IC結構中的相鄰 層。絕緣體堆疊132可替代地包括以層佈置的其它絕緣物質，或彼此佈置不同的相同材料。
請參照第8圖，依據本發明的方法可包括在絕緣體堆疊132內形成第一發射極開口134以暴露第一半導體基極材料112，以及第二發射極開口136以暴露第二半導體基極材料124。如第8圖中所示，第二半導體基極材料124可延伸高度“D”於第一半導體基極材料112上方，從而與第一半導體基極材料112相比，第二半導體基極材料124在基板102上方呈現較大的高度。儘管這裡未顯示，但替代實施例可包括經成形而具有小於或等於第一半導體基極材料112的高度的高度的第二半導體基極材料124。基極材料112、124之間的高度、材料組成、摻雜分佈等的差別可使各基極材料112、124上的例如電阻、電容等屬性變得不同。這些差別可允許各基極材料112、124被用於不同類型的放大器電路，儘管它們形成於同一基板102上。可移除絕緣體堆疊132的部分以形成第一發射極開口134及第二發射極開口136，例如，通過在絕緣體堆疊132的上表面上形成遮罩(未顯示)並自該絕緣體堆疊移除部分以暴露第一半導體基極材料112及第二半導體基極材料124。雙極電晶體的剩餘組件可形成於相應發射極開口134、136中，如本文中其它地方所述。
請參照第9圖，可用相應材料填充各發射極開口134、136(第8圖)，以形成與第一半導體基極材料112及第二半導體基極材料124的電性連接。具體地說，在第 一發射極開口134中可形成第一發射極138，且在第二發射極開口136中可形成第二發射極139。形成發射極138、139可產生依據本發明的實施例的IC結構140，其中，第一半導體基極材料112與第二半導體基極材料124具有不同的操作特性。發射極138、139可形成為重摻雜半導體材料層，其經沉積並接著通過光刻及蝕刻製程圖案化。例如，發射極138、139可由多晶半導體材料組成，例如通過CVD沉積的多晶矽，且可以摻雜物濃度重摻雜，例如用於NPN雙極電晶體的n型摻雜物(例如砷(As)或磷(P))。
各基極材料112、124在尺寸、形狀、材料組成、摻雜濃度等方面的差別可在包括第一半導體基極材料112或第二半導體基極材料124的雙極電晶體中引起電容、電阻、電流增益、截止頻率等方面的差別。具體地說，相對第二半導體基極材料124，通過第一半導體基極材料112的不同設計可將第一雙極電晶體142實施為低雜訊放大器(LNA)電路的部分，其可通過提供較低的基極-發射極電容、較低的基極電阻以及較高的電流增益而在操作期間降低雜訊。與第一雙極電晶體142相比，第二雙極電晶體144可呈現較低的基極-集電極電容以及較高的擊穿電壓。因此，第二雙極電晶體144可用於IC結構140中的功率放大器(PA)電路中。位於雙極電晶體142、144之間的外部基極材料114b的部分可替代地被用作第一雙極電晶體142或第二雙極電晶體144的外部基極區。
請參照第10圖，在形成發射極138、139以 後，可通過傳統的製程技術形成各雙極電晶體142、144的剩餘組件。例如，可針對性移除IC結構140的部分例如磊晶層111、絕緣體堆疊132等，以將雙極電晶體142、144彼此橫向隔開且/或與基板102上所形成的其它結構橫向隔開。例如，通過在IC結構140的上表面上形成遮罩(未顯示)並施加選擇性及/或非選擇性蝕刻劑以移除未被IC結構140上的遮罩覆蓋的材料，可針對性移除部分材料。在該剩餘結構上可形成層間介電質(inter-layer dielectric；ILD)150。ILD 150可包括用以將結構彼此電性及物理隔開的任意當前已知或以後開發的材料，且可具有與溝槽隔離108及/或本文中所述的其它絕緣體材料的組成不同的組成。在一些實施例中，位於雙極電晶體142、144之間的外部基極材料114b的部分(以虛線顯示)可替代地被用作第一雙極電晶體142或第二雙極電晶體144的外部基極區。還可將摻雜物(例如硼)注入外部基極材料114b的任意剩餘部分，以降低各雙極電晶體142、144的外部基極電阻。
接著，可移除晶種層110、磊晶層111、絕緣體堆疊132以及ILD 150的部分，以形成開口(未顯示)，在該開口可形成至IC結構140的各電晶體142、144的接觸。在基板102上可形成集電極接觸162，在第一半導體基極材料112及/或第二半導體基極材料124上可形成基極接觸164，以及在發射極138、139上可形成發射極接觸166。在形成各接觸162、164、166之前，在基板102、基極材料112、124及/或發射極138、139上可形成矽化物區域170， 以提升各接觸162、164、166的電導率。“矽化物”通常是指矽與金屬的合金，通常通過將導電金屬與半導體材料反應來形成，以在半導體材料內產生比該半導體材料的其餘部分更導電的區域。由此，IC結構140可包括適於不同類型的放大器電路但形成於同一基板102上的雙極電晶體142、144。本發明的其它實施例可產生IC結構140及/或包括具有類似操作差別的雙極電晶體的其它結構的各種實施例。
請參照第11圖，依據本發明顯示形成IC結構的其它製程。本文中所述的各種替代製程可結合或替代本文中所述的其它製程。如本文中其它地方所述，基板102可包括由溝槽隔離108橫向隔開的第一半導體區域104與第二半導體區域106。在基板102上可設置晶種層110，以覆蓋溝槽隔離108及一些半導體材料區域。如上所述，晶種層110可被細分成多個層且/或在其中可包括半導體材料及絕緣體材料，例如氧化物及/或多晶矽。晶種層110內的開口B1、B2可使第一半導體區域104及第二半導體區域106暴露。例如，通過如本文中其它地方所述的沉積及蝕刻可形成晶種層110及開口B1、B2。第一半導體區域104及第二半導體區域106保持暴露，以允許額外材料形成於其上。如本文中所述，本發明的實施例可允許額外材料(例如在單個磊晶製程中)同時形成於第一半導體區域104與第二半導體區域106及晶種層110上。
請參照第12圖，在基板102及晶種層110上 可形成磊晶層111。磊晶層111可包括位於第一半導體區域104上的第一半導體基極材料112，形成於第二半導體區域106上的相同半導體基極材料202(其可充當第二半導體基極材料的前驅體)，以及生長於晶種層110上的外部基極材料114。如本文中其它地方所述，外部基極材料114的晶體特徵可不同於第一半導體基極材料112及前驅體基極材料202，因為各材料112、114生長自不同的下方層(underlying layer)。例如，基極材料112、202可由單晶矽、單晶SiGe、其組合，以及/或者其它材料組成。外部基極材料114可由多晶Si，或多晶SiGe、其組合，以及/或者其它材料組成。外部基極材料114b的一部分可設於基極材料112、202之間。外部基極材料114a的其它部分可鄰近第一半導體基極材料112或前驅體基極材料202設置，而不橫向位於基極材料112、202之間。儘管磊晶層111的外部基極材料114可與基極材料112、202基本同時形成，但它們的材料組成可基於晶種層110與第一半導體區域104及第二半導體區域106之間的材料差別而不同。應當理解，基極材料112、202及外部基極材料114可通過任意其它當前已知或以後開發的半導體材料形成製程來形成。
在形成基極材料112、114、202以後，絕緣體覆蓋層115可形成於其上並具有如本文中其它地方所述的多個不同層。通過沉積或生長以及/或者任意其它當前已知或以後開發的製程，在第一半導體基極材料112、前驅體基極材料202以及外部基極材料114上可形成絕緣體覆 蓋層115的氧化物層116。另外，在氧化物層116上可直接形成絕緣體覆蓋層115的氮化物層128。絕緣體覆蓋層115的氧化物層116及氮化物層128可在所得IC裝置的相鄰層之間提供電性絕緣，並且還可保護下方結構在後續製程中不被無意移除、改性等。
請參照第13圖，在氮化物層128上可形成遮罩121，以針對性移除下方材料。例如，遮罩121可經圖案化以形成位於前驅體基極材料202上方的開口。在形成遮罩121以後，通過蝕刻及/或用以移除目標材料的任意其它製程可移除絕緣體覆蓋層115的暴露部分(例如，氧化物層116及氮化物層128的部分)。當自該結構移除氧化物層116及氮化物層128的部分時，也可移除前驅體基極材料202的一部分。通過使用定時RIE或濕式蝕刻或通過使用選擇性蝕刻(其在前驅體基極材料202中蝕刻Si而不蝕刻SiGe(或蝕刻SiGe而不蝕刻Si))可部分蝕刻前驅體基極材料202。在後續製程期間，基極材料202的被移除部分可被替代，例如，通過在基極材料202的剩餘部分上磊晶生長新的半導體材料。
請參照第14圖，本發明的實施例可包括在前驅體基極材料202上形成額外的半導體材料以形成第二半導體基極材料124，以及移除絕緣體覆蓋層115的剩餘部分(第12至13圖)。第二半導體基極材料124可自前驅體基極材料202形成，例如通過在其上磊晶生長額外的半導體材料。第二半導體基極材料124可通過使用選擇性磊晶 生長，以使其僅生長於半導體層202上方的開口204內，而不生長於其它地方的介電材料上。第二半導體基極材料124的材料組成可與前驅體基極材料202的材料組成相同或不同，且在一些實施例中可包括SiGe。第二半導體基極材料124可替代地包括其它摻雜或未摻雜半導體材料。例如，可用p型摻雜物例如硼摻雜第二半導體基極材料124，以形成NPN雙極電晶體，且該第二半導體基極材料中可具有碳以降低擴散。第二半導體基極材料124可經形成以在第一半導體基極材料112與第二半導體基極材料124之間產生高度差D，例如與第一半導體基極材料112相比，第二半導體基極材料124在基板102上方延伸至較大的高度。第一半導體基極材料112與第二半導體基極材料124之間的厚度、材料組成及摻雜分佈的差別可使這些結構在所得IC結構中呈現不同的電性屬性，如本文中其它地方所述。例如，與第一半導體基極材料112相比，第二半導體基極材料124可具有較厚的集電極區，從而導致較低的集電極-基極電容及較高的擊穿電壓。在形成第二半導體基極材料124以後，可自該結構移除絕緣體覆蓋層115及/或其它絕緣材料，如本文中所述。在形成第二半導體基極材料124以後，接著在基極材料112、124及外部基極材料114上可形成絕緣體206，例如以提供物理隔離及電性絕緣，如本文中其它地方所述。絕緣體206可被實施為例如氧化物層，其可生長或沉積於磊晶層111及半導體基極材料112、124上。
請參照第15圖，依據本發明的製程可包括形成絕緣體堆疊132，其包括例如位於絕緣體206上的氮化物層208以及位於氮化物層208上的氧化物層210，以及/或者絕緣體材料的其它佈置。絕緣體堆疊132可將下方結構(例如第一半導體基極材料112及第二半導體基極材料124)與形成於絕緣體堆疊132上的其它結構垂直隔開。可移除絕緣體206及/或絕緣體堆疊132的部分，以暴露下方的第一半導體基極材料112及第二半導體基極材料124的部分。接著，在第一半導體基極材料112上可形成第一發射極212，且在第二半導體基極材料124上可形成第二發射極214以產生雙極電晶體216、218。第一雙極電晶體216可包括例如第一半導體區域104，位於第一半導體區域104上方的第一半導體基極材料112，與第一半導體基極材料112相鄰的外部基極材料114，以及位於第一半導體基極材料112上方的第一發射極212。第二雙極電晶體218可包括例如第二半導體區域106、位於第二半導體區域106上方並經不同於第一半導體基極材料112的尺寸設定的第二半導體基極材料124，與第二半導體基極材料124相鄰的外部基極材料114，以及位於第二半導體基極材料124上方的第二發射極214。第一雙極電晶體216與第二雙極電晶體218之間的外部基極材料114b的位置可允許外部基極材料114b形成雙極電晶體216、218的其中一者的外部基極的部分。
請參照第16圖，在形成發射極212、214以 後，可通過傳統的製程技術形成各雙極電晶體216、218的剩餘組件。如上所述，通過針對性移除無關材料，例如磊晶層111(第12至15圖)、絕緣體堆疊132(第15圖)等的剩餘部分，在基板102上方可形成層間介電質(ILD)150，以將電晶體216、218與在其上形成的額外層隔開。接著，可移除部分ILD 150以形成開口，在該開口可形成至各電晶體216、218的接觸。在基板102上可形成集電極接觸162，在第一半導體基極材料112及/或第二半導體基極材料124上可形成基極接觸164，以及在發射極212、214上可形成發射極接觸166。在基板102、基極材料112、124及/或發射極212、214上可形成矽化物區域170，以提升各接觸162、164、166的電導率，如本文中其它地方關於其它實施例所述。由此，IC結構240可包括適於不同類型的放大器電路但形成於同一基板102上的雙極電晶體216、218。本發明的其它實施例可產生IC結構140及/或包括具有類似操作差別的雙極電晶體的其它結構的各種實施例。
相對彼此具有不同的尺寸、形狀、材料組成、摻雜濃度等的基極材料112、124可使各雙極電晶體216、218在操作期間具有不同的電性特性。例如，各雙極電晶體216、218可在電容、電阻、電流增益、截止頻率等方面具有差別。在一個示例實施例中，與第二雙極電晶體218相比，第一雙極電晶體216可具有較低的基極-發射極電容、較低的基極電阻、以及較高的電流增益。與第一雙極電晶體216相比，第二雙極電晶體218則可呈現較低的基 極-集電極電容以及較高的擊穿電壓。這些性能及/或結構上的差別可使第一雙極電晶體216在操作期間適於LNA放大器電路。另外，第二雙極電晶體218適用於PA放大器電路。在替代實施例中，雙極電晶體216、218的各基極材料112、124在尺寸及結構方面的差別可使IC結構240在一個基板104上包括不同類型的電晶體。如本文中其它地方所述，位於雙極電晶體216、218之間的外部基極材料114b的一部分(以虛線表示)可替代地被用作第一雙極電晶體216或第二雙極電晶體218的外部基極區。還可將摻雜物(例如硼)注入外部基極材料114b的任意剩餘部分，以降低各雙極電晶體216、218的外部基極電阻。
請參照第17圖，本發明的實施例包括形成具有多個雙極電晶體的IC結構的另外製程。例如，在基板102的第一半導體區域104及第二半導體區域106及溝槽隔離108上可形成遮罩302。遮罩302可包括例如一種或多種當前已知或以後開發的光刻遮罩材料，以保護下方材料不受影響結構的暴露元件的製程(例如蝕刻)的影響。遮罩302可包括例如一種或多種介電材料如氧化物-氮化物堆疊，遮罩302中的氮化物材料位於遮罩302的氧化物材料上方。遮罩302內的開口C1可暴露第一半導體區域104，而遮罩302的其餘部分可覆蓋第二半導體區域106及溝槽隔離108。一個或多個溝槽隔離108的一部分也可暴露於遮罩302內的開口C1內。
請參照第18圖，本發明的實施例可包括例如 通過選擇性磊晶生長在開口C1內的第一半導體區域104上形成第一半導體基極材料112。在基板102的剩餘部分上的遮罩302的存在可防止第一半導體基極材料112形成於基板102的任意其它區域上。在形成第一半導體基極材料112以後，製造者可能希望保護第一半導體基極材料112在一個或多個後續製程中不被改性。儘管在基板102上形成額外材料之前在第一半導體基極材料112上可形成傳統材料例如遮罩、絕緣體等，但本發明的一些實施例可包括在第一半導體基極材料112上形成犧牲絕緣體306，例如以阻止在第一半導體基極材料112上的進一步磊晶生長。犧牲絕緣體306可包括一種或多種絕緣材料例如本文中示例所述的絕緣材料，且在一個示例實施例中可包括例如通過在基板102上生長所形成的氧化物。在第一遮罩302及犧牲絕緣體306上可形成第二遮罩308，從而犧牲絕緣體306直接位於第一半導體區域104與第二遮罩308之間。第二遮罩308可包括第一遮罩302的組成中所使用的相同材料的其中一種或多種，且在一個示例實施例中可由一種或多種氮化物化合物組成。第二遮罩308可經形成以創建高於基板102、第一半導體基極材料112及犧牲絕緣體306的平坦上表面。在後續製程步驟中，第二遮罩308的位置可定義在後續製程中形成於第二半導體區域106上的半導體材料的高度。
請參照第19圖，本發明的實施例可包括在第一遮罩302及第二遮罩308中形成開口309，以暴露其下 方的第二半導體區域106。為針對性移除第一遮罩302及第二遮罩308的部分，在第二遮罩308的上表面上可形成第三遮罩310。第三遮罩310可由例如一種或多種當前已知或以後開發的光阻材料製成。為在第一遮罩302及第二遮罩308與第三遮罩310之間提供蝕刻選擇性，第三遮罩310可被實施為例如硬遮罩(例如鈦(Ti)、氧化矽(SiO2)，以及/或者氮化鈦(TiN))，而第一遮罩302及第二遮罩308可包括能夠被選擇性蝕刻的一種或多種傳統遮罩及/或絕緣材料(例如一種或多種氧化物、氮化物等)。或者，開口309可通過針對性移除材料的特定部分的其它製程形成，其可包括或省略第三遮罩310的使用。在形成開口309以後，接著可通過任意當前已知或以後開發的遮罩層移除製程自該結構移除第三遮罩310。
請參照第20圖，在第二半導體區域106的暴露部分上及開口310內(第19圖)可形成第二半導體基極材料124。第二半導體基極材料124可通過在第二半導體區域104上磊晶生長SiGe及/或其它半導體材料形成。第二半導體區域104可充當用以在其上磊晶生長第二半導體基極材料124的晶種層，如本文中其它地方所述。在一個示例實施例中，第二半導體基極材料124可包括摻雜或未摻雜SiGe。第二半導體基極材料124可例如通過選擇性磊晶生長形成，以使第二半導體基極材料124僅生長於開口309中而不生長於遮罩302、308中所包括的介電材料上方。在第二半導體基極材料124上可形成額外的犧牲絕緣體 306。犧牲絕緣體306可包括例如生長的氧化物。如第21圖中所示以及本文中其它地方所述，在形成犧牲絕緣體306以後可移除第二遮罩308。
請參照第21圖，第一半導體基極材料112及第二半導體基極材料124可經加工以移除位於第一遮罩302上方的一種或多種材料。例如，通過使用對犧牲絕緣體306及/或第二遮罩308具有選擇性的蝕刻劑蝕刻該結構，可移除犧牲絕緣體306及/或遮罩308，而不移除或另外影響第一遮罩302及/或基極材料112、124的重要部分。在移除犧牲絕緣體306及/或第二遮罩308以後，基極材料112、124可延伸至基板102上方及可選擇的第一遮罩302上方的相應高度。為提供不同的電性屬性(例如電阻、電流增益等)，第二半導體基極材料124可包括相對第一半導體基極材料112的高度差D，從而與第一半導體基極材料112相比，第二半導體基極材料124的上表面在基板102上方具有較大的高度。應當理解，可改變高度差D的值，以在兩個所得雙極電晶體之間在性能方面提供使用者定義的差別。
請參照第22圖，本發明的實施例可包括在第一半導體基極材料112及第二半導體基極材料124上形成額外材料。絕緣體314可同時形成於第一基極結構112及第二基極結構124上，例如通過在單個沉積中沉積於第一遮罩302及基極材料112、124上。絕緣體314還可經平坦化以使基板104上方的絕緣體314的高度不是位置相關 的。絕緣體314可包括一種或多種絕緣材料例如本文中其它地方所述的絕緣材料，且在一個示例實施例中可包括氧化物化合物以充當絕緣體堆疊的第一層。
請參照第23圖，可形成絕緣體堆疊132以包括連續形成於絕緣體314上的額外材料，例如氮化物層316及氧化物層318。絕緣體堆疊132可將任意電性絕緣導電結構(例如第一半導體基極材料112及第二半導體基極材料124)與形成於絕緣體堆疊132上的其它結構垂直隔開。可移除第一遮罩302、絕緣體314及/或絕緣體堆疊132的部分，以暴露下方的第一半導體基極材料112及第二半導體基極材料124的部分。接著，在第一半導體基極材料112上可形成第一發射極320，且在第二半導體基極材料124上可形成第二發射極322，以產生依據本發明的實施例的雙極電晶體324、326。第一雙極電晶體324可包括例如第一半導體區域104、第一半導體基極材料112、以及第一發射極320。第二雙極電晶體326可包括例如第二半導體區域106、第二半導體基極材料124、以及第二發射極322。第一半導體基極材料112及第二半導體基極材料124的部分在所得雙極電晶體324、326中可充當外部基極區，或者其它元件可經加工以通過任意當前已知或以後開發的形成第一半導體基極材料112及第二半導體基極材料124的外部基極區的製程來形成獨立的外部基極區。因此，依據本發明的實施例的IC結構340可包括例如第一雙極電晶體324及第二雙極電晶體326，其中具有第一半導體區域104 及第二半導體區域106的部分。
請參照第24圖，在形成發射極320、322以後，通過傳統的製程技術可形成各雙極電晶體324、326的剩餘組件。如上所述，可針對性移除絕緣體堆疊132、第一遮罩302等的部分，並接著用形成於基板102及/或剩餘結構上的層間介電質(ILD)150替代。移除材料並接著形成ILD 150的這些製程可包括用以針對性移除結構的部分的技術的任意組合(例如遮罩並接著執行圖案化蝕刻)，接著執行任意當前已知或以後開發的材料形成技術，例如沉積。ILD 150可將電晶體324、326與形成於其上的額外層隔開。接著，可移除第一遮罩302、絕緣體堆疊132及ILD 150的部分以形成開口，在該開口可形成至各電晶體324、326的接觸。在基板102上可形成集電極接觸162，在第一半導體基極材料112及/或第二半導體基極材料124上可形成基極接觸164，以及在發射極320、322上可形成發射極接觸166。在基板102、基極材料112、124及/或發射極138、139上可形成矽化物區域170，以提升各接觸162、164、166的電導率，如本文中關於其它實施例所述。由此，IC結構340可包括適於不同類型的放大器電路但形成於同一基板102上的雙極電晶體324、326。本發明的其它實施例可產生IC結構340及/或包括具有類似操作差別的雙極電晶體的其它結構的各種實施例。
如本文中所述，各雙極電晶體324、326因具有不同的尺寸、形狀、材料組成、摻雜濃度等的不同基極 材料112、124而可呈現不同的特性(例如電流增益、電阻、電流增益、截止頻率等)。在一個示例實施例中，由於相對第二雙極電晶體326具有較低的基極-發射極電容、較低的基極電阻以及較高的電流增益，IC結構340的第一雙極電晶體324可適用於LNA放大器電路。相反，IC結構340的第二雙極電晶體326因相對第一雙極電晶體324具有較低的基極-集電極電容及較高的擊穿電壓而可適用於PA放大器電路。這些差別可源自第二半導體基極材料124具有不同於第一半導體基極材料112的物理特性。例如，依據本文中所述的製程通過改變第一半導體基極材料104及第二半導體基極材料106的尺寸，可製造各雙極電晶體324、326以在一個基板104上產生各種類型的電晶體。
對本發明的各種實施例所作的說明是出於說明目的，而非意圖詳盡無遺或限於所揭露的實施例。許多修改及變更對於本領域的普通技術人員將顯而易見，而不背離所述實施例的範圍及精神。本文中所使用的術語經選擇以最佳解釋該些實施例的原理、實際應用或在市場已知技術上的技術改進，或者使本領域的普通技術人員能夠理解本文中所揭露的實施例。

Claims (24)

  1. 一種形成積體電路(IC)結構的方法，該方法包括：提供基板，其包括：第一半導體區域、第二半導體區域，以及橫向位於該第一半導體區域與第二半導體區域之間的溝槽隔離(TI)；在該基板的該溝槽隔離及該第二半導體區域上形成晶種層，使該基板的該第一半導體區域暴露；在該基板的該第一半導體區域及該晶種層上形成磊晶層，其中，該磊晶層包括：位於該基板的該第一半導體區域上方的第一半導體基極材料，以及位於該晶種層上方的外部基極材料；在該外部基極材料及該晶種層內形成開口以暴露該第二半導體區域的上表面；在該開口的暴露側壁上形成一對間隙壁；以及在該開口中形成第二半導體基極材料。
  2. 如申請專利範圍第1項所述的方法，其中，形成該磊晶層包括將該第一半導體基極材料及該外部基極材料一起同質生長。
  3. 如申請專利範圍第1項所述的方法，其中，該第一半導體基極材料包括單晶矽(Si)或矽鍺(SiGe)膜，以及其中，該外部基極材料包括多晶矽或多晶矽鍺。
  4. 如申請專利範圍第1項所述的方法，其中，該第一半導體基極材料包括硼(B)及碳(C)。
  5. 如申請專利範圍第1項所述的方法，還包括： 在形成該磊晶層以後，在該磊晶層上形成絕緣體覆蓋層；以及在形成該開口之前，移除位於該第二半導體區域上方的該絕緣體覆蓋層的部分；其中，在用該第二半導體基極材料填充該開口以後，在該基板上方的該第二半導體基極材料的高度大於在該基板上方的該第一半導體基極材料的高度。
  6. 如申請專利範圍第5項所述的方法，其中，該第一半導體基極材料及該第二半導體基極材料具有相同的材料組成。
  7. 如申請專利範圍第1項所述的方法，其中，該第一半導體基極材料及第二半導體基極材料包括矽鍺，以及其中，該晶種層及該外部基極材料包括多晶矽。
  8. 如申請專利範圍第1項所述的方法，還包括形成位於該第一半導體基極材料上的第一發射極以及位於該第二半導體基極材料上的第二發射極，其中，該第一半導體區域定義第一雙極電晶體的集電極，以及其中，該第二半導體區域定義第二雙極電晶體的集電極。
  9. 如申請專利範圍第8項所述的方法，其中，該第一雙極電晶體包括低雜訊放大器(LNA)電晶體，且該第二雙極電晶體包括功率放大器(PA)電晶體，與該低雜訊放大器電晶體相比，該功率放大器電晶體具有較低的基極-發射極電容以及較高的基極電阻。
  10. 如申請專利範圍第8項所述的方法，其中，形成該第一 發射極及第二發射極還包括：在該第一半導體基極材料、該第二半導體基極材料及該外部基極材料的上表面上形成絕緣體堆疊；形成位於該第一半導體基極材料上方的該絕緣體堆疊內的第一發射極開口，以及位於該第二半導體基極材料上方的該絕緣體堆疊內的第二發射極開口；以及用半導體材料填充該第一發射極開口及第二發射極開口。
  11. 如申請專利範圍第10項所述的方法，其中，形成該絕緣體堆壘包括形成在該第一半導體基極材料、該第二半導體基極材料及該外部基極材料的該上表面上的氧化物-氮化物-氧化物(ONO)堆壘。
  12. 一種形成積體電路(IC)結構的方法，該方法包括：提供基板，其包括：第一半導體區域、第二半導體區域，以及橫向位於該第一半導體區域與第二半導體區域之間的溝槽隔離(TI)；在該基板的該溝槽隔離上形成晶種層，使該第一半導體區域及第二半導體區域暴露；在該基板的該第一半導體區域上及該晶種層上形成磊晶層，其中，該磊晶層包括：位於該基板的該第一半導體區域上方的第一半導體基極材料，位於該基板的該第二半導體區域上方的前驅體基極，以及位於該晶種層上方的外部基極材料； 在該第一半導體基極材料、該前驅體基極及該外部基極材料上形成絕緣體；在該絕緣體內形成開口以暴露該前驅體基極；以及在該前驅體基極上生長半導體材料以產生第二半導體基極材料，其中，在該基板上方的該第二半導體基極材料的高度大於在該基板上方的該第一半導體基極材料的高度。
  13. 如申請專利範圍第12項所述的方法，其中，該前驅體基極及該第二半導體基極材料分別包括矽鍺。
  14. 如申請專利範圍第12項所述的方法，還包括：移除該絕緣體的一部分以暴露該第一半導體基極材料；以及形成位於該第一半導體基極材料上的第一發射極以及位於該第二半導體基極材料上的第二發射極，其中，該第一半導體區域定義第一雙極電晶體的集電極，以及其中，該第二半導體區域定義第二雙極電晶體的集電極。
  15. 如申請專利範圍第14項所述的方法，其中，該第一雙極電晶體包括低雜訊放大器(LNA)電晶體，且該第二雙極電晶體包括功率放大器(PA)電晶體，與該低雜訊放大器電晶體相比，該功率放大器電晶體具有較低的基極-發射極電容以及較高的基極電阻。
  16. 如申請專利範圍第14項所述的方法，其中，形成位於 該第一半導體基極材料上的該第一發射極以及位於該第二半導體基極材料上的該第二發射極包括：在該第一半導體基極材料、該第二半導體基極材料及該外部基極材料的上表面上形成絕緣體堆疊；形成位於該第一半導體基極材料上方的該絕緣體堆疊內的第一發射極開口，以及位於該第二半導體基極材料上方的該絕緣體堆疊內的第二發射極開口；以及用半導體材料填充該第一發射極開口及第二發射極開口。
  17. 如申請專利範圍第14項所述的方法，位於該第一雙極電晶體與該第二雙極電晶體之間的該外部基極材料的剩餘部分定義該第一雙極電晶體或該第二雙極電晶體的其中一個的外部基極區。
  18. 如申請專利範圍第12項所述的方法，其中，在該前驅體基極上磊晶生長該第二半導體基極材料之前，在該絕緣體內形成該開口包括蝕刻該絕緣體及該前驅體基極的一部分。
  19. 一種形成積體電路(IC)結構的方法，該方法包括：提供基板，其包括：第一半導體區域、第二半導體區域，以及橫向位於該第一半導體區域與第二半導體區域之間的溝槽隔離(TI)；在該基板的該溝槽隔離及該第二半導體區域上形成第一遮罩，使該第一半導體區域暴露； 在該基板的該第一半導體區域上形成第一半導體基極材料；移除該第一遮罩的一部分以暴露該基板的該第二半導體區域；以及在該基板的該第二半導體區域上形成第二半導體基極材料，其中，在該基板上方的該第二半導體基極材料的高度大於在該基板上方的該第一半導體基極材料的高度。
  20. 如申請專利範圍第19項所述的方法，還包括：在該第一遮罩上形成絕緣體；以及在形成該絕緣體以後，在該第一遮罩及該絕緣體上形成第二遮罩，其中，所述移除該第一遮罩的該部分以暴露該基板的該第二半導體區域還包括移除該第二遮罩的一部分，以及其中，該第二半導體基極材料的上表面與該第二遮罩的上表面基本共面。
  21. 如申請專利範圍第19項所述的方法，還包括：在移除該第一遮罩的該部分之前，在該第一半導體基極材料上形成前驅體絕緣體；以及在形成該第二半導體基極材料以後，移除該前驅體絕緣體。
  22. 如申請專利範圍第19項所述的方法，還包括：移除位於該第一半導體基極材料與第二半導體基極材料之間的該第一遮罩的一部分以暴露該基板的該溝槽隔離；以及在該基板的該溝槽隔離上形成半導體材料以產生外部基極材料。
  23. 如申請專利範圍第19項所述的方法，還包括形成位於該第一半導體基極材料上的第一發射極以及位於該第二半導體基極材料上的第二發射極，其中，該第一半導體區域定義第一雙極電晶體的集電極，以及其中，該第二半導體區域定義第二雙極電晶體的集電極。
  24. 如申請專利範圍第23項所述的方法，其中，該第一雙極電晶體包括低雜訊放大器(LNA)電晶體，且該第二雙極電晶體包括功率放大器(PA)電晶體，與該低雜訊放大器電晶體相比，該功率放大器電晶體具有較低的基極-發射極電容以及較高的基極電阻。
TW106114795A 2016-06-21 2017-05-04 用於雙極電晶體的積體電路結構的製造 TWI635572B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/187,860 US9847408B1 (en) 2016-06-21 2016-06-21 Fabrication of integrated circuit structures for bipolor transistors
US15/187,860 2016-06-21

Publications (2)

Publication Number Publication Date
TW201803025A TW201803025A (zh) 2018-01-16
TWI635572B true TWI635572B (zh) 2018-09-11

Family

ID=60629252

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114795A TWI635572B (zh) 2016-06-21 2017-05-04 用於雙極電晶體的積體電路結構的製造

Country Status (3)

Country Link
US (2) US9847408B1 (zh)
CN (1) CN107527866B (zh)
TW (1) TWI635572B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9681554B2 (en) 2008-04-07 2017-06-13 Mediatek Inc. Printed circuit board
US10153361B2 (en) * 2016-11-23 2018-12-11 Globalfoundries Inc. Heterojunction bipolar transistor device integration schemes on a same wafer
US10784257B2 (en) * 2018-08-31 2020-09-22 Nxp B.V. Integrating silicon-BJT to a silicon-germanium-HBT manufacturing process
CN109686734B (zh) * 2018-11-27 2021-05-07 合肥中感微电子有限公司 具有隔离结构的芯片
US10833072B1 (en) * 2019-05-06 2020-11-10 Globalfoundries Inc. Heterojunction bipolar transistors having bases with different elevations
US11335674B2 (en) 2019-06-27 2022-05-17 Globalfoundries U.S. Inc. Diode triggered silicon controlled rectifier (SCR) with hybrid diodes
US11430881B2 (en) * 2020-03-05 2022-08-30 Globalfoundries U.S. Inc. Diode triggered compact silicon controlled rectifier
EP4199064A1 (de) * 2021-12-16 2023-06-21 IHP GmbH - Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Verfahren zur herstellung von bipolartransistoren mit nichtselektiver basisepitaxie
CN117693184A (zh) * 2022-08-24 2024-03-12 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070410A1 (en) * 2000-12-08 2002-06-13 Freeman Gregory G. Bipolar transistors with independent impurity profile on the same chip
US20130277804A1 (en) * 2012-04-20 2013-10-24 International Business Machines Corporation Bipolar junction transistors with reduced base-collector junction capacitance

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930635A (en) * 1997-05-02 1999-07-27 National Semiconductor Corporation Complementary Si/SiGe heterojunction bipolar technology
SE0200414D0 (sv) * 2002-02-13 2002-02-13 Ericsson Telefon Ab L M Semiconductor fabrication process lateral pnp transistor, and integrated circuit
US6856000B2 (en) * 2002-10-08 2005-02-15 Texas Instruments Incorporated Reduce 1/f noise in NPN transistors without degrading the properties of PNP transistors in integrated circuit technologies
US6909164B2 (en) * 2002-11-25 2005-06-21 International Business Machines Corporation High performance vertical PNP transistor and method
DE10317096B4 (de) * 2003-04-14 2008-04-03 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung von komplementären bipolaren Transistoren mit SiGe-Basisregionen
DE10328008B4 (de) * 2003-06-21 2008-04-03 Infineon Technologies Ag Integrierte Schaltungsanordnung mit pnp- und npn-Bipolartransistoren sowie Herstellungsverfahren
DE10358047A1 (de) * 2003-12-05 2005-06-30 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Komplementäre Bipolar-Halbleitervorrichtung
US6933202B1 (en) * 2004-04-09 2005-08-23 Newport Fab, Llc Method for integrating SiGe NPN and vertical PNP devices on a substrate and related structure
US7217628B2 (en) 2005-01-17 2007-05-15 International Business Machines Corporation High performance integrated vertical transistors and method of making the same
US7488662B2 (en) * 2005-12-13 2009-02-10 Chartered Semiconductor Manufacturing, Ltd. Self-aligned vertical PNP transistor for high performance SiGe CBiCMOS process
US8450179B2 (en) * 2006-02-02 2013-05-28 Texas Instruments Deutschland Gmbh Semiconductor device having a first bipolar device and a second bipolar device and method for fabrication
US8298901B1 (en) * 2006-05-26 2012-10-30 National Semiconductor Corporation Method for manufacturing bipolar transistors
DE102006059113A1 (de) * 2006-12-08 2008-06-12 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Komplementäre Bipolar-Halbleitervorrichtung
US7968417B2 (en) * 2007-10-01 2011-06-28 Newport Fab, Llc Method for integrating high voltage and high speed bipolar transistors on a substrate and related structure
DE102009001552A1 (de) * 2008-12-12 2010-06-17 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Bipolartransistor mit selbstjustiertem Emitterkontakt
US8603885B2 (en) * 2011-01-04 2013-12-10 International Business Machines Corporation Flat response device structures for bipolar junction transistors
US9673191B2 (en) * 2014-04-16 2017-06-06 Newport Fab, Llc Efficient fabrication of BiCMOS devices
US10056518B2 (en) * 2014-06-23 2018-08-21 Qorvo Us, Inc. Active photonic device having a Darlington configuration
US9590082B1 (en) * 2015-12-10 2017-03-07 Globalfoundries Inc. Integration of heterojunction bipolar transistors with different base profiles

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020070410A1 (en) * 2000-12-08 2002-06-13 Freeman Gregory G. Bipolar transistors with independent impurity profile on the same chip
US20130277804A1 (en) * 2012-04-20 2013-10-24 International Business Machines Corporation Bipolar junction transistors with reduced base-collector junction capacitance

Also Published As

Publication number Publication date
US9847408B1 (en) 2017-12-19
US10121884B2 (en) 2018-11-06
CN107527866B (zh) 2020-10-20
US20180069106A1 (en) 2018-03-08
CN107527866A (zh) 2017-12-29
TW201803025A (zh) 2018-01-16
US20170365695A1 (en) 2017-12-21

Similar Documents

Publication Publication Date Title
TWI635572B (zh) 用於雙極電晶體的積體電路結構的製造
US8067290B2 (en) Bipolar transistor with base-collector-isolation without dielectric
CN106206697B (zh) 绝缘体上硅(soi)衬底上的横向双极结型晶体管(bjt)
US8129234B2 (en) Method of forming bipolar transistor integrated with metal gate CMOS devices
JP5308038B2 (ja) Ｂｉｃｍｏｓ統合のために選択的エピタキシャル成長を用いる、隆起した外因性自己整合型ベースを有するバイポーラ・トランジスタ
US10032893B2 (en) Bipolar transistor
US9111987B2 (en) Method of manufacturing a bipolar transistor, bipolar transistor and integrated circuit
US8847359B2 (en) High voltage bipolar transistor and method of fabrication
US10186605B1 (en) Cyclic epitaxy process to form air gap isolation for a bipolar transistor
EP1512172A1 (en) Method of fabrication sige heterojunction bipolar transistor
US10784347B1 (en) High-performance lateral BJT with epitaxial lightly doped intrinsic base
US10128358B2 (en) Transistor having a monocrystalline connection
US8872237B2 (en) Heterojunction bipolar transistor manufacturing method and integrated circuit comprising a heterojunction bipolar transistor
JP2010283329A (ja) バイポーラトランジスタ及びその製造方法
US7554174B2 (en) Bipolar transistor having semiconductor patterns filling contact windows of an insulating layer
US8501572B2 (en) Spacer structure for transistor device and method of manufacturing same
US7091578B2 (en) Bipolar junction transistors and methods of manufacturing the same
US9209264B2 (en) Heterojunction bipolar transistor having a germanium raised extrinsic base
US6774455B2 (en) Semiconductor device with a collector contact in a depressed well-region
US7008851B2 (en) Silicon-germanium mesa transistor
WO2005004201A2 (en) Bipolar transistor and method of making same
US9202869B2 (en) Self-aligned bipolar junction transistor having self-planarizing isolation raised base structures
EP1489661A2 (en) Bipolar junction transistor and methods of manufacturing the same
CN116387355A (zh) 具有多层集电极的双极晶体管
JP2006049345A (ja) バイポーラトランジスタおよびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees