TW286435B - - Google Patents

Download PDF

Info

Publication number
TW286435B
TW286435B TW084106125A TW84106125A TW286435B TW 286435 B TW286435 B TW 286435B TW 084106125 A TW084106125 A TW 084106125A TW 84106125 A TW84106125 A TW 84106125A TW 286435 B TW286435 B TW 286435B
Authority
TW
Taiwan
Prior art keywords
semiconductor
region
edge
area
edge terminal
Prior art date
Application number
TW084106125A
Other languages
English (en)
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW286435B publication Critical patent/TW286435B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

經濟部中央標準局員工消費合作杜印製 扣6435 A7 B7五、發明説明（/ ) 本發明是有關一種半導體組件。 通常一値半導體組件至少包含一個元件生長的半導體 區域，加上一値導電型為η或p以作為漂移區域的半導 髏區域，並有兩個分配給漂移區域的電極，以便在漂移 區域上加上工作電壓，除此之外，半導體組件通常還包 括其他半導體區域，以形成組件特定的半導體結構。在 組件導電的情況下，漂移區域由兩極之間的載子來傳導 電流。而組件在絕縁的情況下，相反的，漂移區域會包 含一個與漂移區域形成「P-η接合」的空乏區，或絕緣 的「金屬半導體接點」（Schottky-Kontakt)的空乏區， 由於緊鄰、與導電狀態相比顯得高的工作電壓的緣故， 因此而形成了此空乏區。我們時常把空乏區當作空間電 荷區或絕緣層來使用。 半導體區域分成兩種：單極性元件生長或雙極性元件 生長的半導體區域。單極性元件生長的半導體區域只由 一種載子，即，電子或電洞來決定功能，而雙極性元件 生長的半導體區域則由兩種載子，也就是電子及電洞來 決定功能。 在絕線的情況下，組件的表面會産生相形之下高的電 場。因此我們必須使得表面上的電場能穩定地在包圍組 件的介質中轉變，而最大的電場強度必須遠小於周圍介 質的絕緣強度。包圍的介質可以是介電層，以便隔離或 -------ί I裝---;--Ί訂------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 經濟部中央標準局員工消費合作杜印製 A7 B7五、發明説明（2·) 鈍化，也可以是周圍的氣體，通常為空氣。組件表面高 電場的問題，在反向電壓高時，例如：在功率電子學上 的使用，在半導體高電場線曲率或高摻雜時的小尺寸， 特別容易出現。為了減小組件表面電場的強度，會使用 一個所諝的邊綠終端，此邊緣終端是在組件的表面所産 生，並包圍組件的元件生長區域。邊緣终端的功能，除 了作為元件生長之半導體區域對外的電屛蔽之外，也在 於去除元件生長之半導體區域附近的電場線曲率，以便 在半導髏組件内靠近表面的區域，減少電場過高。 有關砂為主之高電壓組件「p-n接合」（junction termination)之邊緣終端不同的實施例，可參閲B. J. Baliga, 1987 年由美國 John Wiley and Sons 出販社所 發表的"Mondern power Devices” 一書，79 至 129頁。 這一類的「P - η接合」通常是摻雜物質在作為漂移區域 的矽層表面上的擴散所形成，而擴散區域具有與矽層相 反的導電型。擴散區域的邊緣，由於電場線曲率依照區 域的深度有所差別，與平面的「Ρ - η接合」相比會導致 電場過高。 在第一種為人所知的實施例中，邊緣终端可以是所謂 的場環（floating field rings),場環在圍繞矽層「ρ-n接合」的擴散區域中，同樣是經由擴散而産生。這些 場環如同「P-η接合」的擴散區域一樣，是屬於同一種 -4 - --------:I裝------_訂-----^ 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210x：297公缝） A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明（3 ) 的導電型，並绶由相反摻雜的矽層，彼此互相分離。場 環可以是一値或多値。 第二種産生邊緣終端的可能性則是經由機械式斜切或 独刻的方式（Beveled-edge termination”或”Etch contour terminations”），除去物質以及圍繞「p-n接 合」邊緣的電荷。這樣一來，就可獲得作為邊緣终端的 台型結構。 「P-η接合」第三種知名的邊緣終端是所諝的電場平 板（feeld Plate)。産生的方法是在圍繞「p-n接合」 的邊緣範圍上，沈積出一層氣化物層以及其上作為電場 平板的金屬層。金屬層上設有一個電場，以此電場可以 改變「p-n接合」邊緣的表面電勢。這樣一來，就可以 搌展「P-η接合」的空乏區以及電場了。電場平板也可 以由一層分配給「P-η接合」、以便能加上工作電壓的 電極層所形成，此電極層在圍繞「P-η接合」的邊緣區 域内與氧化物靥重叠。此外，邊緣終端也可以由場環和 電場平板組合而成（參閲"Modern Power Devices”，第 1 1 9頁）〇 邊緣終端第四種為人所知的實施例是把作為漂移區域 的矽層，在其表面做離子植入，以控制性地加入相反電 荷來除去電苘的互補程序，這種方法又稱為”接頭終端 伸展（junction termination extension)"〇 植入的區 -5- . I—- 批衣 . 訂 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（21UX 297公釐） 經濟部中央標準局員工消費合作社印策 A7 B7五、發明説明（4·) 域如擴散的半導髏區域一樣，是屬於同樣的導電型，因 此與漂移區域的摻雜相反，並且顯示出比擴散區域上的 摻雜為低。「p - η接合」也可以由排列在漂移區域表面 上、與漂移區域相反的摻雜矽層所形成，以取代一個摻 雜人漂移區域内的區域。邊緣終端的離子植入，則在兩 層形成「P-η接合。的層邊緣上進行。實際上由於邊綠 终端，「Ρ-η接合」等於被伸展了，而電場也擴張，電 場線曲率則減小。組件的擊穿強度也因此而提高。這一 類的”junction termination extension”邊緣終端，很 適合雙極性電晶體（BJT)、場效應電晶體（MOSFETs)以及 可控砂整流器（SCR=Silicon Controlled Rectifier) (I青參看” Modern Power Devices” 一書，第 128頁）。 由於隨著這種邊緣終端會産生額外寄生的二極體，在單 極、以矽片製造的Μ 0 S F E T中，特別容易在組件絕緣的情 況下因載子注入，産生巨大的雙載子漏電流。如果我們 擴大邊緣終端的話，此漏電流會明顯地增加，這是因為 載子注入隨著面積而增加。 另一種與"junction termination extension”邊緣终 端可相比的邊緣終端，可在CH-A-659 542中找到，在專 利申請中又稱為「絕緣層延長區域」。此種邊緣終端是 為了作為半導體組件的雙極性元件生長之半導體區域之 「P - η接合」所設計，並可以經由離子植入或磊晶（ -6 - ^—裝 -訂 一 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ·4規格（210Χ 297公婊） 經濟部中央標準局員工消費合作社印裝 A7 _ B7_五、發明説明（f ) epitaxy)生長而産生。「絕緣層延長區域」的橫向伸展 (W3e/l ),會比「p-n接合」摻雜面空乏寬度（W;d)的一半 稍大。如果橫向伸展的數值，超過空乏寬度（W;£j ) 的兩倍，就無法改善了。 由於電學和熱學上性質的緣故，碩化矽（S i C )待別適 合當作高溫和功率電子學上的半導體材料。磺化矽（SiC) 與矽相較，其最大可能電場強度（擊穿電場強度）大了 約有傜數值1 0之多，而幾何尺寸相形之下其偽數值約小 了 10之多。 由U S 5 2 3 3 2 1 5中可得知一種以磺化矽作為半導體的 「功率MOSFET」，附有場環與電場平板作為邊緣終端。 MOSFE〗的元件生長區域，是由η-摻雜的基板上第一層p 摻雜的磊晶層，以及第二層η+摻雜的磊晶層所形成。元 件生長區域的邊緣终端則是經由蝕刻台型結構所形成， 此台型結構由延伸在兩層磊晶層的橫溝所産生。作為邊 緣終端的台型結構，由於靠近組件表面的高電場，卻會 減小碩化矽組件因半導體區域的摻雜所可能産生的反向 電壓。這樣一來，就會提高組件内的損耗功率。 本發明的目的在於指出一種具有邊緣終端的半導體組 件。經由邊緣終端，可以在絕緣的情況下不致於因此而 提高組件的漏電流。 根據本發明，這一種目的是由申請專利範圍第1項的 -7 - I *裝 . 訂 备 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ 297公釐） 經濟部中央標隼局員工消費合作社印製 A7 B7五、發明説明U ) 待徵，而得以解決。在此發明中，至少設計有一個橫向 的第一種導電型半導體區域，最好在它的表面的方向上 伸展。絕緣的情況下，半導體區域在組件之元件生長的 區域内，包含一個空乏區，並具有一個依反向電壓而定 的垂直伸展，所諝的垂直，基本上也就是垂直於半導體 區域的表面，而此伸展是設計來作為漂移區域的。元件 生長區域的邊緣終端，是由至少另夕(· ——（固半導體區域 而形成，此半導髏區域具有與包含空乏區的漂移區域相 反的導電型，並且直接排列在漂移區域表面内或表面上 元件生長區域的附近。 邊緣终端橫向的伸展，大於空乏區在漂移區域内最大 的垂直伸展，垂直伸展也就是最大的空乏區深度。根據 本發明，在半導體組件中裝設有一艏相形之下面積廣大 、介於邊緣終端和漂移區域之間而形成的「p - η接合」 。由於載子從内建「Ρ - η接合」的空間電荷區空出的原 因，漂移區域之表面區域的電場會擴張，同時，半導體 組件的元件生長區域，幾乎會完全受到遮蔽，以抵抗外 界的電荷與電場。雪崩（avalanche)擊穿在遠離半導體 區域的表面進行。邊緣終端之橫向伸展比空乏區垂直阵 展大的好處，在於半導體組件的擊穿電壓，對邊緣終 端中摻雜或載子濃度的波動而言，顯得不敏感的多了。 漂移區域和邊緣終端的半導體，分別設計成具有能帶 8 - (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4规格（210.< 297公釐） A7 經濟部中央標準局貝工消費合作社印製 的小寄溫數長區極請 ，組 和加度項 邊電 的 緣在的的少生移單申時體 r 端以許附 ：間 雜 絕持成高有件漂-據壓導 ，終可容砍 擻空 C 摻 在保形和會元和上根電半 位緣都整的 C 待的多同 件能所壓不性端本 。向護 部邊 ，調項例的含之不 組也域電就極終基用反保 雜以張和 1 施下包 5 種 體 ，區向也單緣 。作高以 摻 J 擴度第實以所值兩 導下移反内時邊下下在 - 或合的強圍之出域數括 半度漂的域作於之況使端 \ 接場穿範件示區傜包 , 溫和高區搡介值倩卽终 及 η 電擊利組顯體约少 來的端域移況在降的 -緣 展Ρ-上的專體 ，導上至 一 高終區漂情持下荷合邊 伸 Γ 面件請導例半大端 樣較緣長在穿保壓電組的 直 ί 表組申半施由要終 這在邊生樣擊都電存的效 垂展及體於的實起還緣 。使由件這在 ，的儲段有 的伸以導屬益的比 ，邊 體卽為元 ，，值體在手個。端的 ，半附有件，展 ， 導流因在動外降極存各一域终區}高從他組展伸中 ) 半電是使起此下 二不項出區緣乏成提 ，其體伸直例 7 的緣這即法。壓生在 1 得長逷空形便明出導向垂施 ( V 絕 ，-無了電寄以第可生整 J 而以發導半橫大實 明2e，内體都入的的可圍然件調合域 ，本以種的最種 説 少下圍極 ，注上間件範仍元由接區整據可一 端之二 明 至況範二下子域之組利們的經 η 移調根，第終區第 發 寬情的生度載區域性專我件Ρ-漂以 中 緣荷 、 五 S 裝 訂 ^ _線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ 297公釐） A7 B7 經濟部中央標準局員工消费合作社印製 五、發明説明（？） 半導體區域。這樣可以達到一個較為軟性、也就是較為 光滑的電場擴張。具有這一類多層摻雜的邊緣终端之半 導體組件，就生産容許度而言顯得待別的優良。至少為 兩個的半導體區域，可在垂直方向上互相重叠或橫向上 互相併排。 在半導體組件的另一種實施例中，邊緣终端在設計為 漂移區域的半導髏區域之磊晶表面上産生。邊緣終端也 可以經由離子植入而産生。這兩種産生邊縁終端的方式 ,使得摻雜部位的調整能達到精確的地步，待別是摻雜 的高度，以及邊綠终端的深度，所謂的深度指的是邊緣 終端的垂直伸展。 本發明中的邊緣終端，可以使用在具有單極性元件生 長區域的半導體組件上，如MISFET結構或Schottky二極 體結構，甚至可以使用在具有雙極性元件生長區域的半 導體組件上，如P-η二極體、IGBT-、GT0 -或可控矽整流 器結構中。 在另一種實施例中，一値分配給半導體組件元件生長 區域的電性接觸，可以至少在某些部位上與邊縳终端重 叠。這樣一來，邊緣終端可以放置在一値確定的電位上。 最好的情況是漂移區域和邊緣終端都由碩化矽（S i C ) 所形成。我們可因此獲得一個適合恃別髙之反向電壓的 組件。在此實施例中，邊緣终端最好與硼摻雜。這樣的 -1 0 - --------- 1¾衣------II-----< -m (請先閱讀背面之注意事項再填寫本百〇 本紙張尺度適用中國國家標準（CNS ) Λ4规格（210.< 297公釐） 經濟部中央標準局員工消費合作社印製 A7 __B7 五、發明説明（7 ) 邊緣終端特別具有高絕緣性。 為了進一步說明本發明，我們在下列圖解上解釋本發 明，其中： 圖1具有邊緣終端的半導體組件，其基本構造。 圖2具有Schottky二極體結構的邊緣终端之半導體組 件。 圖3具有P-η二極體結構的邊緣終端之半導體組件。 圖4具有邊緣终端的半導髏組件，其邊緣終端具有用 於M ISFET結構的兩個不同摻雜之半導體區域。 圖5擊穿電壓對邊緣終端的摻雜關偽圖。 圖6具有Schottky二極體結構的半導體組件之電場分 佈。 圖中互相對應的部位，都標有相同的符號。 圖1的橫截面，顯示根據本發明具有邊緣終端的半導 體組件之基本構造。圖中有一個半導體區域（2)、電子 元件生長區域（3)、電子元件生長區域（3)的邊緣终端 (4)、半導體區域（2)的表面（20)、以及半導體區域（2) 内所形成的空乏區（21) (depletion zone)。 半導體區域（2 )形成半導體組件的漂移區域，在絕緣 的情況下，並在半導體組件的元件生長區域（3)内包含 元件生長區域（3 )的空乏區（2 1 )。此空乏區（2 1 )可以是 元件生長區域（3 )内，與半導體區域（2 )所形成「p - η -U - 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210 < 297公釐） ~ --------丨批衣------1Τ-----' i (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（丨〇 ) 接合」的空間電荷區，「P - η接合」是介於相反導電型 之兩値半導體間，也可以是介於金屬與半導體間之S c h οι t ky 接觸的 絕緣層 。空 乏區 （ 2 1 ) 的垂 直伸展 ，也 就是基 本上垂直於半導體區域（2 )表面（2 0 )的伸展，是依照元 件生長區域（3 )上未顯示出的電極所加的反向電壓而定 。與上述反向電壓對應的空乏區（21)最大垂直伸展則以 T來表示。半導體區域（2)至少在一個橫向上，也就是 基本上與其表面（20)平行的方向上，伸展的程度大於垂 直方向上的伸展。基本上，半導體區域（2)是位於一値 圖上没有示出的基板上之磊晶生長的半導體層。 在半導體區域（2)表面（20)上配置半導體組件元件生 長區域（3 )的邊緣終端U )。邊緣终端（4 )以橫向方式 直接與元件生長區域（3)連接，並且圍繞元件生長區域 (3 )的整體。邊緣终端（4 )標明為W的橫向伸展，大於 半導體區域（2)内空乏區（21)的最大垂直伸展（T)。最 好的情況是：邊緣终端（4 )的橫向伸展（W ),至少為空 乏區（2 1 )最大垂直伸展（T )的五倍大。例如：空乏區伸 展（T)為10/im時，邊緣终端（4)的橫向伸展U)最好調 整在5 0 w id和1 5 0 w ra之間。邊缝；終端（4 )的垂直伸展（d ) 基本上最好保持為定值。 此外，邊緣终端（4 )慝至少由與半導體區域（2 )相反 導電型之半導體所形成。在圖解顯示的實施例中，半導 -1 2 - --------^—裝------^訂-----^線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4現格（210 <297公釐） A7 B7 經濟部中央標準局負工消费合作社印製 五、發明説明 (II ) 1 1 I 體 區 域 (2) 為 η 導 電 型 y 邊 緣 终 1山 (4) 為 Ρ 導 电 型 Ο 相 1 1 1 反 的 t 在 個 Ρ 導 電 型 的 半 導 體 區 域 (2 ) 時 * 邊 緣 终 1.01 晒 1 I (4 ) 設 計 為 η 導 電 型 Ο 邊 緣 終 L山 m (4) 最 好 經 由 半 導 體 請 先 1 ! 閱 I 區 域 (2 ) 表 面 (20) 内 摻 雜 物 質 的 m raft 子 植 入 * 或 經 由 半 導 讀 背 | 面 I 體 區 域 (2) 表 面 (20) 上 對 應 之 摻 雜 裔 晶 層 的 生 長 9 而 加 1 I 意 1 I 以 産 生 〇 事 1 項 .一.1 半 導 體 區 域 (2) 與 邊 m 终 端 (4 ) 分 別 由 至 少 一 個 能 帶 再 填 1 寫 裝 1 寬 為 2e V 的 半 導 醱 所 形 成 Ο 合 適 的 半 導 體 材 料 如 氡 化 硼 本 頁 (BN ) 礎 化 硼 (ΒΡ) m 化 鋁 (A 1 P )、 磷化鎵（G a P) 硫 化 1 1 鋅 (Z n S )或金剛石（C ) 〇 由 於 其 卓 越 的 電 子 特 性 所 有 聚 1 I 合 型 的 m 化 矽 (S i C) 是 其 中 最 佳 的 材 料 1 尤 其 是 6H ~、 I 訂 4H 以及3 C - 聚 合 化 合 物 〇 1 根 據 圖 1 的 邊 緣 終 X山 m (4 ) * 半 導 體 區 域 (2) 表 面 (20) 1 1 區 域 内 之 半 導 體 組 件 裡 t •^s 形 成 一 個 相 形 之 下 面 積 廣 大 1 I 的 厂 Ρ - Π 接 合 J Ο 在 半 導 體 組 件 的 絕 緣 情 況 下 9 厂 P - η 線 接 合 J 白 己 形 成 的 空 間 電 荷 區 —- 方 面 遮 蔽 元 件 生 長 1 區 域 (3 ) 和 半 導 體 區 域 (2 ) t 以 防 組 件 以 外 的 電 場 和 電 1 1 荷 » 另 一 方 面 會 導 致 表 面 (20) 區 域 内 電 場 的 擴 張 Ο 這 樣 I I — 來 可 以 提 高 組 件 的 擊 穿 強 度 t 而 在 元 件 生 長 區 域 (3) 1 上 可 以 加 上 較 高 的 反 向 電 壓 Ο 和 矽 (S η 相 較 之 下 1 由 於 1 1 使 用 至 少 2e V之高能帶寬之半導體， 因此以邊緣终端（4 ) 1 | 和 半 導 體 區 域 (2) 形 成 之 面 積 廣 大 的 ρ - η 二 極 體 赘 就 具 1 I -1 3 - 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印製 286435 A7 B7 五、發明説明（丨厶） 有一値高的内建電壓，在高反向電壓時也不會被起動。 因此，經由邊緣終端（4)基本上並不會在半導體組件内 産生額外的反向電流。可達到的反向電壓因此也比由矽 構成者的電壓明顯為高。以磺化矽所形成的「P - η接合 j之内建電壓，例如，大於2. 6V。 圖2顯示一實施例的橫截面圖解，其中顯示至少具有 一個Schottky二極體構造（33)的半導體組件，Schottky 二極體構造作為單極性元件生長區域。由η摻雜的磊晶生 長半導體基板（9)上，排列有一艏同樣為η摻雜的磊晶 生長之半導髏層。基本上，這層橫向層比基板（9)的摻 雜來得少。基板（9)不一定要由具有高能帶寬的半導體所 組成，也可以由矽形成，待別在半導體區域（2 )由磺化 矽形成時。S c h 〇 11 k y二極體構造（3 3 )包含一個排列在半 導體區域（2)表面（20)上、基本上為金靥的接觸（25), 以作為Schottky接點。半導體區域（2)中接觸（25)之下 、加上反向電壓時所形成的Schottky二極體構造（33)之 絕緣層，會在半導體組件的元件生長區域内形成空乏區 (21)。直接與接觸（25)連接的是一個排列在半導體區域 (2)上、磊晶生長的p摻雜半導體層，作為邊緣终端（4 )之用。形成邊緣終端（4)的半導體層，在其層面上（ 橫向伸展（W))的伸展，比半導體區域（2 )的層厚度明顯 大得多，因此也比空乏區（21)的最大垂直伸展（T)大得 -1 4 - 本紙張尺度適用中國國家標準（（：以$)八4規格（21()<：2‘)7公雄） II Ϊ— n - il I mu m^i 111 - -1!、一eJ- -I - - 1 - - -I 1 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 B7五、發明説明（1}) 多。邊緣终端（4 )可以延伸到半導體區域（2 )的邊緣。 接觸（2 5 )較佳也配置在部份邊緣终端（4 )的上面（重昼 的接觸）。此外，半導體區域（2 )和邊緣终端（4 )也可 以在其 >卜端、遠離元件生長區域的邊緣，設計有一個空 隙（23),例如一値斜角ϋ刻邊緣（beveled-etch-Rand)。 以碩化矽作為S c h 〇 11 k y二極體構造（3 3 )和邊緣终端（4 ) 的半導體時，可以在圖示的Schottky二極體構造（33)上 ,在半導體區域（2)之摻雜為n = 10d cnf3時，把反向電 壓設為1 2 0 0 V。在導電的倩況下，接觸（2 5 )與S c h 〇 11 k y 二極體構造（3 3 )内一個沒有圖示出來的電極之間的電壓 下降小於邊緣終端（4 )與半導體區域（2 )之間寄生p - η 二極體的電壓下降。這樣一來，可以維持單極性組件基 本上不含儲存電荷的操作。 圖3橫截面顯示一個半導體組件的部份，此半導體 組件具有至少一個P-η二極體結構（36),以作為雙極性 元件生長區域。半導髏區域（2)在一半導體基板（9)上 橫向地生長，並與基板（9) 一般，都屬於柑同的導電型 (η導電型）。P-η二極體結構（36)的「ρ-η接合」，是 由η導電型的半導體區域（2 ),以及位於半導體區域（2 )表面（20)、最好為磊晶生長、ρ導電型的半導體區域 (26)所形成。ρ導電型的半導體區域（26)上，配置一個 歐姆接觸（2 7 )。ρ - η二極體結溝（3 6 )的「ρ - η接合」之 -1 5 - --------1 I裝------訂-----, 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準 ( CNS ) Λ4規格（210 公婊） A7 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明（丨让） 空間電荷區在此處形成元件生長區域的空乏區（2 1 )。p -η二極體結構（3 6 )的邊綠終端（4 ),最好配置由一個在 半導體區域I 2 )表面（2 0 )磊晶生長的ρ導電型半導體層 。此邊緣終端（4)的半導體層直接與P-η二極體結構（ 3 6 )之Ρ導電型的半導體區域（2 6 )相連。歐姆接鐲（2 7 )可 再與邊緣終端（4 )部份重叠。此外，半導體區域（2 )的 絕緣也可再設計有一個空隙（23)。當然，離子植入的半 導體區域也可以設計在磊晶生長的半導體區域中。 圖4顯示另一個實施例中具有單極性元件生長區域之 半導體組件，此半導體組件具有至少一個Μ I S F Ε Τ結構 (37)。位於η+摻雜基板（9)上的η摻雜半導體區域（2) 顯示出MISFET結構（37)的漂移區域。MISFET結構（37)包 含至少一個半導體區域（2)表面（20)内經由離子植入或 擴散所形成的ρ摻雜基極區域（5 0 ),至少一個在基極區 域（5 0 )内同樣經由離子植入或擴散所形成的源極區（5 1 ) ,至少一個源極（S )的源極電極（5 2 ),源極區（5 1 )和基 極區域（5 0 )經由電極（5 2 >在電性上短路相連接，一個經 由絕緣層（5 3 )絕緣的閘極（G ) ( i n s u 1 a t e d g a t e )之閘電極 (5 4 ),閘電極配置在將源極區（5 1 )和半導體區域（2 )相 連的基極區域（5 0 )的通道區域之上方，以及有一個配置 在基板（9 )上遠離半導體區域（2 )之一端上的汲極（D ) 之汲極電極（5 5 )。由半導體區域（2 )所包含的「p - ri接 -1 6 - 本紙張尺度適用中國國家標準（CNS ) Λ4現格（2丨0 .< 297公犛） -------i -裝------訂-----^ 線 (請先閱讀背面之注意事項再填寫本頁) 286435 Α7 Β7 經濟部中夬標準局員工消費合作社印製 五、發明説明（丨欠） 合」之空乏區（21)，則以虚線的方式表示出來，此「P-n 接合」形成於基極區域（50)和半導體區域（2)之間。如 圖4所示，MISFET結構（37)可以由個別晶格以及經由艟 別晶格上方的絕緣閘電極（5 4 )所形成，個別晶格分別具 有一個基極區域（50)及至少一個配置源電極（52)的源極 區（5 1)。這樣的晶格設計可在很多的實施例中找到。Μ I SFET結構（37)的邊緣終端（4),直接與位於MISFET結構 (37)外縁的基極區域（50)連接，且如基極區域（50) —樣 ,與半導髏區域（2)呈相反摻雜。邊緣終端（4)最好經 由半導體組件表面（20)内摻雜物質的離子植入而形成。 但邊緣終端（4)及/或MISFET結構（37)的基極區域（50) 也可以是磊晶層。 在圖4所顯示之有利的黄施例中，邊綠终端（4)由至 少兩種不同摻雜的半導體區域（41)和（42)所組成。這兩 値半導體區域（4 1 )和（4 2 )橫向相鄰地排列在半導體區域 (2)的表面（20),最好兩者都是離子植入或擴散，或是 兩者都為磊晶生長。兩個半導體區域（41)和（42〉最好顯 示出相同的垂直伸展。直接與MISFET結構（37)相鄰的半 導體區域（4 1 ),比起Μ I S F E T結構（3 7 )中相郯的基極區域 (5 0 )，摻雜要來得低（ρ -),但是比遠離基極區域（5 0 ) 那-端且橫向相郯的ρ— 摻雜半導體區域（4 2 ),則要來 得高。我們可因而獲得一個具有高低不同摻雜的邊緣終 -17- --.--.-----*1¾衣------訂-----〃線 (請先閱讀背面之注意事項再填寫本頁) 本纸承尺度制中_家縣（CNS) Λ4規格（2iQ>< 297公缝） 經濟部中央標準局員工消費合作社印製 Μ Β7五、發明説明（ifc ) 端（4 )。在有利的實施例中，第一半導體區域（4 1 )的橫 向伸展（W 1 )被調整得比第二半導體區域（4 2 )的橫向伸展 (W 2 )來的小。邊緣終端（4 )的整體橫向伸展（W ),則為 兩個半導體區域（4 1 )和（4 2 )個別橫向伸展（W 1 )和（W 2 )的 總和。邊線終端（4 )整體橫向伸展（W),則又被調整得 大於MISFET結構（37)空乏區（21)的最大垂直伸展（T)。 兩個半導體區域（41)和（42)在一個未圖示的實施例 中，也可以彼此垂直排列。這一類垂直的構造，可以經 由不同深度的離子植人或擴散而産生，或是以半導體區 域先後磊晶生長而産生。排列在下的半導體區域之摻雜 ，最好比其上的半導體區域之摻雜來得低。邊緣終端的 橫向伸展（W ),基本上是由値別、互相垂直排列的半導 體之最大垂直伸展所決定。所有半導體區域的橫向伸展 最好要盡可能地相近。 此外，邊緣終端也可以由多於兩個之不同摻雜的半導 體區域，以橫向或垂直的次序排列所組成，而橫向時摻 雜最好越往外越少，垂直時則越往下越少。 這類多層次的邊緣終端，不僅適用於具有MISFET結構 的半導體組件，也適用於所有其他種半導體組件。這種 多層次摻雜的邊緣終端具有以下的優點：半導體區域（2 ) 之表面（2 0 )區域内的電場具有由元件生長區域往外減弱 的形式。 _ 1 8 - 丨 —L n IL----I 士匕--II__丁_____I' 0¾. 、\έ , 纟 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210 < 297公釐） 五、發明説明（丨1 ) A7 B7 經濟部中央標準局員工消費合作社印裝 可組材 } P 展 應雜半實我直較組 長}或 型體體(wn 雜伸展對摻 ，，果垂得體。生(2< 電導導 展0W摻直伸則定内内如的顯導度件域 h 導半半 伸-d之垂直V3恃域積。小並半許元區 f 的的為 向 a}的垂線別區體V0較，，容受體 Μ 域端 C 橫re(4同於曲個的的壓 }雜} 産不導)l· 區終si}(B端不應點在值件電(4摻(d生式半(4 體縁以(4> 終個對 ，線高組穿端的展的形之端 導邊是 端(V緣三 ，m 曲最體擊終高伸強性件终 半有準 终壓邊} 線7^條在導的緣較直較定組緣 有具基 緣電層(4曲 0 三 。半能邊到垂有之體邊 所明的 邊穿單端實d=這值在可在動的以} 導依 , 發算 個擊件終的於 。高 ，上 ，移丨可(V半則 中本計 一的組緣示應ϋπι最} 論圖被(4雜壓受壓 例據。。示件體邊表對3U的(V理繪會端摻電不電 施根圖件顯組導以V1V20 顯壓 、數值終之穿也穿 實 示據組 ，體半 ，以線d=明電態對高緣} 擊 ，擊 的 。顯數體中導為數。曲的示穿狀的最邊(4之饗 ’ 述換 6 擬導表半作函數段 } 顯擊想 P ，整端示影鎏 描交圖模半圖，-之參分(4都的理雜時調终顯的影 所別和腦的的下e)值為 ，端 ，件於摻丨由緣所構所 上個 5 電製 5 值ag數作wm終内組等考(d經邊 5 結雜 以作圖之所圖定4對}2^緣域體上參展。在圖域摻 以 件料 在V0之(dd=邊區導際們伸寬件 區之 I-. — 一^-----裝------訂-----^線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2丨Ox 297公雄） 286435 A7 B7 五、發明説明（) η )而定，此定性形式可依照圖1至圖4之不同實施例而 確立。邊緣終端（4)的垂直伸展（d)通常介於0.1« m和 5 w m之間。 圖6顯示根據本發明具有邊緣終端（4 )的電場可能分 佈圖，所舉的例子為圖2中具有Schottky二極體構造 (3 3 )的半導體組件。X軸方向和y軸方向上的比例顯示 出大小比例與量度值。電場線以點線的方式來表示。 以磺化矽（S i C )作為半導體材料時，邊緣终端（4 )最 好用硼（B)或鋁（A1)來作p摻雜，或以Μ(Ν)來作η摻 雜。邊綠終端（4 )待別有利的摻雜材料是硼（Β )，這是 因為硼原子在SiC内形成很深的受體位準。在這種實施 例中，邊緣終端（4 )可以截取待別高的反向電壓。 在所有的實施例中，在邊緣終端（4)附近還可以另外 設計由介電質或半絕緣材料組成的披動層。在半導體組 件S ί C基極上，此被動層待別可以由非晶形S i C 、矽 (S i )或磺（C )所組成。 ' I裝 -訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 _ 2 0 - 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210 <2叼公釐）

Claims (1)

  1. 經濟部中央橾準局貝工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 第34106125號「具有高絕緣的邊緣終端之半導醱組件。 專利案 （85年2月修正） 杰申請專利範圍 1. 一種半導體組件，包括 a ) —値半導體區域（2 ),此半導體區域0 al)由能帶寬至少為2ev之η導電型或p導電型半 導體構成， a2)至少在一個橫向上的伸展比垂直方向的伸展大， a3)至少在單極性元件生長區（3)内，包含一値具 有一個垂直伸展的空乏區（21),此垂直伸展依 單極性元件生長區（3)上所加的反向電壓而定， 以及 b) —個用於單極性元件生長區（3)的邊線終端（4)，元 件生長區（3)由其它之半導體區域構成，邊緣終端 (4), bl)由一個與第一次所提到之半導體區域（2) 相反導電型（P或η )之半導體所形成，且具有 至少2 e ν之能帶寬及 b2)直接與單極性元件生長區（3)相連，或配置在 第一次所提到之半導體區域（2)之表面（20)内 ,其中 c) 邊緣終端（4)的橫向伸展（W)大於空乏區（21)的最 -1 - (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 29/公釐） 經濟部中央標隼局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 大垂直伸展（τ)。 2.如申請專利範圍第1項之半導體組件，其中邊緣終端 (4 )的橫向伸展（W)至少有由半導體區域（2 )所包含 的空乏區（21)的最大垂直伸展（T)的五倍大。 3 .如申請專利範圍第1項.之半導體組件，其中邊緣終 端（4)包含至少兩個不同摻雜的半導髏區域（40, 41)。 4 .如申請專利範圍第2項之半導體組件，其中邊緣終端 (4)包含至少兩個不同摻雜的半導體區域（40, 41)。 5. 如申請專利範圍第3項之半導體組件，其中此兩個半 導體區域（4 0 , 4 1 )在橫向相鄰排列。 6. 如申請專利範圍第3項之半導體組件，其中此兩個半 導體區域在垂直方向上下排列。 7 .如申請專利範圍第1至第6項中任一項之半導體組件 ,其中邊緣终端（4)是在半導體區域（2)之表面（20) 上晶晶生長〇 8. 如申請專利範圍第1項至第6項中任一項之半導體組 件，其中邊緣終端（4 )是由離子植入所産生。 9. 如申請專利範圍第1至第6項中任一項之半導體組件 ，其中配置在元件生長區（3)的電接觸（25)至少有一 部份與邊緣終端重叠。 10.如申請專利範圍第1至第6項中任一項之半導體組件 -2 - ，裝 訂 ^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 々、申請專利範圍 ,其中具有一個單極性元件生長區域（32, 33 )。 11. 如申謓專利範圍第1至第6項中任一項之半導體組件 ，其中半導體區域（2)和邊緣終端（4)的半導體為碳 化矽（S i C )。 12. 如申請專利範圍第11項之半導體組件，其中邊綠終端 (4 )以硼（B )來摻雜。 In nn ^^^1 ^^^1 HI · nn n^— n^i ^^^1 I--aJn^i n (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印裝 本紙張尺度逋用中國國家標準（CNS > A4規格（210X297公釐）
TW084106125A 1994-07-27 1995-06-15 TW286435B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4426866 1994-07-27

Publications (1)

Publication Number Publication Date
TW286435B true TW286435B (zh) 1996-09-21

Family

ID=6524423

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084106125A TW286435B (zh) 1994-07-27 1995-06-15

Country Status (7)

Country Link
US (1) US5712502A (zh)
EP (1) EP0772889B1 (zh)
JP (1) JPH10503056A (zh)
CA (1) CA2195987C (zh)
DE (1) DE59504577D1 (zh)
TW (1) TW286435B (zh)
WO (1) WO1996003774A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI573282B (zh) * 2011-04-05 2017-03-01 克立公司 電子裝置、肖基特二極體及形成半導體裝置之方法

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19531369A1 (de) 1995-08-25 1997-02-27 Siemens Ag Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluß
KR100195208B1 (ko) * 1996-04-15 1999-06-15 윤종용 반도체 장치의 소자분리막 형성 방법
US5801836A (en) * 1996-07-16 1998-09-01 Abb Research Ltd. Depletion region stopper for PN junction in silicon carbide
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
SE9700156D0 (sv) * 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
EP0993688B1 (en) * 1997-06-23 2009-12-16 James Albert Cooper, Jr. Power semiconductor device with semi-insulating subtrate
US5932894A (en) * 1997-06-26 1999-08-03 Abb Research Ltd. SiC semiconductor device comprising a pn junction
JPH11251592A (ja) * 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
EP0933819B1 (de) * 1998-02-03 2006-04-05 Infineon Technologies AG Verfahren zur Herstellung eines beidseitig sperrenden Leistungshalbleiters
DE19804580C2 (de) 1998-02-05 2002-03-14 Infineon Technologies Ag Leistungsdiode in Halbleitermaterial
US6107142A (en) * 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
DE59913394D1 (de) * 1998-10-23 2006-06-08 Infineon Technologies Ag Leistungshalbleiter und herstellungsverfahren
GB9905132D0 (en) * 1999-03-06 1999-04-28 Smiths Industries Plc Electron emitting devices
US6242784B1 (en) * 1999-06-28 2001-06-05 Intersil Corporation Edge termination for silicon power devices
US6215168B1 (en) 1999-07-21 2001-04-10 Intersil Corporation Doubly graded junction termination extension for edge passivation of semiconductor devices
DE19964214C2 (de) * 1999-09-07 2002-01-17 Infineon Technologies Ag Verfahren zur Herstellung einer Driftzone eines Kompensationsbauelements
JP4160752B2 (ja) 1999-09-22 2008-10-08 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
US6236100B1 (en) * 2000-01-28 2001-05-22 General Electronics Applications, Inc. Semiconductor with high-voltage components and low-voltage components on a shared die
US6573128B1 (en) 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
US6710405B2 (en) * 2001-01-17 2004-03-23 Ixys Corporation Non-uniform power semiconductor device
US6693308B2 (en) 2002-02-22 2004-02-17 Semisouth Laboratories, Llc Power SiC devices having raised guard rings
DE10213534B4 (de) * 2002-03-26 2007-06-21 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit Schaltelement und Randelement
SE525574C2 (sv) 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
US7026650B2 (en) * 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
US9515135B2 (en) 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
WO2005119793A2 (en) * 2004-05-28 2005-12-15 Caracal, Inc. Silicon carbide schottky diodes and fabrication method
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
DE102004047073B3 (de) * 2004-09-28 2006-03-02 Siced Electronics Development Gmbh & Co. Kg Verfahren zur Herstellung einer Randpassivierung bei einem Halbleiterbauelement und zugehöriges Halbleiterbauelement
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7304363B1 (en) * 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7414268B2 (en) * 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
JP4889645B2 (ja) * 2005-09-08 2012-03-07 三菱電機株式会社 半導体装置の製造方法
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US7541660B2 (en) * 2006-04-20 2009-06-02 Infineon Technologies Austria Ag Power semiconductor device
JP2009545885A (ja) * 2006-07-31 2009-12-24 ヴィシェイ−シリコニックス ＳｉＣショットキーダイオード用モリブデンバリア金属および製造方法
KR101296703B1 (ko) 2006-08-14 2013-08-20 익시스 코포레이션 비디오 및 콘텐트로 제어된 백라이트
WO2008020911A2 (en) 2006-08-17 2008-02-21 Cree, Inc. High power insulated gate bipolar transistors
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4367508B2 (ja) 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8110888B2 (en) * 2007-09-18 2012-02-07 Microsemi Corporation Edge termination for high voltage semiconductor device
WO2009061340A1 (en) 2007-11-09 2009-05-14 Cree, Inc. Power semiconductor devices with mesa structures and buffer layers including mesa steps
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
DE102008025243B3 (de) * 2008-05-27 2009-12-10 Siced Electronics Development Gmbh & Co. Kg Halbleiterbauelement mit asymmetrischem Randabschluss
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
US7800196B2 (en) * 2008-09-30 2010-09-21 Northrop Grumman Systems Corporation Semiconductor structure with an electric field stop layer for improved edge termination capability
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8106487B2 (en) 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
JP5544918B2 (ja) * 2010-02-16 2014-07-09 住友電気工業株式会社 炭化珪素絶縁ゲート型半導体素子およびその製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8803277B2 (en) 2011-02-10 2014-08-12 Cree, Inc. Junction termination structures including guard ring extensions and methods of fabricating electronic devices incorporating same
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8716716B2 (en) 2011-12-22 2014-05-06 Avogy, Inc. Method and system for junction termination in GaN materials using conductivity modulation
JP5939624B2 (ja) 2012-03-30 2016-06-22 国立研究開発法人産業技術総合研究所 縦型高耐圧半導体装置の製造方法および縦型高耐圧半導体装置
JP5818099B2 (ja) 2012-04-27 2015-11-18 国立研究開発法人産業技術総合研究所 半導体装置
JP6169966B2 (ja) * 2013-12-26 2017-07-26 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9461108B2 (en) 2014-08-13 2016-10-04 Fairchild Semiconductor Corporation SiC power device having a high voltage termination
JP2016139698A (ja) * 2015-01-27 2016-08-04 フェニテックセミコンダクター株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP6256659B2 (ja) * 2015-04-20 2018-01-10 富士電機株式会社 半導体装置
JP6380666B2 (ja) 2015-04-20 2018-08-29 富士電機株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4157563A (en) * 1971-07-02 1979-06-05 U.S. Philips Corporation Semiconductor device
NL184549C (nl) * 1978-01-27 1989-08-16 Philips Nv Halfgeleiderinrichting voor het opwekken van een elektronenstroom en weergeefinrichting voorzien van een dergelijke halfgeleiderinrichting.
US4374389A (en) * 1978-06-06 1983-02-15 General Electric Company High breakdown voltage semiconductor device
US4262690A (en) * 1979-08-30 1981-04-21 Acf Industries, Incorporated High pressure stem packing for gate valves
JPS59224170A (ja) * 1983-06-03 1984-12-17 Mitsubishi Electric Corp 半導体集積回路装置
US4651187A (en) * 1984-03-22 1987-03-17 Nec Corporation Avalanche photodiode
EP0311816A1 (de) * 1987-10-15 1989-04-19 BBC Brown Boveri AG Halbleiterbauelement und Verfahren zu dessen Herstellung
JPH0618280B2 (ja) * 1988-04-19 1994-03-09 サンケン電気株式会社 ショットキバリア半導体装置
CA2008176A1 (en) * 1989-01-25 1990-07-25 John W. Palmour Silicon carbide schottky diode and method of making same
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
JPH06314791A (ja) * 1993-03-02 1994-11-08 Fuji Electric Co Ltd 炭化けい素半導体装置の製造方法
JPH07106085A (ja) * 1993-09-30 1995-04-21 Origin Electric Co Ltd 放電灯点灯装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI573282B (zh) * 2011-04-05 2017-03-01 克立公司 電子裝置、肖基特二極體及形成半導體裝置之方法

Also Published As

Publication number Publication date
CA2195987C (en) 2004-10-12
EP0772889A1 (de) 1997-05-14
WO1996003774A1 (de) 1996-02-08
CA2195987A1 (en) 1996-02-08
US5712502A (en) 1998-01-27
DE59504577D1 (de) 1999-01-28
EP0772889B1 (de) 1998-12-16
JPH10503056A (ja) 1998-03-17

Similar Documents

Publication Publication Date Title
TW286435B (zh)
US9887285B1 (en) Semiconductor device
US10497801B2 (en) Method of manufacturing a semiconductor device having an undulated profile of net doping in a drift zone
US9337268B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
TW594987B (en) Lateral junction filed-effect transistors
CN205542793U (zh) 级联开关结构
CN106169417A (zh) 一种异质结终端的碳化硅功率器件及其制备方法
CN100555659C (zh) 外延基底和半导体元件
CN103563087B (zh) 凹陷终端结构和带有凹陷终端结构的电子器件的制备方法
CN100474612C (zh) 使用梨晶生长的碳化硅漂移层形成功率半导体器件的方法和由此形成的功率半导体器件
JP5328930B2 (ja) 電流シフト領域を有する半導体デバイスおよび関連方法
JP2005518672A (ja) 高くなったガードリングを有するパワーＳｉＣデバイス
JP2005518672A5 (zh)
US20170243937A1 (en) High voltage semiconductor devices
JP2001036085A (ja) シリコン・パワ・デバイスのためのエッジ終端部
US9070580B2 (en) Semiconductor device with a super junction structure based on a compensation structure with compensation layers and having a compensation rate gradient
US6426248B2 (en) Process for forming power MOSFET device in float zone, non-epitaxial silicon
US6455911B1 (en) Silicon-based semiconductor component with high-efficiency barrier junction termination
US3997908A (en) Schottky gate field effect transistor
JP2019121797A (ja) ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスの形成方法
CN109545842B (zh) 碳化硅器件终端结构及其制作方法
JP6662059B2 (ja) 半導体装置及び電力変換装置
CN110379807A (zh) 微电子器件及微电子器件制作方法
TW201222828A (en) ACCUFET with integrated clamping circuit and manufacturing method thereof
JP2001522533A (ja) シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ