JPH06314791A

JPH06314791A - 炭化けい素半導体装置の製造方法

Info

Publication number: JPH06314791A
Application number: JP22269493A
Authority: JP
Inventors: Katsunori Ueno; 勝典上野
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1993-03-02
Filing date: 1993-09-08
Publication date: 1994-11-08

Abstract

(57)【要約】【目的】イオン注入によるドーピングが難しく、ドライ
エッチングによる加工も望ましくていSiＣ素体を用いて
半導体素子を形成する。【構成】SiＣ素体表面に窒化シリコン膜によりマスクを
形成し、選択的に熱酸化すれば、表面層の酸化膜による
分離が可能である。また、生じた熱酸化膜を除去すれば
溝が形成でき、たて形ＭＯＳＦＥＴのトレンチとして使
用でき、あるいはガードリングのイオン注入を用いない
での形成も可能になる。

Description

【発明の詳細な説明】

【産業上の利用分野】本発明は、炭化けい素 (以下SiＣ
と記す) 半導体として用いたSiＣ半導体装置の製造方法
に関する。

【従来の技術】大電流、高耐圧を制御するパワー半導体
素子の材料としては、従来シリコン単結晶が用いられて
いる。パワー半導体素子にはいくつかの種類があり、用
途にあわせてそれらが使い分けられているのが現状であ
る。例えばバイポーラトランジスタは、電流密度を多く
とれるものの、高速でのスイッチングができず、数kHz
が使用限界である。一方、パワーＭＯＳＦＥＴは、大電
流はとれないものの、数MHz までの高速で使用できる。
しかしながら、市場では大電流と高速性を兼ね備えたパ
ワーデバイスの要求が強く、バイポーラトランジスタや
パワーＭＯＳＦＥＴなどの改良に力が注がれ、ほぼ材料
限界に近いところまで開発が進んできた。パワー半導体
素子の観点からの材料検討も行われ、IEEE Transaction
s on Electron Devices 、Vol 36(1989)p.1811にShenai
らにより報告されているように、SiＣが次世代のパワー
半導体素子あるいはＬＳＩの材料として、低オン電圧、
高速さらに耐熱性を備えた素子を実現できる可能性か
ら、最近注目を集めている。なぜなら、SiＣは化学的に
非常に安定な材料であり、バンドギャップが約３eVと広
いために、高温でも半導体として安定的に使用できる。
また、最大電界強度もSiの１けた以上大きいからであ
る。従来のパワー半導体素子の代表的なものとして、パ
ワーＭＯＳＦＥＴがある。パワーＭＯＳＦＥＴは、高速
で容易に駆動できる素子で、大きく分けて２種類の構造
をもったものがある。図２は、プレーナ型のパワーＭＯ
ＳＦＥＴの断面図である。すなわち、ｎ⁺層１の上に積
層されたｎベース層２の表面層に選択的にｐウエル３が
形成され、またそのｐウエル３の表面層に選択的にｎ⁺
ソース層４が形成されている。このｎ⁺ソース層４とｎ
ベース層２の露出部にはさまれた部分にチャネルを形成
するために、ゲート絶縁膜５を介してゲート６が設けら
れる。そして、ｐウエル３とｎ⁺ソース層４に共通にソ
ース電極７が接触し、ｎ⁺層１にドレイン電極８が接触
している。この素子のゲート６は、ゲート絶縁膜５を通
してｐウエル層３の表面に電圧を印加し、表面層に電子
の通過するチャネルを形成する。このチャネルの形成に
よって、電子はｎ⁺ソース層４からチャネルを通ってｎ
ベース層２を経てｎ⁺ドレイン層１へと流れる。もう１
種類のＭＯＳＦＥＴは、プレーナ型に対し、トレンチ型
と呼ばれるものである。図３はその構造を示し、ｎベー
ス層２の上に積層されたｐベース層３の表面層に選択的
に形成されたｎ⁺ソース層４を貫通し、ｎベース層２に
達するトレンチ９が掘られ、その中には、内面のゲート
絶縁膜５を介してゲート６が充填されている。プレーナ
型との相違点はチャネルがたてに形成されていることで
ある。図４(a) 〜(g) は、この素子の製造のための工程
を示す。図４(a) 〜(c) においては、エピタキシャル成
長または不純物拡散によって順次ｎベース層２、ｐベー
ス層３をｎ⁺ドレイン基板１上に形成する。そして、ゲ
ートの設けられる部分をエッチングしてｐベース層３を
つらぬいて、ｎベース層２に達するトレンチ９を形成す
る〔同図(d) 〕。次いで、ゲート絶縁膜５とゲート材料
60とを成膜し〔同図(e) 〕、ゲート材料60をエッチング
してトレンチ内にゲート６を残し、さらにｎ⁺ソース層
４の形成をイオン注入などで行う〔同図(f) 〕。このあ
と電極７、８を形成して完成する〔同図(g) 〕。従来、
シリコンのパワーＭＯＳＦＥＴでは製造上の容易さか
ら、プレーナ型が主流をなしているが、微細化が可能な
ことや、ゲートの入力容量を小さくできることなどの利
点から、トレンチ型も検討されている。SiＣは酸化性雰
囲気において熱酸化を行うとSiＯ₂が成長するために、
SiＯ₂−SiＣ界面形成を極めて清浄に行うことができ
る。このことは、半導体素子の中で最も有用なＭＯＳＦ
ＥＴが製造できることを示している。従来のSiパワー半
導体素子の高耐圧化においては、耐圧構造が重要な要素
技術になっている。図５ないし図７は、従来Siパワー半
導体素子で用いられている主な耐圧構造である。図５は
ガードリング方式と呼ばれるものである。図中のｐ領域
21と、ｎ領域22の間にそれぞれエミッタ電極31とコレク
タ電極32によって電圧を印加すると、ｐ−ｎ接合から空
乏層33が半導体基体の端部34に向けて広がる。このｐ−
ｎ接合が理想的な平面接合であれば、理論的に決まる高
い電圧まで、電圧が維持されるが、実際には必ず図にあ
るような終端部が存在する。このため、このｐ−ｎ接合
の耐圧は、ｐ領域21の終端部の曲率によって決まってし
まう。これを少しでも理想的平面接合の空乏層ののび方
に近づけようとするのが終端構造である。図５のガード
リング方式では、電気的にはエミッタと切り離され、孤
立したｐ領域23、24、25が主たるｐ−ｎ接合を囲んだ形
となっている。この場合、主ｐ−ｎ接合に逆バイアスが
印加され、空乏層33がｎ領域22中を広がっていくと、第
一のガードリング23、第二のガードリング24、第三のガ
ードリング25へと空乏層は接触していく。空乏層がひと
たびガードリングの内側の端に接すると、ガードリング
中は同電位のため、空乏層は次にはそのガードリング全
体から広がり、あたかも主ｐ−ｎ接合がそのガードリン
グにあるかのようになる。ただし、その時のガードリン
グでの電位は主ｐ−ｎ接合のエミッタｐ領域よりもコレ
クタ電極32の電位に近づいている。このようにして図５
で模式的に示したように、空乏層はあたかも小さい曲率
のｐ−ｎ接合が存在するように広がっていき、このため
に平面接合の耐圧へ近づき、耐圧が向上する。図６は、
フィールドプレートと呼ばれる電極35を、エミッタｐ領
域の外側まで絶縁膜26の上にひさし状に延ばした構造と
なっている。このように絶縁膜26を介して電圧が印加さ
れる構造となっているため、図に示したように空乏層33
が外側へとのび易くなっていることが特徴である。実際
にはこれらの構造は単独で用いられるよりも、組合わせ
た方が効果がある。また、サイリスタなど、ｐ領域21の
深さが何10μｍにもおよぶ深い接合の場合には、ガード
リングやフィールドプレートは面積効率が悪いため、図
７に示されるような平面状のｐｎ接合を傾斜面36に交差
させるベベル構造が用いられている。

【発明が解決しようとする課題】前述のように、SiＣ
は、シリコンにおける材料限界をこえる可能性から特に
重要である。しかしながら、SiＣでは、イオン注入でｐ
形領域を形成することが大変困難である。たしかに、高
温においてイオン注入すれば、AlやGaでｐ形になること
は、Jornal of the Electrochemical Society 、Vol 11
9(1972)p.1355 にAddamiano らにより、またSov.Phys.
Semicond、Vol 9(1976)p.820にGusev らにより報告され
ている。しかし、抵抗が非常に高く、充分なｐ形領域を
形成することができない。同様に、ドナー不純物をイオ
ン注入でドーピングしてｎ形領域を形成することも容易
でない。図２に示したＭＯＳＦＥＴをSiＣを用いて作る
場合、イオン注入によりｐウエル３の形成が困難であ
り、一方図３に示すトレンチ構造の場合も、エピタキシ
ャル成長によってｐベース層３を形成することが可能で
あるが、その一方トレンチ９を形成することに問題があ
る。シリコンの場合、トレンチは、プラズマやＲＩＥ
(反応性イオンエッチング) などの方法でドライエッチ
ングによって形成することが可能である。この理由は、
微細化を実現するために高アスペクト比のトレンチが必
要で、このため異方性エッチングを使うことが必要であ
るからである。しかしながら、SiＣはシリコンと比較す
ると大変化学的安定性が高いため、ドライエッチングに
おけるエッチングレートが非常におそく、100 〜300 Å
／min 程度であって、２μｍ程度の深さのエッチングに
100 分程度かかってしまう。また、長時間エッチングで
はレジストもエッチングされるし、エッチング中に粒子
や副生成物の付着による残渣が発生するなどの問題があ
る。さらに、シリコンの場合にはエッチング面にプラズ
マによる損傷が残るなどが原因でその上に形成したゲー
ト絶縁膜の質が悪化するなどの問題もあり、当然SiＣで
も同様の問題が予想される。ｎ形基板への選択的なｐ形
領域の形成が困難なため、耐圧構造に図５のガードリン
グ23、24、25や図６のフィールドプレート35を使用する
ことができにくく、最も広く使用されているのは、図７
のベベル方式耐圧構造である。この構造は、エピタキシ
ャル成長によってｐ領域21を形成したのち、ドライエッ
チングによって傾斜面36を形成する。しかしながら耐圧
を左右する傾斜面36のテーパ角の制御や、上述したドラ
イエッチングによって発生する表面の損傷の防止など、
製造技術の制御性に問題がある。ＬＳＩあるいはパワー
半導体素子でも、高集積化のために分離技術が不可欠で
あるが、SiＣ半導体素子ではｐ−ｎ接合による分離技術
を用いることができない。そこで、反応性イオンエッチ
ングやプラズマエッチングなどのドライエッチングを用
いて分離する方法が検討されている。図８(a) 〜(d) に
その製造工程の一部を示す。図８(a) では、ｎ形結晶基
板22上にエピタキシャル成長で一様にｐ層21を形成す
る。図８(b) では、フォトプロセスによりマスク37を形
成する。図８(c) では、イオンプラズマ38によるドライ
エッチングでマスク37の開口部のｐ領域21がなくなるま
でエッチングを行って分離溝39を形成し、最後に図８
(d) においてマスク37を除去する。このようにしてｐ領
域21を分離することができる。しかしながらドライエッ
チングにはいくつかの問題がある。まず、レジストでは
SiＣとエッチングレートの選択比が大きくとれないた
め、特殊なマスク材を使用することが必要で、金属など
が使用される。しかしながら金属をマスク材に使用した
場合、エッチングされた金属によって半導体表面が汚染
され、後工程での素子製造上の問題となる可能性があ
る。またドライエッチングでは、前にも述べたように表
面にイオン物質からの損傷が残るおそれがあり、分離し
たｐ領域間に漏れ電流が流れたり、エッチングした半導
体の表面に成長させた熱酸化膜の絶縁性が悪化するなど
の問題がある。本発明の目的は、以上のようなSiＣへの
イオン注入によるドーピングが困難であることに基づく
諸問題を解決し、プレーナ型SiＣ半導体素子、トレンチ
型ＭＯＳ部を有するSiＣ半導体素子、ガードリング型の
耐圧構造を有するSiＣ半導体素子ならびに分離構造を有
するSiＣ半導体装置の製造方法を提供することにある。

【課題を解決するための手段】上記の目的を達成するた
めに、本発明のSiＣ半導体装置の製造方法は、SiＣ半導
体素体の第一導電形層の上に積層された第二導電形層の
表面上に耐熱性被膜を形成する工程と、その耐熱性被膜
の所定の領域に開口部を明ける工程と、その開口部を通
して半導体素体を第一導電形層に達するまで熱酸化する
工程とを含むものとする。半導体素体の表面が６Ｈ−Si
Ｃの(0001)方向カーボン面であることが目的に叶ってい
る。耐熱性被膜はシリコン窒化膜であるのが良い。そし
て、熱酸化によって生じた、第二導電形層を貫通し第一
導電形層に達する酸化膜が二つの素子領域の間の分離領
域であることが有効である。また、熱酸化によって生じ
た酸化膜をエッチングにより除去し、第二導電形層を貫
通して第一導電形層に達する溝を形成する工程を有する
ことが良い方法である。その場合、耐熱性皮膜がシリコ
ン窒化膜であって、ウェットエッチングにより酸化膜と
共にシリコン窒化膜を除去することが良い。そして、溝
の内面上に絶縁膜を介してゲートを充てんし、第二導電
形層の表面層の溝に接した部分にソース領域を形成して
たて形ＭＯＳＦＥＴ素子構造とすること、あるいは溝に
よって分割されて生じた第二導電形層の領域を活性領域
および活性領域と半導体素体端部との間に位置するガー
ドリング領域とすることが有効である。活性領域および
ガードリング領域相互間の溝の内面上に絶縁膜を形成
し、その絶縁膜上に一端が活性領域あるいはガードリン
グ領域に接触し、他端が半導体素体の端部に向かうフィ
ールドプレートを形成することも良い。

【作用】SiＣ、特に６Ｈ−SiＣの(0001)方向Ｃ面は酸化
速度が早く、窒化シリコンなどの耐熱性皮膜からなるマ
スクで覆われない部分では、第二導電形層を貫通して第
一導電形層に達する熱酸化膜を容易に形成できる。従っ
て、この熱酸化膜は素子間の分離領域として利用するこ
とも、この熱酸化膜を除去してたて形ＭＯＳＦＥＴのト
レンチとして、あるいは活性領域とガードリング領域な
どの複数領域を第二導電形層を分割して形成する場合の
分離層として利用することもできる。

【実施例】以下、図２ないし図８を含めて共通の部分に
同一の符号を付した図を引用して本発明の実施例につい
て説明する。図９(a) 〜(e) は本発明による分離技術を
示す。先ず、図８(a) と同様にｎ基板22上に厚さ１μｍ
前後のｐ層21を形成する〔同図(a) 〕。次に、ＣＶＤ法
あるいはスパッタ法によりSi_xＮ_yの分子式をもつシリ
コン窒化膜12を数千Å程度の厚さに皮膜し〔同図(b)
〕、フォトプロセスにより開口部13を明ける〔同図
(c)〕。エッチングはドライエッチングでも、ふっ酸に
よるウェットエッチングでも可能である。このあと水蒸
気雰囲気で熱酸化すると、窒化膜12はほとんど酸化され
ずにSiＣ基体のみがマスク開口部13で酸化され、厚い酸
化膜14が形成される〔同図(d) 〕。図10は、乾燥酸素雰
囲気あるいは水蒸気雰囲気で1200℃に加熱したときの酸
化速度を示し、６Ｈ−SiＣの(0001)方向カーボン面で
は、シリコン面よりも酸化速度が早く、点線で示す乾燥
酸素雰囲気中および水蒸気雰囲気中でのシリコンの酸化
速度に近くなり、窒化膜12よりも厚く酸化膜14を形成す
る。特に水蒸気雰囲気中で酸化速度が大きい。窒化膜12
をウェットエッチングで除去すれば、酸化膜14によるｐ
層21から生じたｐ領域の分離構造ができる〔同図(e)
〕。もちろん、ｎ領域の分離構造も同様にできる。こ
の分離技術を用いて製造したｎチャネル横形ＭＯＳＦＥ
Ｔを図11に示す。図１(a) 〜(e) は、本発明の一実施例
のSiＣたて形ＭＯＳＦＥＴの製造工程のうち、図４(a)
〜(d) に対応する部分を示す。先ず、ｎ⁺SiＣ基板１上
にエピタキシャル成長でｎベース層２とｐベース層３を
積層する〔同図(a) 〕。そして、ｐベース層３の上に酸
化膜11、ＮＨ₃とSiＨ₄の熱分解によるシリコン窒化膜
12を形成し〔同図(b) 〕、次いで、開口部13の形成〔同
図(c) 〕、その部分への厚い酸化膜14の形成〔同図(d)
〕を図９(c) 、(d) と同様に行う。このあと、ウェッ
トエッチングで窒化膜12と酸化膜11、14のすべてを除去
すると、図のように酸化膜の形成した部分のみが溝 (ト
レンチ) ９となる〔同図(e) 〕。この方法は、異方性エ
ッチングを必要とせず、プラズマ等を用いたドライエッ
チングでないため、プラズマ損傷が生ずることはない。
また、汚染の可能性も少ない。なお、非トレンチ部との
選択比は、酸化剤が窒化膜12中を拡散する速度にのみ依
存するので、深いトレンチ９を形成するには、窒化膜12
を厚くすれば良い。図10に示すように、６Ｈ−SiＣのカ
ーボン面は、1200℃で４時間水蒸気酸化すると、約1.８
μｍの酸化膜が成長する。従って、酸化時間の調整によ
り、SiＣ基体に任意の深さのトレンチ部９を形成するこ
とが可能となる。この実施例においては、図９、図11の
実施例と異なりSiＣ基体上に酸化膜11を介して窒化膜12
を形成しているが、この酸化膜11をはさむことにより選
択酸化部あるいはトレンチ部の傾斜を制御することがで
きる。このあと、図４(e) 〜(g) に示す工程をつづけて
たて形ＭＯＳＦＥＴを完成する。図12は、溝９を利用し
てｎベース層16上のソース、ドレイン領域17、18の分
離、溝９内部へのゲート絶縁膜５を介してゲート６の設
置を行った横形ｐチャネルＭＯＳＦＥＴを示す。図13
(a) 〜(e) は本発明の実施例の耐圧構造形成の工程を示
す。この工程では、上述の実施例と同様、窒化膜12をマ
スクとしての選択酸化膜の形成により溝９を形成〔同図
(a) 、(b) 、(c) 〕、プレーナ方式を用いないでｐ層21
をエミッタ電極31の接触するｐ領域21、ｐ形ガードリン
グ領域23、24に分割する。この構造だけで図５のガード
リングとほぼ同じ構造となり、耐圧の向上に充分と思わ
れるが、実際には段差によって分離する構造となってい
るため、ｐ−ｎ接合の空乏層は横方向へと広がりにくく
なっている。これを防止し、ガードリングへと空乏層を
広げるため、フィールドプレートを付加すると効果があ
る。すなわち、絶縁膜26の成膜と接触孔の開口〔同図
(d) 〕、ｐ領域21からガードリング領域23に向かって延
びるフィールドプレート35、ガードリング領域23からガ
ードリング領域24に向かってのびるフィールドプレート
36およびガードリング領域24からSiＣ基体端部34に向か
って延びるフィールドプレート37の形成〔同図(e) 〕の
工程を経て、図14に示す耐圧構造ができ上がる。もちろ
ん、分離溝９が浅く、ｐ−ｎ接合の接合部をわずかに超
える程度であれば、必ずしもフィールドプレートがなく
ても横方向への空乏層の広がりが大きくなるので、ガー
ドリング方式だけでもよい。

【発明の効果】本発明によれば、プレーナ型素子のため
のイオン注入による選択的な所定の導電形領域の形成お
よび化学的に安定なためドライエッチングによるトレン
チあるいは分離溝の形成の困難なSiＣ半導体素体に、窒
化膜のような耐熱性皮膜をマスクとしての熱酸化により
選択的に厚い酸化膜を形成することにより単一層を複数
の領域に分離可能にし、あるいはさらにその酸化膜を除
去することにより溝を形成することによりトレンチ、ガ
ードリングの形成を可能にした。これによりプラズマ等
による損傷や汚染のおそれなしに分離構造を有するＬＳ
Ｉ、たて形パワーＭＯＳＦＥＴあるいは横形ＭＯＳＦＥ
Ｔ、耐圧構造をもつ高圧素子をSiＣを基材として製造す
ることが可能になり、新しい高性能の半導体素子を含む
半導体装置に対する展望が開けた。

【図面の簡単な説明】

【図１】本発明の一実施例のSiＣたて形ＭＯＳＦＥＴの
製造工程を(a) ないし(e) の順に示した断面図

【図２】プレーナ型パワーＭＯＳＦＥＴの断面図

【図３】トレンチ型パワーＭＯＳＦＥＴの断面図

【図４】従来のトレンチ型パワーＭＯＳＦＥＴの製造工
程を(a) ないし(g) の順に示す断面図

【図５】従来のガードリング方式耐圧構造を示す断面図

【図６】従来のフィールドプレート方式耐圧構造の断面
図

【図７】従来のベベル方式耐圧構造の断面図

【図８】従来のドライエッチングを用いた分離構造形成
工程を(a) ないし(d) の順に示す断面図

【図９】本発明の一実施例のSiＣ半導体装置における分
離構造形成工程を(a) ないし(e) の順に示す断面図

【図１０】SiＣおよびSi素体表面の酸化速度線図

【図１１】本発明の一実施例によるSiＣｎチャネル横形
ＭＯＳＦＥＴの断面図

【図１２】本発明の一実施例によるSiＣｐチャネル横形
ＭＯＳＦＥＴの断面図

【図１３】本発明の一実施例の耐圧構造形成工程を(a)
ないし(e) の順に示す断面図

【図１４】図13の工程を経て製造されたSiＣ半導体装置
の要部断面図

【符号の説明】

１ｎ⁺基板２ｎベース層３ｐベース層４ｎ⁺ソース層５ゲート絶縁膜６ゲート９トレンチ１１酸化膜１２窒化膜１３開口部１４厚い酸化膜２１ｐ層２２ｎ層２３、２４、２５ガードリング３５、３６、３７フィールドプレート

Claims

【特許請求の範囲】

【請求項１】炭化けい素半導体素体の第一導電形層の上
に積層された第二導電形層の表面上に耐熱性被膜を形成
する工程と、その耐熱性被膜の所定領域に開口部を明け
る工程と、その開口部を通して半導体素体を第一導電形
層に達するまで熱酸化する工程を含むことを特徴とする
炭化けい素半導体装置の製造方法。
【請求項２】半導体素体の表面が６Ｈ−SiＣの(0001)方
向カーボン面である請求項１記載の炭化けい素半導体装
置の製造方法。
【請求項３】耐熱性被膜がシリコン窒化膜である請求項
１あるいは２記載の炭化けい素半導体装置の製造方法。
【請求項４】熱酸化によって生じた、第二導電形層を貫
通し第一導電形層に達する酸化膜が二つの素子領域の間
の分離領域である請求項１ないし３のいずれかに記載の
炭化けい素半導体装置の製造方法。
【請求項５】熱酸化によって生じた酸化膜をエッチング
により除去し、第二導電形層を貫通して第一導電形層に
達する溝を形成する工程を有する請求項１ないし４のい
ずれかに記載の炭化けい素半導体装置の製造方法。
【請求項６】ウェットエッチングにより酸化膜と共にシ
リコン窒化膜を除去する請求項５記載の炭化けい素半導
体装置の製造方法。
【請求項７】溝の内面上に絶縁膜を介してゲートを充て
んし、第二導電形層の表面層の溝に接した部分にソース
領域を形成してたて形ＭＯＳＦＥＴ構造とする請求項５
あるいは６記載の炭化けい素半導体装置の製造方法。
【請求項８】溝によって分割されて生じた第二導電形層
の領域を、活性領域および活性領域と半導体素体端部と
の間に位置するガードリング領域とする請求項５あるい
は６記載の炭化けい素半導体装置の製造方法。
【請求項９】活性領域およびガードリング領域相互間の
溝の内面上に絶縁膜を形成し、その絶縁膜上に一端が活
性領域あるいはガードリング領域に接触し、他端が半導
体素体の端部に向かうフィールドプレートを形成する請
求項８記載の炭化けい素半導体装置の製造方法。