JP2016139698A - 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 - Google Patents

Abstract

【課題】接合終端構造を形成することなく高耐圧を得ることができる炭化珪素半導体装置の製造方法及び炭化珪素半導体装置を提供する。【解決手段】炭化珪素基板１０の一面にＰ型（又はＮ型）の半導体層２０を形成する形成工程と、形成された半導体層２０をアニール処理する工程と、アニール処理された半導体層のＰＮ接合層に対応する位置をマスクするマスク工程と、マスク工程でマスクされていない半導体層２０を、炭化珪素基板１０が露出するまでエッチングするエッチンング工程と、エッチング工程で残存した半導体層２０の表面及び露出した炭化珪素基板１０の表面に電極４０を形成する工程とを含む。【選択図】図１

Description

本発明は、炭化珪素半導体装置の製造方法及び炭化珪素半導体装置に関する。

炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）より絶縁破壊電界強度が１桁程度大きく、耐圧を保持するためのドリフト層を１／１０程度薄くすることができ、高耐圧かつ低損失のパワーデバイス（例えば、ＳｉＣ ＭＯＳＦＥＴなど）を実現できることが期待されている。

このようなＳｉＣ ＭＯＳＦＥＴを製造する場合、Ｎ＋ＳｉＣ層の上に不純物濃度が低いＮ−ＳｉＣ層が形成されたＳｉＣ基板のＮ−ＳｉＣ層に、例えば、ＡｌイオンなどのＰ型不純物を注入し、Ａｒガスなどの不活性ガス雰囲気中でアニールを行うことにより、Ｐ型不純物を活性化してＮ−ＳｉＣ層内にＰ型半導体層を形成する（特許文献１参照）。

特開２０１４−１２０６４１号公報

しかし、Ｓｉと異なりＳｉＣの場合、活性化率は数％〜数十％程度であり、ＳｉのようにＮ型半導体層のバルク中に拡散されることはほとんどなく、Ｐ型不純物の殆どは、イオン注入された位置に留まる。このため、Ｎ型半導体層の表面から内部に亘って形成されたＰ型半導体層の先端角部の曲率半径は小さい。このため、Ｐ型半導体層の先端角部に電界集中が生じ、耐圧が低下するおそれがある。

そこで、電界集中が生じないように、例えば、ＪＴＥ（Junction Termination Extension）、ＲＥＳＵＲＦ（Reduced Surface Field）、ＦＬＲ（Field Limited Ring）、ＭＧＲ（Multi Guard Ring）、ＧＲＡ（Guard Ring Assisted）−ＲＥＳＵＲＦなどの接合終端構造を形成することにより、電界を緩和して高耐圧を得ている。しかし、このような接合終端構造を形成するには、非常に複雑なプロセス、微細な処理が必要になる。

本発明は斯かる事情に鑑みてなされたものであり、接合終端構造を形成することなく高耐圧を得ることができる炭化珪素半導体装置の製造方法及び炭化珪素半導体装置を提供することを目的とする。

本発明に係る炭化珪素半導体装置の製造方法は、Ｎ型（又はＰ型）の炭化珪素基板上にＰＮ接合層が形成された炭化珪素半導体装置の製造方法において、前記炭化珪素基板の一面にＰ型（又はＮ型）の半導体層を形成する形成工程と、形成された前記半導体層をアニール処理する工程と、アニール処理された前記半導体層の前記ＰＮ接合層に対応する位置をマスクするマスク工程と、前記マスク工程でマスクされていない前記半導体層を、前記炭化珪素基板が露出するまでエッチングするエッチンング工程と、前記エッチング工程で残存した前記半導体層の表面及び露出した前記炭化珪素基板の表面に電極を形成する工程とを含むことを特徴とする。

本発明にあっては、炭化珪素基板の一面にＰ型（又はＮ型）の半導体層を形成する形成工程と、形成された半導体層をアニール処理する工程と、アニール処理された半導体層のＰＮ接合層に対応する位置をマスクするマスク工程と、マスク工程でマスクされていない半導体層を、炭化珪素基板が露出するまでエッチングするエッチンング工程と、エッチング工程で残存した半導体層の表面及び露出した炭化珪素基板の表面に電極を形成する工程とを含む。

例えば、炭化珪素基板が、Ｎ＋ＳｉＣ層の上に不純物濃度が低いＮ−ＳｉＣ層が形成された構造であるとすると、Ｎ−ＳｉＣ層の全面に対してＰ型の半導体層を形成する。Ｐ型半導体層の形成は、例えば、Ｐ型不純物をイオン注入する方法でもよく、Ｐ型不純物の層をエピタキシャル成長させて形成してもよい。アニール処理によりＰ型不純物を活性化した後、ＰＮ接合層を形成する位置に合わせてマスク処理をし、マスクされていない半導体層を、炭化珪素基板が露出するまでエッチングする。これにより、炭化珪素基板の表面（Ｎ−ＳｉＣ層の表面）に突出した形でＰ型の半導体層が形成される。また、Ｎ−ＳｉＣ層とＰ型半導体層との境界面は、Ｎ−ＳｉＣ層の表面と略一致することになる。

これにより、Ｐ型の半導体層の先端角部がＮ−ＳｉＣ層の内部に埋め込まれたような構造にならずに、Ｐ型の半導体層の先端角部の一面がＮ−ＳｉＣ層の表面と平面接合状態となるので、電界の集中を抑制することができ、接合終端構造を形成することなく高耐圧特性を得ることができる。

本発明に係る炭化珪素半導体装置の製造方法は、前記形成工程は、前記炭化珪素基板に対してＰ型（又はＮ型）の不純物をイオン注入して形成することを特徴とする。

本発明にあっては、形成工程は、炭化珪素基板に対してＰ型（又はＮ型）の不純物をイオン注入して形成する。すなわち、プロセスの初段で炭化珪素基板の全面に対してイオン注入し、アニール処理を行った後にマスキング、エッチングすることにより、炭化珪素基板の表面（例えば、Ｎ−ＳｉＣ層の表面）に突出した形でＰ型の半導体層を形成することができる。

本発明に係る炭化珪素半導体装置の製造方法は、前記形成工程は、前記炭化珪素基板上にＰ型（又はＮ型）の半導体層をエピタキシャル成長させて形成することを特徴とする。

本発明にあっては、形成工程は、炭化珪素基板上にＰ型（又はＮ型）の半導体層をエピタキシャル成長させて形成する。すなわち、プロセスの初段で炭化珪素基板の全面に対してエピタキシャル層を形成し、マスキング、エッチングすることにより、炭化珪素基板の表面（例えば、Ｎ−ＳｉＣ層の表面）に突出した形でＰ型の半導体層を形成することができる。

本発明に係る炭化珪素半導体装置の製造方法は、前記エッチング工程は、露出させた前記炭化珪素基板の表面が、前記炭化珪素基板及び前記半導体層の間の境界面と略同一面になるようにエッチングすることを特徴とする。

本発明にあっては、エッチング工程は、露出させた炭化珪素基板の表面が、炭化珪素基板及び半導体層の間の境界面と略同一面になるようにエッチングする。これにより、Ｐ型の半導体層の先端角部がＮ−ＳｉＣ層の内部に埋め込まれたような構造にならずに、Ｐ型の半導体層の先端角部の一面がＮ−ＳｉＣ層の表面と平面接合状態となるので、電界の集中を抑制することができ、接合終端構造を形成することなく高耐圧特性を得ることができる。

本発明に係る炭化珪素半導体装置の製造方法は、前記エッチング工程は、前記半導体層の前記炭化珪素基板との境界を含む近傍で、前記半導体層が前記炭化珪素基板の方に向かって拡幅となるようにエッチングすることを特徴とする。

本発明にあっては、エッチング工程は、半導体層の炭化珪素基板との境界を含む近傍で、半導体層（エッチング工程で残存した半導体層）が炭化珪素基板の方に向かって拡幅となるようにエッチングする。半導体層（例えば、Ｐ型の半導体層）の炭化珪素基板（例えば、Ｎ−ＳｉＣ層）との境界を含む近傍で半導体層が炭化珪素基板の方に向かって拡幅となるようにするので、Ｐ型の半導体層の２面で構成される先端角部の一面は、Ｎ−ＳｉＣ層の表面と略同一平面となり、先端角部の他面は、Ｎ−ＳｉＣ層の表面と鈍角をなす。これにより、電界集中をさらに緩和して耐圧を向上させることができる。

本発明に係る炭化珪素半導体装置の製造方法は、前記エッチング工程は、前記半導体層の前記炭化珪素基板と反対側の周縁が凸状に湾曲するようにエッチングすることを特徴とする。

本発明にあっては、エッチング工程は、半導体層（エッチング工程で残存した半導体層、例えば、Ｐ型の半導体層）の炭化珪素基板と反対側の周縁（すなわち、半導体層の炭化珪素基板と反対側の面の周縁）が凸状に湾曲するようにエッチングする。これにより、Ｐ型の半導体層の炭化珪素基板と反対側の面の周縁を湾曲させることができ、電界集中をさらに緩和して耐圧を向上させることができる。

本発明に係る炭化珪素半導体装置の製造方法は、前記エッチング工程は、前記半導体層の前記炭化珪素基板との境界を含む近傍で、前記半導体層の表面及び露出した前記炭化珪素基板の表面が同一湾曲面をなすようにエッチングすることを特徴とする。

本発明にあっては、エッチング工程は、半導体層の炭化珪素基板との境界を含む近傍で、半導体層（エッチング工程で残存した半導体層、例えば、Ｐ型の半導体層）の表面及び露出した炭化珪素基板の表面が同一湾曲面をなすようにエッチングする。これにより、Ｐ型の半導体層の炭化珪素基板側の周縁を湾曲させるとともに、Ｐ型の半導体層から露出した炭化珪素基板の表面が、Ｐ型の半導体層の表面と同一湾曲面をなすように湾曲させることができるので、Ｐ型の半導体層の炭化珪素基板側の周縁付近での電界集中をさらに緩和して耐圧を向上させることができる。

本発明に係る炭化珪素半導体装置の製造方法は、前記エッチング工程は、前記半導体層の前記炭化珪素基板との境界を含む近傍で、前記半導体層の表面と、前記炭化珪素基板の前記半導体層と隣接する表面とのなす角度が鋭角となるようにエッチングすることを特徴とする。

本発明にあっては、エッチング工程は、半導体層の炭化珪素基板との境界を含む近傍で、半導体層（エッチング工程で残存した半導体層、例えば、Ｐ型の半導体層）の表面と、炭化珪素基板の半導体層と隣接する表面とのなす角度が鋭角となるようにエッチングする。これにより、Ｐ型の半導体層の炭化珪素基板側の周縁付近での電界が集中する箇所をなくすことができ、電界集中をさらに緩和して耐圧を向上させることができる。

本発明に係る炭化珪素半導体装置は、Ｎ型（又はＰ型）の炭化珪素基板上にＰＮ接合層及びショットキー接合層が形成された炭化珪素半導体装置において、前記炭化珪素基板上の前記ＰＮ接合層に対応する位置に形成されたＰ型（又はＮ型）の半導体層と、該半導体層の表面及び前記炭化珪素基板上の前記ショットキー接合層に対応する位置に形成された電極とを備え、前記電極が形成された炭化珪素基板の表面が、前記半導体層が形成された炭化珪素基板の表面と略同一面になるようにしてあることを特徴とする。

本発明にあっては、炭化珪素基板上のＰＮ接合層に対応する位置に形成されたＰ型（又はＮ型）の半導体層と、半導体層の表面及び炭化珪素基板上のショットキー接合層に対応する位置に形成された電極とを備え、電極が形成された炭化珪素基板の表面が、半導体層が形成された炭化珪素基板の表面と略同一面になるようにしてある。

すなわち、炭化珪素基板（例えば、Ｎ−ＳｉＣ層）の表面に突出した形でＰ型の半導体層が形成される。また、Ｎ−ＳｉＣ層とＰ型半導体層との境界面は、Ｎ−ＳｉＣ層の表面と略一致することになる。これにより、Ｐ型の半導体層の先端角部がＮ−ＳｉＣ層の内部に埋め込まれたような構造にならずに、Ｐ型の半導体層の先端角部の一面がＮ−ＳｉＣ層の表面と平面接合状態となるので、電界の集中を抑制することができ、接合終端構造を形成することなく高耐圧特性を得ることができる。

本発明によれば、接合終端構造を形成することなく高耐圧特性を得ることができる。

本実施の形態の炭化珪素半導体装置の要部断面構造の第１実施例を示す模式図である。 本実施の形態の炭化珪素半導体装置の製造方法の一例を示す説明図である。 本実施の形態の炭化珪素半導体装置の製造方法の一例を示す説明図である。 従来の炭化珪素半導体装置の要部断面構造を示す模式図である。 本実施の形態の炭化珪素半導体装置の要部断面構造の第２実施例を示す模式図である。 本実施の形態の炭化珪素半導体装置の要部断面構造の第３実施例を示す模式図である。

以下、本発明をその実施の形態を示す図面に基づいて説明する。図１は本実施の形態の炭化珪素半導体装置の要部断面構造の第１実施例を示す模式図である。図１中、符号１０は炭化珪素半導体基板（以下、ＳｉＣ基板ともいう）である。ＳｉＣ基板１０は、低抵抗のＮ＋ＳｉＣ層１１の一面に低濃度のＮ型不純物を含むＮ−ＳｉＣ層１２を形成してある。すなわち、Ｎ−ＳｉＣ層１２は、Ｎ＋ＳｉＣ層１１よりも低濃度のＮ型不純物を含む。また、Ｎ＋ＳｉＣ層１１の他面には電極５０を形成してある。なお、以下では、ＳｉＣ基板１０は、Ｎ型半導体基板として説明するが、これに限定されるものではなく、Ｐ型半導体基板でもよい。

Ｎ−ＳｉＣ層１２の表面には、突出した形でＰ型半導体層２０を形成してある。Ｐ型半導体層２０が形成された部分は、Ｎ−ＳｉＣ層１２とともにＰＮ接合層を形成する。Ｐ型半導体層２０の一部とＮ−ＳｉＣ層１２の表面を覆うようにして絶縁膜３０を形成してある。また、Ｐ型半導体層２０の絶縁膜３０が形成されずに露出した部分とＮ−ＳｉＣ層１２の表面を覆うようにして電極４０を形成してある。電極４０とＮ−ＳｉＣ層１２の表面との接合部は、ショットキー接合層を形成する。

上述のように、本実施の形態の炭化珪素半導体装置は、炭化珪素基板上のＰＮ接合層に対応する位置に形成されたＰ型（又はＮ型）の半導体層と、半導体層の表面及び炭化珪素基板上のショットキー接合層に対応する位置に形成された電極とを備え、電極が形成された炭化珪素基板の表面が、Ｐ型（又はＮ型）半導体層が形成された炭化珪素基板の表面と略同一面になるようにしてある。

すなわち、ＳｉＣ基板１０（Ｎ−ＳｉＣ層１２）の表面に突出した形でＰ型半導体層２０が形成される。また、Ｎ−ＳｉＣ層１２とＰ型半導体層２０との境界面は、Ｎ−ＳｉＣ層１２の表面と略一致することになる。これにより、Ｐ型半導体層２０の先端角部がＮ−ＳｉＣ層１２の内部に埋め込まれたような構造にならずに、Ｐ型半導体層２０の先端角部の一面がＮ−ＳｉＣ層１２の表面と平面接合状態となるので、電界の集中を抑制することができ、接合終端構造を形成することなく高耐圧特性を得ることができる。

図２及び図３は本実施の形態の炭化珪素半導体装置の製造方法の一例を示す説明図である。図２Ａに示すように、Ｎ＋ＳｉＣ層１１からなるＳｉＣ半導体基板上にＮ−型エピタキシャル層を成長させることによりＮ−ＳｉＣ層１２を形成してＮ＋ＳｉＣ層１１上にＮ−ＳｉＣ層１２が形成されたＳｉＣ基板１０を準備する。

次に、図２Ｂに示すように、Ｎ−ＳｉＣ層１２の全面に、Ａｌ又はＢなどのＰ型不純物を、イオン注入法を用いてＰ型半導体層２０を形成する。その後、イオン注入されたＰ型不純物を活性化するために、例えば、Ａｒなどの不活性ガス雰囲気中約２０００℃程度の温度でアニール処理を行う。

上述のようなイオン注入法では、Ｐ型半導体層２０の曲率要因を無くことで平面接合を実現することができ、耐圧を向上させることができる。また、酸化膜をマスクとした後で、Ｐ型不純物を注入するマスクインプラの場合には、インプラ前に露光機用アライメントマークを作成する工程が必要となり工程数が増加してしまう。しかし、本実施の形態のように、Ｎ−ＳｉＣ層１２の全面にイオン注入する方法の場合には、アライメントキー作成用の工程等が不要となるという利点がある。

次に、図２Ｃに示すように、Ｐ型半導体層２０の表面のＰＮ接合層に対応する位置に、例えば、リソグラフィーによりレジスト・マスク１を形成する。

次に、図３Ｄに示すように、ウェットエッチング又はＲＩＥ（Reactive Ion Etching）などのドライエッチングにより、マスクされていないＰ型半導体層２０を、Ｎ−ＳｉＣ層１２が露出するまでエッチングする。

これにより、Ｎ−ＳｉＣ層１２の表面に突出した形でＰ型半導体層２０が形成される。また、Ｎ−ＳｉＣ層１２とＰ型半導体層２０との境界面は、Ｎ−ＳｉＣ層１２の表面と略一致することになる。

これにより、Ｐ型半導体層２０の先端角部がＮ−ＳｉＣ層１２の内部に埋め込まれたような構造にならずに、Ｐ型半導体層２０の先端角部の一面がＮ−ＳｉＣ層１２の表面と平面接合状態となるので、電界の集中を抑制することができ、接合終端構造を形成することなく高耐圧特性を得ることができる。

次に、図３Ｅに示すように、Ｎ−ＳｉＣ層１２の表面及びＰ型半導体層２０の表面に絶縁膜３０を形成する。

次に、図３Ｆに示すように、電極４０を形成する箇所の絶縁膜３０を除去して、電極４０を形成する。また、Ｎ＋ＳｉＣ層１１の他面に電極５０を形成する。

上述のように、本実施の形態の炭化珪素半導体装置の製造方法は、炭化珪素基板の一面にＰ型（又はＮ型）の半導体層を形成する形成工程と、形成された半導体層をアニール処理する工程と、アニール処理された半導体層のＰＮ接合層に対応する位置をマスクするマスク工程と、マスク工程でマスクされていない半導体層を、炭化珪素基板が露出するまでエッチングするエッチンング工程と、エッチング工程で残存した半導体層の表面及び露出した炭化珪素基板の表面に電極を形成する工程とを含む。

例えば、炭化珪素基板が、Ｎ＋ＳｉＣ層１１の上に不純物濃度が低いＮ−ＳｉＣ層１２が形成された構造であるとすると、Ｎ−ＳｉＣ層１２の全面に対してＰ型半導体層を形成する。Ｐ型半導体層の形成は、例えば、Ｐ型不純物をイオン注入する方法でもよく、Ｐ型不純物の層をエピタキシャル成長させて形成してもよい。アニール処理によりＰ型不純物を活性化した後、ＰＮ接合層を形成する位置に合わせてマスク処理をし、マスクされていないＰ型半導体層２０を、Ｎ−ＳｉＣ層１２（炭化珪素基板）が露出するまでエッチングする。

また、本実施の形態にあっては、形成工程は、炭化珪素基板に対してＰ型（又はＮ型）の不純物をイオン注入して形成する。すなわち、プロセスの初段で炭化珪素基板の全面に対してイオン注入し、アニール処理を行った後にマスキング、エッチングすることにより、炭化珪素基板の表面（例えば、Ｎ−ＳｉＣ層の表面）に突出した形でＰ型の半導体層を形成することができる。

あるいは、形成工程は、炭化珪素基板上にＰ型（又はＮ型）の半導体層をエピタキシャル成長させて形成することもできる。すなわち、プロセスの初段で炭化珪素基板の全面に対してエピタキシャル層を形成し、マスキング、エッチングすることにより、炭化珪素基板の表面（例えば、Ｎ−ＳｉＣ層の表面）に突出した形でＰ型の半導体層を形成することができる。エピタキシャル成長を用いる場合には、インプラ＋アニールの処理を無くすことができ、プロセス数を低減することができる。

また、本実施の形態にあっては、エッチング工程は、露出させた炭化珪素基板の表面が、炭化珪素基板及び半導体層の間の境界面と略同一面になるようにエッチングする。これにより、Ｐ型半導体層２０の先端角部がＮ−ＳｉＣ層１２の内部に埋め込まれたような構造にならずに、Ｐ型半導体層２０の先端角部の一面がＮ−ＳｉＣ層１２の表面と平面接合状態となるので、電界の集中を抑制することができ、接合終端構造を形成することなく高耐圧特性を得ることができる。

図４は従来の炭化珪素半導体装置の要部断面構造を示す模式図である。従来の炭化珪素半導体装置（ＳｉＣ半導体装置）は、Ｎ＋ＳｉＣ層（図４中Ｎ＋）とＮ−ＳｉＣ層（図４中Ｎ−）の２層構造のＳｉＣ基板のＮ−ＳｉＣ層に、Ｐ型不純物をイオン注入し、注入されたＰ型不純物を活性化させてＰ型半導体層（図４中Ｐ＋）を形成する。しかし、ＳｉＣの場合、活性化率は数％〜数十％程度であり、Ｓｉのようにバルク中に拡散されることはほとんどなく、Ｐ型不純物の殆どは、イオン注入された位置に留まる。このため、図４に示すように、Ｎ−ＳｉＣ層の表面から内部に埋め込まれたように形成されたＰ型半導体層の先端角部には、図４中の矢印で示すように電界集中が生じ、耐圧が低下するおそれがある。

本実施の形態では、図１、図３Ｆで示すように、Ｐ型半導体層２０の先端角部がＮ−ＳｉＣ層１２の内部に埋め込まれたような構造にならずに、Ｐ型半導体層２０の先端角部の一面がＮ−ＳｉＣ層１２の表面と平面接合状態となるので、電界の集中を抑制することができ、ＪＴＥ、ＲＥＳＵＲＦ、ＦＬＲ、ＭＧＲ、ＧＲＡ−ＲＥＳＵＲＦなどの接合終端構造を形成することなく高耐圧特性を得ることができる。

図５は本実施の形態の炭化珪素半導体装置の要部断面構造の第２実施例を示す模式図である。図５に示すように、エッチング工程は、Ｐ型半導体層２０のＮ−ＳｉＣ層１２との境界を含む近傍で、Ｐ型半導体層２０がＳｉＣ基板１０の方に向かって拡幅となるようにエッチングする。すなわち、Ｐ型半導体層２０のＮ−ＳｉＣ層１２との境界を含む近傍でＰ型半導体層２０がＳｉＣ基板１０の方に向かって拡幅となるようにする。

これにより、図５中の符号Ａで示す箇所において、Ｐ型半導体層２０の２面で構成される先端角部の一面は、Ｎ−ＳｉＣ層１２の表面と略同一平面となり、先端角部の他面は、Ｎ−ＳｉＣ層１２の表面と鈍角（例えば、１００°程度）をなす。これにより、電界集中をさらに緩和して耐圧を向上させることができる。

図６は本実施の形態の炭化珪素半導体装置の要部断面構造の第３実施例を示す模式図である。図６では、便宜上、符号Ｂで示す箇所を拡大している。図６に示すように、エッチング工程は、Ｐ型の半導体層２０のＮ−ＳｉＣ層１２と反対側の周縁２１（すなわち、Ｐ型の半導体層２０のＮ−ＳｉＣ層１２と反対側の面の周縁）が凸状に湾曲するようにエッチングする。これにより、Ｐ型の半導体層２０のＮ−ＳｉＣ層１２と反対側の面の周縁を湾曲させることができ、電界集中をさらに緩和して耐圧を向上させることができる。

また、図６に示すように、エッチング工程は、Ｐ型の半導体層２０のＮ−ＳｉＣ層１２との境界を含む近傍で、Ｐ型の半導体層２０の表面２２及び露出したＮ−ＳｉＣ層１２の表面１２１が同一湾曲面をなすようにエッチングする。これにより、Ｐ型の半導体層２０のＮ−ＳｉＣ層１２の周縁を湾曲させるとともに、Ｐ型の半導体層２０から露出したＮ−ＳｉＣ層１２の表面１２１が、Ｐ型の半導体層２０の表面２２と同一湾曲面をなすように湾曲させることができるので、Ｐ型の半導体層２０のＮ−ＳｉＣ層１２側の周縁付近での電界集中をさらに緩和して耐圧を向上させることができる。

また、図６に示すように、エッチング工程は、Ｐ型の半導体層２０のＮ−ＳｉＣ層１２との境界を含む近傍で、Ｐ型の半導体層２０の表面２２と、Ｎ−ＳｉＣ層１２のＰ型の半導体層２０と隣接する表面１２２とのなす角度θが鋭角となるようにエッチングする。これにより、Ｐ型の半導体層２０のＮ−ＳｉＣ層１２側の周縁付近での電界が集中する箇所をなくすことができ、電界集中をさらに緩和して耐圧を向上させることができる。

上述のように、第３実施例では、３つの電界緩和策を示したが、すべての電界緩和策を採用してもよく、あるいはいずれか１つ又は２つの電界緩和策を採用してもよい。

上述の実施の形態では、１層のＰＮ接合層を例として挙げたが、本実施の形態は、複数層（多層）の積層構造であっても適用することができる。

１０ ＳｉＣ基板
１１ Ｎ＋ＳｉＣ層
１２ Ｎ−ＳｉＣ層
２０ Ｐ型半導体層
２１ 周縁
２２ 表面
３０ 絶縁膜
４０、５０ 電極
１２１、１２２ 表面

Claims (9)

1. Ｎ型（又はＰ型）の炭化珪素基板上にＰＮ接合層が形成された炭化珪素半導体装置の製造方法において、
   前記炭化珪素基板の一面にＰ型（又はＮ型）の半導体層を形成する形成工程と、
   形成された前記半導体層をアニール処理する工程と、
   アニール処理された前記半導体層の前記ＰＮ接合層に対応する位置をマスクするマスク工程と、
   前記マスク工程でマスクされていない前記半導体層を、前記炭化珪素基板が露出するまでエッチングするエッチンング工程と、
   前記エッチング工程で残存した前記半導体層の表面及び露出した前記炭化珪素基板の表面に電極を形成する工程と
   を含むことを特徴とする炭化珪素半導体装置の製造方法。
2. 前記形成工程は、
   前記炭化珪素基板に対してＰ型（又はＮ型）の不純物をイオン注入して形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
3. 前記形成工程は、
   前記炭化珪素基板上にＰ型（又はＮ型）の半導体層をエピタキシャル成長させて形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
4. 前記エッチング工程は、
   露出させた前記炭化珪素基板の表面が、前記炭化珪素基板及び前記半導体層の間の境界面と略同一面になるようにエッチングすることを特徴とする請求項１から請求項３までのいずれか１項に記載の炭化珪素半導体装置の製造方法。
5. 前記エッチング工程は、
   前記半導体層の前記炭化珪素基板との境界を含む近傍で、前記半導体層が前記炭化珪素基板の方に向かって拡幅となるようにエッチングすることを特徴とする請求項１から請求項４までのいずれか１項に記載の炭化珪素半導体装置の製造方法。
6. 前記エッチング工程は、
   前記半導体層の前記炭化珪素基板と反対側の周縁が凸状に湾曲するようにエッチングすることを特徴とする請求項１から請求項５までのいずれか１項に記載の炭化珪素半導体装置の製造方法。
7. 前記エッチング工程は、
   前記半導体層の前記炭化珪素基板との境界を含む近傍で、前記半導体層の表面及び露出した前記炭化珪素基板の表面が同一湾曲面をなすようにエッチングすることを特徴とする請求項１から請求項６までのいずれか１項に記載の炭化珪素半導体装置の製造方法。
8. 前記エッチング工程は、
   前記半導体層の前記炭化珪素基板との境界を含む近傍で、前記半導体層の表面と、前記炭化珪素基板の前記半導体層と隣接する表面とのなす角度が鋭角となるようにエッチングすることを特徴とする請求項１から請求項７までのいずれか１項に記載の炭化珪素半導体装置の製造方法。
9. Ｎ型（又はＰ型）の炭化珪素基板上にＰＮ接合層及びショットキー接合層が形成された炭化珪素半導体装置において、
   前記炭化珪素基板上の前記ＰＮ接合層に対応する位置に形成されたＰ型（又はＮ型）の半導体層と、
   該半導体層の表面及び前記炭化珪素基板上の前記ショットキー接合層に対応する位置に形成された電極と
   を備え、
   前記電極が形成された炭化珪素基板の表面が、前記半導体層が形成された炭化珪素基板の表面と略同一面になるようにしてあることを特徴とする炭化珪素半導体装置。

Images