JP7112099B2 - 炭化シリコンショットキーダイオード - Google Patents

炭化シリコンショットキーダイオード Download PDF

Info

Publication number
JP7112099B2
JP7112099B2 JP2019532038A JP2019532038A JP7112099B2 JP 7112099 B2 JP7112099 B2 JP 7112099B2 JP 2019532038 A JP2019532038 A JP 2019532038A JP 2019532038 A JP2019532038 A JP 2019532038A JP 7112099 B2 JP7112099 B2 JP 7112099B2
Authority
JP
Japan
Prior art keywords
type sic
sic layer
silicon carbide
schottky diode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019532038A
Other languages
English (en)
Other versions
JP2020502801A (ja
Inventor
ディミトリエフ シーマ
ハン ジーシェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Griffith University
Original Assignee
Griffith University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Griffith University filed Critical Griffith University
Publication of JP2020502801A publication Critical patent/JP2020502801A/ja
Application granted granted Critical
Publication of JP7112099B2 publication Critical patent/JP7112099B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は炭化シリコンショットキーダイオード、およびそのようなダイオードの製造方法に関する。特に、本発明は、周縁リークを低減する終端構造を備える炭化シリコンショットキーダイオードに関する。
ショットキーダイオードは、単一型の電流キャリアとして電子の伝導を利用し、バイポーラＰ－Ｎ接合ダイオード、つまり、２種類の電流キャリア－電子および正孔－を有するダイオードと比較して、電力変換回路におけるより高速なスイッチングを提供する。シリコン（Ｓｉ）ベースのショットキーダイオードは十分に確立されているが、多くの用途において望ましくないそれらの特性の１つは、逆バイアスモードにおいて比較的低い阻止電圧を有することである。炭化シリコン（ＳｉＣ）ショットキーダイオードは、多くの用途において望ましい、より高い阻止電圧を提供する。Ｓｉベースのショットキーダイオードと同様に、ＳｉＣショットキーダイオードは、金属－ＳｉＣ接触の馴染みのある整流特性を利用する。
基本的な教科書に提示されるような、ＳｉＣショットキーダイオードの基本要素が図１に示されている。ショットキーダイオード１００は、Ｎ＋型ＳｉＣ基板１０４上にＮ型ＳｉＣ層１０２を備える。アノード１０６は、典型的にはアルミニウム（Ａｌ）およびショットキー接触金属１１２から形成され、Ｎ型ＳｉＣ層１０２上に形成され、オーミック接触１０８がＮ＋型ＳｉＣ基板１０４と図示しない回路との間に設けられている。ショットキー接触１１０は、アノード１０６の金属層１１２とＮ型ＳｉＣ層１０２との間に形成されている。金属層１１２は、他の多くの金属も首尾よく使用されるが、通常はチタン（Ｔｉ）である。実際には、このダイオード構造は、ダイオードが逆バイアスされたときに、負電荷がアノードエッジ１１４に沿ってＳｉＣ中の電界を増加させ、高い周縁リークを引き起こすため、有用ではない。これは、非常に低い逆バイアス電圧で起こりうる。周縁リークによって支配されるショットキーダイオードは、金属－ＳｉＣ接触の主要領域を通る逆バイアス電流によって決定される高い阻止電圧を達成することができない。
図２は、エッジ終端構造においてＰ型リング２０２を利用する別の従来のＳｉＣショットキーダイオード２００の構造を示している。このようなエッジ終端構造は、例えば、Siliconix Technology C.V.に譲渡された特許文献１およびRohm Co. Ltd.に譲渡された特許文献２から公知である。Ｐ型リング２０２がＮ型ＳｉＣ層１０２内に埋め込まれており、これは金属層１１２とショットキー接触１１０を形成するＳｉＣ領域である。Ｐ型リング２０２は、Ｎ型ＳｉＣ層１０２とショットキー接触を形成する金属層１１２とオーミック接触している。このようにして、逆バイアスで負電荷が蓄積するアノードエッジ１１４は、絶縁体２０４または誘電体、およびＰ型リング２０２とＮ型ＳｉＣ層１０２との間に形成された逆バイアスＰ－Ｎ接合２０６によって、Ｎ型ＳｉＣ層１０２から分離されている。この構造では、Ｐ型リング２０２のエッジ２０８で負電荷の蓄積が発生し、Ｐ型リング２０２のエッジ２０８およびＮ型ＳｉＣ層１０２に負電荷が蓄積する。アノードエッジ１１４での電子の電荷の差は、Ｐ型リング２０２のエッジ２０８での電荷が逆バイアスＰ－Ｎ接合２０６におけるアクセプタ原子によるものであるためであり、アクセプタ原子は移動してＮ型ＳｉＣ１０２層１０２内にトンネルして周縁リークを引き起こさないためである。
しかし、負のアクセプタ電荷の蓄積は、Ｐ型リング２０２のエッジ２０８における電界をさらに増大させ、これはＰ－Ｎ接合２０６での電子のバンド間トンネリングに起因してリークが生じうるレベルに達しうる。
Ｐ－Ｎ接合のエッジ２０８での電界を低減するために、様々な技術が開発されてきた。これらの技術のいくつかは、金属－半導体接触から離れた方向、すなわち、ダイオードチップのエッジに向かって、Ｐ型リング２０２におけるアクセプタ密度を減少させることを伴う。Cree Inc.に譲渡された特許文献３は、このような技術を開示している。この種の終端構造を有するダイオードが逆バイアスされると、空乏層内の負のアクセプタ電荷はテーパ状であり、エッジでの電界のピークが減少する。
Ｎ型ＳｉＣ層１０２内へのＰ型リング２０２の埋め込みは、より高い濃度のアクセプタ原子、通常はアルミニウム（Ａｌ）を埋め込むことによって達成される。アクセプタ原子は、Ｐ型リング２０２内のＮ型ドーピングを有効Ｐ型ドーピングに変換する。ＳｉＣの場合、イオン注入は、Ｎ型ＳｉＣをＰ型ＳｉＣに変換して、埋込型Ｐ型リング２０２を形成する唯一の効果的な方法である。イオン注入は、Ｓｉ技術において非常に効果的でよく確立された方法であり、Ｓｉが約１０００℃に加熱されたときに、置換されたＳｉ原子および注入原子の両方が拡散し、イオン注入ダメージを除去し、注入原子が結晶格子位置に拡散した時に注入原子を活性化する。より高密度なＳｉＣにおける原子の拡散は、より高い温度、理想的には約２０００℃よりかなり高い温度を必要とする。これらの温度は実用的ではないが、約１６００℃での加熱は、注入されたアクセプタ原子のいくつかを依然として活性化することができ、図２に示されたエッジ終端構造を有するＳｉＣショットキーダイオードの商業化を可能にする。それにもかかわらず、このプロセスは高価であり、結晶中に何らかのダメージが残っている。その結果、製造されたショットキーダイオードの歩留まりおよび信頼性を最大化するように、このエッジ終端構造を実装することは非常に困難である。さらに、関連するフォトリソグラフィを伴う複数の注入ステップが、ダイオードチップのエッジに向かって電荷密度を減少させるエッジ終端構造を作製するために必要である。このアプローチは、製造コストを著しく増大させる。
したがって、埋め込みＰ型リングを形成するためのイオン注入の使用を必要としないＳｉＣショットキーダイオードを製造することにより、かなりのコストおよび信頼性の利点を達成することができる。このようなエッジ終端構造は、Ｎ型ＳｉＣ層の上に成長したＰ型エピタキシャル層を利用する場合に可能である。この場合、Ｐ型エピタキシャル層は、ダイオードの主領域から除去して、金属アノードと下方に存在するＮ型ＳｉＣとの間にショットキー接触を形成可能にする必要がある。
非特許文献１は、Ｐ型リングが局所的な酸化、およびエッチングしてＰ型エピタキシャル層の一部を除去してＮ型ＳｉＣ層を露出することによって、成長した酸化物の除去によって達成されている同様の構造を開示している。Ｎ型ＳｉＣ層の露出部分とのショットキー接触は、室温でのスパッタリングによりアルミニウムとチタンとを交互に堆積させ、９００℃と１０５０℃との間の温度で１０分間アニールすることにより形成される。図２に示すように、Ａｌ／ＴｉおよびＰ型リングとの間にオーミック接触が形成される。
米国特許第８３６８１６５号明細書 米国特許第７９７３３１８号明細書 欧州特許第０９６５１４６号明細書
Ueno et al., Proceedings of 1995 International Symposium on Power Semiconductor Devices & ICs, pages 107-111, Yokohama, Japan, May 1995
非特許文献１に開示された構造および方法における１つの問題は、高温アニールが、金属とＮ型ＳｉＣ層との間のショットキー接触を損なう可能性があり、これはショットキーダイオードの主領域内に配置されていることである。
非特許文献１に開示された構造およびプロセスにおける別の問題は、順方向バイアスの間、Ｐ型リングがＮ型ＳｉＣ層中に少数キャリア（正孔）を注入して、ダイオードのスイッチング性能に悪影響を与えることである。上述したように、Ｐ－Ｎ接合ダイオードではなくショットキーダイオードを使用する重要な理由は、第２のタイプの電流キャリアとしての正孔に関連するスイッチング速度問題を回避することである。
非特許文献１は、Ｐ型リングの幅を小さくすることにより、Ｐ型リングからＮ型ＳｉＣ層への少数キャリアの注入の問題を最小限に抑えることができることを示している。しかしながら、Ｐ型リングの幅を小さくすることは、高価なマイクロメータおよびサブマイクロメータの使用を必要とする。
今日まで、非特許文献１に開示された構造は、商業的な装置では使用されておらず、これはおそらく、同じ金属を用いてＰ型エピタキシャル層上にオーミック接触を形成する必要性およびＮ型ＳｉＣ上に重要なショットキー接触を形成するプロセスに関連する困難性のためである。
発明の好ましい目的は、先行技術の前述の問題のうちの１つまたは複数に対処または少なくとも改善し、および／または有用な商業的代替を提供する炭化シリコンショットキーダイオードを提供することである。
本発明の好ましい目的は、活性ショットキーダイオード領域の逆バイアス電流よりも十分に低い周縁リークを低減するエッジ終端構造を有する炭化シリコンショットキーダイオードを提供することである。
本発明は、周縁リークを低減するためのエッジ終端構造を有する炭化シリコンショットキーダイオードおよびそのようなダイオードの製造方法に関する。
一形態では、必ずしも最も広い形態ではないが、本発明は、
Ｎ型ＳｉＣ層と、
Ｎ型ＳｉＣ層に接触してＰ－Ｎ接合を形成するＰ型ＳｉＣ層と、
Ｎ型ＳｉＣ層およびＰ型ＳｉＣ層の双方に接触してＮ型ＳｉＣ層およびＰ型ＳｉＣ層の双方との間でショットキー接触を形成するアノードと、
を備え、
Ｐ型ＳｉＣ層のエッジは電気的に活性であり、Ｐ－Ｎ接合にてテーパ状負電荷密度を有する、炭化シリコン（ＳｉＣ）ショットキーダイオードに属する。
好ましくは、Ｎ型ＳｉＣ層はエピタキシャル層である。
好ましくは、Ｐ型ＳｉＣ層はエピタキシャル層である。
好ましくは、Ｐ型ＳｉＣ層のエッジは、Ｐ－Ｎ接合にてテーパ状負電荷密度を生成するために、アノードから離れるように傾斜するするスロープを含む。
好適には、Ｐ型ＳｉＣ層の所与のドーピングレベル（ＮＰ）に対する傾斜の角度（α）は、Ｎｐ×ｔａｎα＜４×１０１９ｃｍ－３である。
好ましくは、Ｐ型ＳｉＣ層のエッジのスロープの領域において、アノードはＰ型ＳｉＣ層と接触しない。
好ましくは、Ｐ型ＳｉＣ層は、リングの形態にある。
好ましくは、Ｐ型ＳｉＣ層のドーピングレベル（ＮＰ）は、約１０１７ｃｍ－３～約１０１９ｃｍ－３の範囲にある。
好適には、Ｐ型ＳｉＣ層の厚さとドーピング濃度との積は、１．６×１０１３ｃｍ－２より大きく、ドーピングレベルが１０１９ｃｍ－３未満であることを特徴とする。
他の形態では、必ずしも最も広い形態ではないが、本発明は、
Ｎ型ＳｉＣ層と接触するＰ型ＳｉＣ層を形成してＰ－Ｎ接合を形成するステップと、
アノードをＰ型ＳｉＣ層およびＮ型ＳｉＣ層の双方に接触させて、アノードとＰ型ＳｉＣ層およびＮ型ＳｉＣ層の双方との間にショットキー接触を形成するステップと、
Ｐ－Ｎ接合にてテーパ状負電荷密度を有するＰ型ＳｉＣ層の電気的活性エッジを形成するステップと、
を含むことを特等とする炭化シリコンショットキーダイオードの製造方法に属する。
好ましくは、Ｎ型ＳｉＣ層および／またはＰ型ＳｉＣ層は、エピタキシャル層である。
好ましくは、この方法は、Ｐ－Ｎ接合部にてテーパ状負電荷密度を生成するために、アノードから離れて傾斜するＰ型ＳｉＣ層のエッジにスロープを形成するステップをさらに含む。
好ましくは、スロープは、フォトレジストの形態でソフトエッチングマスクを用いたプラズマエッチングによって形成される。
好適には、この方法は、フォトレジストを１４０℃でハードベーキングするステップを含む。
好適には、この方法は、例えば１５０℃と１６０℃との間の温度であるがそれに限定されない推奨されるハードベーキング温度より高い温度でフォトレジストをオーバーベーキングするステップを含む。
本発明のさらなる形態および／または特徴は、以下の詳細な説明から明らかになるであろう。
本発明を容易に理解し、実用的な効果にするために、添付図面を参照して本発明の好ましい実施形態を参照するが、同一の参照番号は同一の要素を示す。図面は、例としてのみ提供される。
従来技術から知られているＳｉＣショットキーダイオードの基本要素を示す図である。 従来技術から知られているＰ型リングの形態のエッジ終端構造を含むＳｉＣショットキーダイオードを示す図である。 本発明の一実施形態による、エッジ終端と、金属アノードとＰ型エピタキシャルリングとの間のショットキー接触とを含むＳｉＣショットキーダイオードを示す図である。 ４Ａおよび４Ｂは、図３に示されたＳｉＣショットキーダイオードと、非特許文献１から知られているＳｉＣショットキーダイオードとの間の機能的な相違を示す図である。 ５Ａ、５Ｂおよび５Ｃは、プラズマエッチングされたトレンチのＳＥＭ画像であり、フォトレジストをソフトマスクとして利用して、Ｐ型ＳｉＣのエッチングされたエピタキシャル層において傾斜エッジを形成している。 本発明の実施形態によるＳｉＣショットキーダイオードの単位長さ当たりの周縁リーク（ＪＰ）の電気的測定値を示す図である。
当業者は、図面を参照できることを理解するであろう。図面中の要素は、単純化および明瞭化のために図示されており、必ずしも正確な縮尺で描かれていない。例えば、図面中の一部の要素の相対的な寸法は、本発明の実施形態の理解を改善するのに役立つように変形され得る。
本発明は、周縁リークを低減するためのエッジ終端構造を有する炭化シリコンショットキーダイオードおよびそのようなダイオードの製造方法に関する。図３を参照すると、本発明の実施形態による炭化シリコンショットキーダイオード３００は、Ｎ＋型ＳｉＣ基板１０４上にＮ型ＳｉＣ層１０２を含む。好適な実施形態においては、Ｎ型ＳｉＣ層１０２エピタキシャル層である。オーミック接触１０８は、Ｎ＋型ＳｉＣ基板１０４と回路（図示せず）との間に設けられている。ショットキーダイオード３００は、Ｐ型ＳｉＣ３０２の層の形態のエッジ終端構造を含み、好ましくはリングの形態であり、Ｎ型ＳｉＣ層１０２と接触してＰ－Ｎ接合を形成する。好ましい実施形態では、Ｐ型ＳｉＣ層はエピタキシャル層である。アノード１０６のショットキー接触金属１１２は、Ｐ型ＳｉＣエピタキシャル層３０２と接触して、金属アノード１０６とＰ型ＳｉＣエピタキシャル層との間にショットキー接触３０４を形成する。ショットキー接触金属１１２は、チタン（Ｔｉ）とすることができるが、他の金属も好適である。図３に示した実施形態では、アノード１０６は、アルミニウム層１０６とショットキー金属層１１２とを含み、Ｎ型ＳｉＣエピタキシャル層１０２およびＰ型ＳｉＣエピタキシャル層３０２と接触しており、アノード１０６の金属層１１２とＰ型ＳｉＣエピタキシャル層３０２との間にショットキー接触３０４が形成されている。
このようなエッジ終端構造は、Ｎ型ＳｉＣ層１０２上に成長したＰ型ＳｉＣエピタキシャル層３０２を利用する場合には可能である。この場合、Ｐ型エピタキシャル層の一部をダイオードの主領域から除去して、アノード１０６の金属層１１２と下方に存在するＮ型ＳｉＣエピタキシャル層１０２との間にショットキー接触１１０を形成できるようにする必要がある。本発明の製造方法は、イオン注入技術の使用を必要とせず、したがって、かなりのコストおよび信頼性の利点を達成する。
非特許文献１から知られている先行技術の構造と、本発明の構造との間の機能的な相違が、図４Ａおよび４Ｂに示されている。図４Ａに示されているように、先行技術の構造のいくつかにおいては、Ｐ型エッジ終端リング２０２は、等価電気回路における抵抗器符号４００によって示されるように、ダイオードのアノード１０６の金属１１２とオーミック接触している。これに対して、図４Ｂは、ダイオードのアノード１０６の金属１１２と本発明において利用されているＰ型エッジ終端構造との間のショットキー接触を示しており、透過電気回路においてダイオード符号４０２によって示されている。
ＳｉＣの広いエネルギーギャップのために、金属と、主領域におけるＮ型ＳｉＣ層１０２および本発明においてエッジ終端構造のために使用されるＰ型ＳｉＣエピタキシャル層３０２の層との間でショットキー接触を形成することは比較的容易である。これは、これまでＳｉＣ（ポリタイプ）：４Ｈおよび６Ｈの結晶構造のファミリーの双方が商業的に入手可能である。好ましいポリタイプは、好ましい抵抗率のために４Ｈ－ＳｉＣである。しかし、本発明は、他のポリタイプのＳｉＣにも適用可能であると考えられる。
Ｎ型ＳｉＣとのショットキー接触１１０のために選択されるほとんどの金属は、（ａ）Ｐ型ＳｉＣエピタキシャル層の表面ドーピングが１０１９ｃｍ－３以下に維持され、（ｂ）接触が７００℃を超える温度でアニールされなければ、Ｐ型ＳｉＣエピタキシャル層とショットキー接触３０４を形成するだろう。金属－半導体接触の高いドーピングレベルおよび高温アニールの双方は、Ｐ型ＳｉＣエピタキシャル層の表面において十分に高い濃度の負電荷を生成し、正孔が減少した幅のバリアを通ってトンネルすることを可能にする。このホールのトンネリングはオーミック接触を形成し、それが回避されると、ほとんどの金属との接触はショットキー接触の形態となるだろう。ＳｉＣショットキーダイオードのための金属としてチタン（Ｔｉ）が一般に用いられ、好適な実施形態では、エッジ終端構造のためのショットキー接触３０４は、Ｔｉ層１１２とＰ型ＳｉＣエピタキシャル層３０２との間の接触である。好適な実施形態では、Ｐ型ＳｉＣエピタキシャル層３０２の厚さは０．５μｍであり、Ｐ型ＳｉＣエピタキシャル層のドーピングは５×１０１８ｃｍ－３である。
本発明の別の特徴は、図３に示すように、傾斜エッジ３０６を形成するように、活性ショットキーダイオード領域からＰ型ＳｉＣエピタキシャル層３０２の一部を除去することである。テーパ状または傾斜エッジ３０６は、アノード１０６から離れて傾斜し、アノード１０６は、傾斜エッジ３０６の領域において、Ｐ型ＳｉＣ層３０２と接触しない。非特許文献１に記載された局所酸化プロセスを使用してＰ型ＳｉＣエピタキシャル層３０２の一部を活性領域から除去して、Ｐ型ＳｉＣエピタキシャル層３０２の傾斜エッジを形成することができる。しかし、このプロセスは複雑であり、必要以上に高価である。
本発明の好ましい実施形態では、Ｐ型ＳｉＣエピタキシャル層３０２の活性領域からの除去と、テーパ状負電荷密度を有する傾斜エッジ３０６の形成は、プラズマエッチングによって達成される。プラズマエッチングは、通常、できるだけ急峻なエッジを形成する目的で行われ、その目的のために開発された多くのプロセスが存在する。しかし、本発明では、必要なのは急峻なエッジを回避することである。プラズマエッチング中に傾斜エッジを得る最も単純な技術は、「ソフト」エッチングマスクを使用することである。この関連において、「ソフト」とは、実際、下方に存在するＳｉＣと同様の速度でエッチングされるエッチングマスクを意味する。このようにして、マスクの横方向のエッチングは、エッチングが進行するにつれて露出されたＳｉＣ領域を拡張し、エッチングされないＳｉＣリング上にスロープを形成する。好ましい実施形態では、フォトレジストは、ソフトマスクとして使用される。これは、追加の材料を堆積し、続いてエッチングする必要がないため、最も単純な解決策である。ハードマスクとしての金属の使用は、活性ショットキーダイオード領域（金属１１２とＮ型ＳｉＣ層１０２との間のショットキー接触の領域）を汚染しうるため、それは最も清浄な解決策でもある。この汚染は、これらの欠陥を介してショットキーダイオードリークを引き起こす可能性のある欠陥を形成しうる。
フォトレジストのエッチング比は、ＳｉＣのエッチング比と同様であり、結果として、約４５°のスロープを形成する。図に示すように、フォトレジストをマスクとして用いてプラズマエッチングされたトレンチのＳＥＭ像は、この技術によって得られるＳｉＣエッジのスロープを示している。図５Ａに示す場合には、フォトレジストのハードベーキング温度は１４０℃とした。フォトレジストをエッチングマスクとして用いて、より小さな角度さえ得ることができる。１つの技術は、レジストを推奨ハードベーキング温度よりも高い温度でベーキングすることである。この「オーバーベーキング」は、フォトレジスト自体に傾斜エッジを形成し、それにより、下方に存在するＳｉＣのエッチングされた側の傾斜が低減される。これは、図５Ｂおよび５ＣのＳＥＭ画像によって示されており、より高温（１５０℃（図５Ｂ）および１６０℃（図５Ｃ））でハードベークされたマスクとしてのフォトレジストを有するプラズマエッチングされたトレンチを示している。しかしながら、１５０℃～１６０℃の間の温度、１５０℃未満の温度、および１６０℃より高い温度などの他の「オーバーベーキング」温度を採用することができ、このような温度は「オーバーベーキング」を構成する。本発明の様々な実施形態では、Ｐ型ＳｉＣエピタキシャル層３０２の傾斜エッジの角度（α）は、約８０℃以下である。
傾斜エッジ３０６の角度（α）およびドーピングレベル（ＮＰ）は、テーパ状電荷密度が、先端から横方向距離ＷＬ＝４ｎｍ以上離れた位置で、Ｐ型ＳｉＣの傾斜エッジ３０６の先端での０から関心最大電荷密度まで変化するように決定される。関心最大電荷密度はＮｍａｘ＝（εｒ×ε０×Ｅｃ）／ｑであり、εｒはＳｉＣの比誘電定数、ε０は真空の透磁率、ＥｃはＳｉＣの臨界電界である。４Ｈ－ＳｉＣの場合、関心最大電荷密度は、Ｎｍａｘ＝１．６×１０１３ｃｍ－２程度である。例えば、傾斜エッジ３０６の角度α＝８０°は、Ｐ型ＳｉＣのドーピングレベルＮＰ＝Ｎｍａｘ／（ＷＬ×ｔａｎα）～７×１０１８ｃｍ－３に対応する。関心最大電荷密度が傾斜領域内に到達することを保証して、Ｐ型ＳｉＣの傾斜エッジ３０６を活性化するために、Ｐ型ＳｉＣ層の厚み（ｔＰ）はＷＬ×ｔａｎαよりも大きくあるべきであり、Ｐ型リングの幅はＷＬよりも大きくあるべきである。Ｐ型ＳｉＣ層のドーピングレベル（ＮＰ）は、傾斜エッジ３０６の角度（α）の範囲に対して、約１０１７ｃｍ－３～約１０１９ｃｍ－３の範囲にあり得ることが想定される。換言すれば、Ｐ型ＳｉＣ層の厚さとＰ型ＳｉＣ層のドーピング濃度との積は、１．６×１０１３ｃｍ－２よりも大きく、ドーピングレベル（ＮＰ）は１０１９ｃｍ－３より小さい。
欠陥を介したリークがない場合、単一のダイオードの測定された逆バイアス電流（ＩＲ）は、活性領域を通る電流（ＩＡ）と、周縁でのエッジ終端を通る電流（ＩＰ）とからなり、下記の式（１）で与えられる。
ＩＲ＝ＩＰ＋ＩＡ 式（１）
周縁リークＩＰを測定する標準的な方法は、同一の活性領域Ａを有するが同一のチップ上に異なる周縁（Ｐ）を有するショットキーダイオードを同一のプロセスで製造することである。このようにして、活性領域における電流密度（ＪＡ＝ＩＡ／Ａ）および終端エッジにおける単位長さ当たりの電流（ＪＰ＝ＩＰ／Ｐ）は、全てのダイオードについて同じであり、一方、全周縁電流ＩＰは、周縁が異なるため異なる。この差は、以下の数学的変換に基づく技術によって、全測定電流から周縁電流を分離するために使用される。
ＩＲ＝ＪＰＰ＋ＪＡＡ 式（２）
Figure 0007112099000001
式（３）は、ｙ＝ａｘ＋ｂの形式である。欠陥を介したリークがない場合、周縁長対面積比（ｘ＝Ｐ／Ａ）に対する電流密度（ｙ＝ＩＲ／Ａ）のプロットは、本明細書に開示される本発明によるエッジ終端構造を有して製造されたショットキーダイオードについては、図６に示すように比例している（線形である）。直線の傾きは単位長さ当たりの周縁電流（ＩＰ）に等しく、ｙ軸との切片は、主ダイオード領域を通る電流密度（ＪＡ）に等しい。図６から分かるように、単位長さ当たりの測定された周縁リークは、Ｊｐ＝１７．９ｎＡ／ｃｍであり、一方、測定された逆バイアス電流密度は、ＪＡ＝１８．６μＡ／ｃｍ２である。これらの数値は、１７００Ｖの逆バイアス電圧および５×１０－５ｃｍ－３でドープされた２０μｍの厚さのＮ型ドリフト領域についてのものである。Ｐ型ＳｉＣエピタキシャル層３０２の厚さは０．５μｍであり、ドーピングは５×１０１８ｃｍ－３であった。Ｐ型ＳｉＣエピタキシャル層３０２を規定するためのトレンチエッチングの深さは０．７５μｍであった。ＪｐおよびＪＡの測定値を用いて、特定の順方向電流能力のために設計され、特定の活性領域を有するショットキーダイオードについて周縁リークの割合を決定することができる。例えば、２ｍｍ×２ｍｍの活性領域について、Ａ＝４ｍｍ２となり、Ｐ＝４ｘ２＝８ｍｍとなる。これは、ＩＰ＝ＪＰＰ＝１．４３ｎＡであり、ＩＡ＝ＪＡＡ＝７４４ｎＡであることを意味する。周縁電流の割合は１００×ＩＰ／（ＩＰ＋ＩＡ）＝１．９％である。これは、周縁リーク電流が実質的に除去されることを示しており、本明細書に記載されたエッジ終端構造を備えるＳｉＣショットキーダイオードの機能性を確認している。
したがって、本発明の実施形態は、従来技術のショットキーダイオードの上述の問題のうちの１つ以上に対処する、または少なくとも改善するエッジ終端構造を有する炭化シリコン（ＳｉＣ）ショットキーダイオードを提供する。
例えば、主ショットキーダイオード（金属とＮ型ＳｉＣ層との間の接触）が順バイアスされたとき、金属とＰ型エピリングとの間のショットキー接触の逆バイアスは、この順バイアスＰ－Ｎ接合によって、正孔がＰ型リングからＮ型ＳｉＣ中に注入するのを防ぐ。
金属とＰ型エピリングとの間で、オーミック接触ではなくショットキー接触を使用することにより、正孔注入の問題が完全に解消される。その結果、Ｐ型リングの幅を十分に大きくすることができ、高価なマイクロメータおよびサブミクロンのフォトリソグラフィ技術の必要性を回避することができる。
Ｐ型ＳｉＣエピタキシャル層の傾斜エッジは、Ｐ－Ｎ接合にてテーパ状負電荷を生成し、電気的活性エッジでの電界を低減するという大きな利点を提供する。
埋め込みＰ型リングを製造するためにイオン注入技術を使用せずにＳｉＣショットキーダイオードを製造することにより、かなりのコストおよび信頼性の利点が達成可能である。
本発明によるエッジ終端構造を有するショットキーダイオードの単位長さ当たりの周縁リーク（ＪＰ）の電気的測定は、エッジ終端構造が、活性ダイオード領域を通る逆バイアス電流と比較して、周縁リークを実質的に除去することを示している。
本明細書において、用語「備える」、「含む」、または類似の用語は、非排他的な包含を意味することを意図しており、要素のリストを含む装置は、それらの要素のみを含むのではなく、列挙されていない他の要素についても含むことができる。
本明細書における任意の先行技術に対する言及は、先行技術が共通の一般的知識の一部を形成することの確認または任意の形態の示唆ではなく、またそのように受け取られるべきではない。
本明細書全体を通して、本発明を、任意の一実施形態に限定することなく、または特徴の特定の集合に限定することなく、本発明を説明することを目的としている。当業者は、本発明の範囲内にある特定の実施形態からの変更を実現することができる。

Claims (13)

  1. 炭化シリコン（ＳｉＣ）ショットキーダイオードであって、
    Ｎ型ＳｉＣ層と、
    前記Ｎ型ＳｉＣ層に接触してＰ－Ｎ接合を形成するＰ型ＳｉＣ層と、
    前記Ｎ型ＳｉＣ層および前記Ｐ型ＳｉＣ層の双方に接触して前記Ｎ型ＳｉＣ層および前記Ｐ型ＳｉＣ層の双方との間にショットキー接触を形成するアノードと、
    を備え、
    前記Ｐ型ＳｉＣ層のエッジは電気的に活性であり、前記Ｐ－Ｎ接合にてテーパ状負電荷密度を形成するために、前記アノードから離れて傾斜しているスロープを含むことを特徴とする炭化シリコンショットキーダイオード。
  2. 前記Ｎ型ＳｉＣ層はエピタキシャル層である、請求項１に記載の炭化シリコンショットキーダイオード。
  3. 前記Ｐ型ＳｉＣ層はエピタキシャル層である、請求項１または２に記載の炭化シリコンショットキーダイオード。
  4. 前記Ｐ型ＳｉＣ層の所与のドーピングレベル（ＮＰ）に対する前記スロープの角度（α）は、ＮＰ×ｔａｎα＜４×１０１９ｃｍ－３である、請求項１～３のいずれか一項に記載の炭化シリコンショットキーダイオード。
  5. 前記Ｐ型ＳｉＣ層のエッジのスロープの領域において、前記アノードはＰ型ＳｉＣ層と接触していない、請求項１～４のいずれか一項に記載の炭化シリコンショットキーダイオード。
  6. 前記Ｐ型ＳｉＣ層はリングの形態にある、請求項１～５のいずれか一項に記載の炭化シリコンショットキーダイオード。
  7. 前記Ｐ型ＳｉＣ層のドーピングレベル（ＮＰ）は、約１０１７ｃｍ－３～約１０１９ｃｍ－３の範囲にある、請求項１～６のいずれか一項に記載の炭化シリコンショットキーダイオード。
  8. 前記Ｐ型ＳｉＣ層の厚さとドーピング濃度との積は、１．６×１０１３ｃｍ－２より大きく、ドーピングレベルが１０１９ｃｍ－３未満であることを特徴とする、請求項１～７のいずれか一項に記載の炭化シリコンショットキーダイオード。
  9. 炭化シリコンショットキーダイオードの製造方法であって、
    Ｎ型ＳｉＣ層と接触するＰ型ＳｉＣ層を形成してＰ－Ｎ接合を形成するステップと、
    アノードを前記Ｐ型ＳｉＣ層および前記Ｎ型ＳｉＣ層の双方に接触させて、前記アノードと前記Ｐ型ＳｉＣ層および前記Ｎ型ＳｉＣ層の双方との間にショットキー接触を形成するステップと、
    前記Ｐ－Ｎ接合部にてテーパ状負電荷密度を形成するために前記アノードから離れて傾斜するスロープを形成するステップによって、前記Ｐ型ＳｉＣ層の電気的活性エッジを形成するステップと、
    を含むことを特徴とする炭化シリコンショットキーダイオードの製造方法。
  10. 前記Ｎ型ＳｉＣ層および／または前記Ｐ型ＳｉＣ層は、エピタキシャル層である、請求項９に記載の炭化シリコンショットキーダイオードの製造方法。
  11. 前記スロープを形成するステップは、フォトレジストの形態でソフトエッチングマスクを用いてプラズマエッチングするステップを含む、請求項９または１０に記載の炭化シリコンショットキーダイオードの製造方法。
  12. 前記フォトレジストを１４０℃でハードベーキングするステップをさらに含む、請求項１１に記載の炭化シリコンショットキーダイオードの製造方法。
  13. １５０℃と１６０℃との間の温度であるがそれに限定されない推奨されるハードベーキング温度より高い温度で前記フォトレジストをオーバーベーキングするステップをさらに含む、請求項１１に記載の炭化シリコンショットキーダイオードの製造方法。
JP2019532038A 2016-12-15 2017-12-13 炭化シリコンショットキーダイオード Active JP7112099B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2018006 2016-12-15
NL2018006 2016-12-15
PCT/AU2017/051377 WO2018107222A1 (en) 2016-12-15 2017-12-13 Silicon carbide schottky diodes

Publications (2)

Publication Number Publication Date
JP2020502801A JP2020502801A (ja) 2020-01-23
JP7112099B2 true JP7112099B2 (ja) 2022-08-03

Family

ID=57906952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019532038A Active JP7112099B2 (ja) 2016-12-15 2017-12-13 炭化シリコンショットキーダイオード

Country Status (8)

Country Link
US (1) US10971580B2 (ja)
EP (1) EP3555925B1 (ja)
JP (1) JP7112099B2 (ja)
KR (1) KR102392244B1 (ja)
CN (1) CN110291646B (ja)
AU (1) AU2017377655B2 (ja)
ES (1) ES2911200T3 (ja)
WO (1) WO2018107222A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110795902B (zh) * 2019-10-30 2023-05-12 中国科学院国家空间科学中心 一种肖特基二极管的仿真模型的计算方法及系统
CN112530795A (zh) * 2020-08-21 2021-03-19 中国工程物理研究院电子工程研究所 基于小角度深刻蚀工艺的碳化硅功率器件终端及制作方法
CN113078062B (zh) * 2021-03-26 2022-12-30 光华临港工程应用技术研发(上海)有限公司 一种肖特基二极管的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004515080A (ja) 2000-11-28 2004-05-20 クリー　インコーポレイテッド 炭化ケイ素ショットキーデバイスのためのエピタキシャルエッジ終端およびこれを含む炭化ケイ素デバイスの製造方法
JP2012231019A (ja) 2011-04-26 2012-11-22 Hitachi Ltd 炭化珪素ダイオード
JP2012230991A (ja) 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
WO2013069728A1 (ja) 2011-11-09 2013-05-16 株式会社タムラ製作所 ショットキーバリアダイオード
JP2014187364A (ja) 2013-03-22 2014-10-02 Infineon Technologies Austria Ag 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス
JP2016139698A (ja) 2015-01-27 2016-08-04 フェニテックセミコンダクター株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3187454B2 (ja) * 1991-07-05 2001-07-11 松下電工株式会社 充電回路
JPH0897441A (ja) * 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US6481831B1 (en) 2000-07-07 2002-11-19 Hewlett-Packard Company Fluid ejection device and method of fabricating
KR100373219B1 (ko) * 2000-11-13 2003-02-25 주식회사 케이이씨 쇼트키 베리어 다이오드 및 그 제조방법
JP4942255B2 (ja) * 2001-05-08 2012-05-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
FR2837322B1 (fr) * 2002-03-14 2005-02-04 Commissariat Energie Atomique DIODE SCHOTTKY DE PUISSANCE A SUBSTRAT SiCOI, ET PROCEDE DE REALISATION D'UN TELLE DIODE
US20040265749A1 (en) * 2003-06-26 2004-12-30 International Business Machines Corporation Fabrication of 3d rounded forms with an etching technique
WO2005112285A1 (ja) 2004-05-14 2005-11-24 Brother Kogyo Kabushiki Kaisha 無線通信装置
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7564074B2 (en) * 2005-08-25 2009-07-21 Flextronics International Usa, Inc. Semiconductor device including a lateral field-effect transistor and Schottky diode
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US7274083B1 (en) * 2006-05-02 2007-09-25 Semisouth Laboratories, Inc. Semiconductor device with surge current protection and method of making the same
JP5047133B2 (ja) * 2008-11-19 2012-10-10 昭和電工株式会社 半導体装置の製造方法
CN103065941A (zh) 2012-12-26 2013-04-24 无锡沃浦光电传感科技有限公司 半导体器件制备台面缓坡的方法
KR101461886B1 (ko) * 2013-09-10 2014-11-13 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
JP6592950B2 (ja) * 2015-04-24 2019-10-23 富士電機株式会社 炭化ケイ素半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004515080A (ja) 2000-11-28 2004-05-20 クリー　インコーポレイテッド 炭化ケイ素ショットキーデバイスのためのエピタキシャルエッジ終端およびこれを含む炭化ケイ素デバイスの製造方法
CN1663053A (zh) 2000-11-28 2005-08-31 克里公司 碳化硅肖特基器件的外延边端及制造组合该边端的碳化硅器件的方法
JP2012231019A (ja) 2011-04-26 2012-11-22 Hitachi Ltd 炭化珪素ダイオード
JP2012230991A (ja) 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
WO2013069728A1 (ja) 2011-11-09 2013-05-16 株式会社タムラ製作所 ショットキーバリアダイオード
JP2013102081A (ja) 2011-11-09 2013-05-23 Tamura Seisakusho Co Ltd ショットキーバリアダイオード
US20140332823A1 (en) 2011-11-09 2014-11-13 Tamura Corporation Schottky barrier diode
JP2014187364A (ja) 2013-03-22 2014-10-02 Infineon Technologies Austria Ag 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス
JP2016139698A (ja) 2015-01-27 2016-08-04 フェニテックセミコンダクター株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置

Also Published As

Publication number Publication date
JP2020502801A (ja) 2020-01-23
AU2017377655B2 (en) 2022-02-17
CN110291646A (zh) 2019-09-27
US20200091281A1 (en) 2020-03-19
EP3555925A1 (en) 2019-10-23
EP3555925B1 (en) 2022-01-12
CN110291646B (zh) 2023-03-28
EP3555925A4 (en) 2020-11-18
WO2018107222A1 (en) 2018-06-21
KR20190095305A (ko) 2019-08-14
US10971580B2 (en) 2021-04-06
AU2017377655A1 (en) 2019-07-11
ES2911200T3 (es) 2022-05-18
KR102392244B1 (ko) 2022-04-29

Similar Documents

Publication Publication Date Title
JP4314277B2 (ja) ＳｉＣショットキー障壁半導体装置
JP6407920B2 (ja) 負べベルにより終端された高阻止電圧を有するＳｉＣデバイス
JP5357014B2 (ja) サージ電流保護を伴う半導体デバイスとその製造方法
JP5439763B2 (ja) 半導体装置および半導体装置の製造方法
US20130140584A1 (en) Semiconductor device
JP7112099B2 (ja) 炭化シリコンショットキーダイオード
JP4282972B2 (ja) 高耐圧ダイオード
US20090224354A1 (en) Junction barrier schottky diode with submicron channels
EP2733746B1 (en) Method for manufacturing a semiconductor device
CN109417087A (zh) 碳化硅半导体装置及其制造方法
JP2009252811A (ja) 炭化珪素半導体装置及びその製造方法
JP5567830B2 (ja) 半導体装置の製造方法
JP6150976B2 (ja) スーパージャンクション構造を有する半導体装置
US20130026493A1 (en) Sic devices with high blocking voltage terminated by a negative bevel
JP6125748B2 (ja) 半導体装置
JP6275353B2 (ja) 炭化珪素半導体装置
JP2015207723A (ja) 炭化珪素半導体装置およびその製造方法
WO2015064999A1 (ko) 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드
JP6335795B2 (ja) 負ベベルにより終端した、高い阻止電圧を有するＳｉＣ素子
JP3627572B2 (ja) ショットキバリアダイオード
JP3719326B2 (ja) 炭化珪素半導体装置及びその製造方法
RU156549U1 (ru) Мощный биполярный транзистор на основе карбида кремния
JP2024060938A (ja) 炭化珪素ウェハおよびそれを用いた炭化珪素半導体装置
JP5825418B2 (ja) 炭化珪素半導体装置の製造方法
KR0136824Y1 (ko) 바이폴라 티티엘 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220714

R150 Certificate of patent or registration of utility model

Ref document number: 7112099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150