JP3627572B2

JP3627572B2 - ショットキバリアダイオード

Info

Publication number: JP3627572B2
Application number: JP13227799A
Authority: JP
Inventors: 賢次石原
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1999-05-13
Filing date: 1999-05-13
Publication date: 2005-03-09
Anticipated expiration: 2019-05-13
Also published as: JP2000323727A

Description

【０００１】
【発明の属する技術分野】
本発明は、特にミキサ用、検波用または高速スイッチング用など高周波用に適したショットキバリアダイオード（以下、「ＳＢＤ」という。）に関する。
【０００２】
【従来の技術】
ＳＢＤは、金属と半導体との接触によって生じる電位障壁を利用したダイオードであり、電位障壁の高さ（バリアハイト）が低くなるよう金属と半導体を選択することで、ＰＮ接合のダイオードに比べて順方向電圧を低くすることができるという利点がある反面、一般に逆方向電流が大きく、耐圧も低いという欠点があった。
【０００３】
また、ＳＢＤは少数キャリアの蓄積効果が原理的にゼロであるため、ＰＮ接合のダイオードに比べて逆回復時間が短く、スイッチング速度が速いという利点があることから、ミキサ用、検波用または高速スイッチング用などに用いられている。
【０００４】
図４（ａ）は一般的なＳＢＤの断面図、図４（ｂ）はこのＳＢＤの一部を省略した平面図である。Ｎ^＋＋型のシリコン基板１０上に形成したＮ⁻型のエピタキシャル層２０の表面に環状の熱酸化膜６０を形成し、この熱酸化膜６０で囲まれたエピタキシャル層２０の表面と接してショットキメタルとなる金属層５０を形成し、ショットキ接合面３０を形成している。ショットキ接合面３０の周縁は電界集中がおこりやすく、これに起因して耐圧が低下するなど逆方向特性が劣化することを防ぐため、ショットキ接合面３０の周囲には金属層５０と接してＰ型のガードリング層４０を環状に形成することで、逆バイアス時にエピタキシャル層２０とガードリング層４０とのＰＮ接合により発生した空乏層７０の広がりにより、逆方向特性の劣化を防いでいる。
【０００５】
ミキサ用など高周波用に適したＳＢＤに望まれる電気特性として、順方向電圧が低いこと、耐圧が高いこと、容量Ｃが小さいことなどが挙げられる。
【０００６】
このうち、ＳＢＤの容量Ｃは、次式により与えられる。
【０００７】
【数１】

【０００８】
ただし、Ｓ：コンデンサを形成する面積 ε_０：真空誘電率 ε_Ｓ：シリコンの比誘電率Ｗ：空乏層の距離。
【０００９】
上記式から明らかなように、コンデンサを形成する面積Ｓを小さくすることにより容量Ｃを小さくすることができる。
【００１０】
図４で示すＳＢＤにおいては、コンデンサを形成する面積Ｓは、ショットキ接合面３０の面積とガードリング層４０の面積の和となり、ガードリング層４０の外径ａが例えば５０μｍである場合、コンデンサを形成する面積Ｓは６２５πμｍ^２となる。これに対し、ガードリング層を形成しない場合、コンデンサを形成する面積Ｓはショットキ接合面３０の面積のみとなり、ショットキ接合面３０の外径ｂが例えば３０μｍである場合、コンデンサを形成する面積Ｓは２２５πμｍ^２となるため、ガードリング層を形成した場合と比べ、容量を約３５％に低減することができる。しかしながら、ガードリング層を形成しない場合、ショットキ接合面の周縁に電界集中がおこり、耐圧が低下するなど逆方向特性が劣化してしまうという問題がおこる。
【００１１】
このため、上記式から容量Ｃを小さくする別の手段として、空乏層の距離Ｗを大きくする方法が考えられ、ＳＢＤの空乏層の距離Ｗは次式により与えられる。
【００１２】
【数２】

【００１３】
ただし、ε_０：真空誘電率 ε_Ｓ：シリコンの比誘電率ｑ：電子の電荷量
Ｎ_Ｄ：不純物濃度Ｖ_Ｒ：逆方向電圧。
【００１４】
上記式から明らかなように、エピタキシャル層の不純物濃度Ｎ_Ｄを小さく、すなわち比抵抗を大きくすることで、ＳＢＤの容量Ｃを小さくすることができる。
【００１５】
図４で示すＳＢＤにおいては、エピタキシャル層２０の不純物濃度Ｎ_Ｄが例えば５×１０^１５ｃｍ^−３、すなわち比抵抗が１．０Ωｃｍ程度である場合、空乏層の距離Ｗは０．７μｍ程度となる。これに対し、例えばエピタキシャル層の不純物濃度が例えば８×１０^１４ｃｍ^−３、すなわち比抵抗が５Ωｃｍ程度である場合、空乏層の距離Ｗは２．２３μｍと広くなり、容量Ｃを約３０％に小さくすることができる。しかしながら、エピタキシャル層２０の不純物濃度を小さく、すなわち比抵抗を高くすると、バリアハイトが高くなり、順方向電圧が高くなってしまうという別の問題が発生する。
【００１６】
【発明が解決しようとする課題】
上記説明したように、ＳＢＤの容量を小さくする手段として、ガードリング層を形成しないと逆方向特性が劣化し、エピタキシャル層の比抵抗を高くすると順方向特性が劣化してしまうという問題がおこる。
【００１７】
本発明は上記問題点を解決するものであり、順方向特性及び逆方向特性を劣化させることなく、かつ容量も小さくすることができるＳＢＤを提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記課題を解決するために本発明は、第１導電型の半導体基板上に形成した高抵抗エピタキシャル層と、前記高抵抗エピタキシャル層上に選択的に形成した低抵抗エピタキシャル層と、前記低抵抗エピタキシャル層の端部から前記高抵抗エピタキシャル層表面にかけて形成した第２導電型のガードリング層と、前記低抵抗エピタキシャル層及び前記ガードリング層と接する金属層を備えたＳＢＤである。高抵抗エピタキシャル層の比抵抗は２〜５Ωｃｍ、低抵抗エピタキシャル層の比抵抗は０．１〜１．０Ωｃｍであることが好ましい。
【００１９】
上記説明したように本発明によれば、エピタキシャル層の不純物濃度を小さく、すなわち比抵抗を高くすることにより、逆バイアス時に空乏層の広がりを大きくすることができるため、容量Ｃを小さくすることができる。
【００２０】
また、低抵抗エピタキシャル層と金属層とでショットキ接合面を形成するため、バリアハイトを下げることができ、順方向電圧を低くすることができる。
【００２１】
また、低抵抗エピタキシャル層の端面は金属層を均一に形成することが困難であるため、ショットキ接合が不安定となり逆方向特性が劣化してしまうことを防ぐため、低抵抗エピタキシャル層の端面を含めてガードリング層を形成することで、低抵抗エピタキシャル層の端面を安定化し、逆方向特性が劣化することを防いでいる。
【００２２】
また、前記低抵抗エピタキシャル層直下の前記高抵抗エピタキシャル層内に前記高抵抗エピタキシャル層の不純物濃度より高濃度の埋め込み層を形成することが好ましい。これによれば、エピタキシャル層のシリーズ抵抗を小さくすることができ、大電流時における順方向電圧も低くすることができる。
【００２３】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照しながら説明する。
【００２４】
図１は本実施形態に係るＳＢＤの断面図である。Ｎ⁺⁺型のシリコン基板１０上の全面に形成した高抵抗エピタキシャル層２１上に、低抵抗エピタキシャル層２２を選択的に形成している。低抵抗エピタキシャル層２２の端部から高抵抗エピタキシャル層２１の表面にかけて、Ｐ型のガードリング層４０を環状に形成している。高抵抗エピタキシャル層２１の周辺部には環状の熱酸化膜６０を形成し、高抵抗エピタキシャル層２１の表面に露出するガードリング層４０の一方の周縁を覆っている。低抵抗エピタキシャル層２２、及び高抵抗エピタキシャル層２１の表面に露出するガードリング層４０と接してショットキメタルとなる金属層５０を形成し、ショットキ接合面３０を形成している。ショットキメタルには、例えばＴｉ、Ｍｏ、及びＣｒから選ばれる金属材料が用いられる。各エピタキシャル層の比抵抗については、高抵抗エピタキシャル層２１が２〜５Ωｃｍ程度であるのに対して、低抵抗エピタキシャル層は０．１〜１．０Ωｃｍ程度とした。
【００２５】
このように、低抵抗エピタキシャル層と金属層とでショットキ接合を形成しているため、バリアハイトが下がり順方向電圧を低くすることができる。また、低抵抗エピタキシャル層の端面を含んでガードリング層を形成しているため、不安定な低抵抗エピタキシャル層の端面をＰＮ接合で保護することができ、逆方向特性が劣化することを防いでいる。
【００２６】
また、図２に別の実施形態を示しており、低抵抗エピタキシャル層２２直下の高抵抗エピタキシャル層２１からシリコン基板１０の界面にかけて、高抵抗エピタキシャル層２１の不純物濃度より高濃度のＮ^＋型埋め込み層８０を形成することにより、高抵抗エピタキシャル層２１内のシリーズ抵抗を小さくし、大電流時における順方向電圧を低くすることができる。埋め込み層８０は不純物濃度が７〜８×１０^１９ｃｍ^−３程度となるようリン（Ｐ）などのＮ型不純物をドーピングして形成した。
【００２７】
以下、図３を用いて本実施形態に係るＳＢＤの製造方法について説明する。図３（ａ）に示すように、比抵抗が３〜５Ωｃｍ程度（不純物濃度が２〜３×１０^１９ｃｍ^−３程度）で厚さ４００μｍ程度のシリコン基板１０上に、比抵抗が２〜３Ωｃｍ程度（不純物濃度が１〜２×１０^１５ｃｍ^−３程度）で厚さ３〜５μｍ程度の高抵抗エピタキシャル層２１を成長させる。
【００２８】
次いで、図３（ｂ）に示すように、高抵抗エピタキシャル層２１上の全面に比抵抗が０．４〜０．６Ωｃｍ程度（不純物濃度が２〜４×１０^１７ｃｍ^−３程度）で厚さ０．３〜０．７μｍ程度の低抵抗エピタキシャル層（図示せず）を形成した後、高抵抗エピタキシャル層２１上の周辺部をエッチングより除去し、選択的に低抵抗エピタキシャル層２２を形成する。低抵抗エピタキシャル層２２は、熱酸化膜などのマスクを利用して選択的に形成する方法を採用してもよい。
【００２９】
次に、図３（ｃ）に示すように、低抵抗エピタキシャル層２２の端部、及び高抵抗エピタキシャル層２１表面にかけて、ボロン（Ｂ）などのＰ型の不純物を熱拡散またはイオン注入し、ガードリング層４０を形成する。
【００３０】
この後、図３（ｄ）に示すように、低抵抗エピタキシャル層２２、高抵抗エピタキシャル層２１の表面に露出するガードリング層４０と接して、ショットキメタルとなる金属層５０を形成し、ショットキ接合面３０を得る。
【００３１】
【発明の効果】
以上説明したように本発明によれば、ＳＢＤの順方向特性及び逆方向特性を向上させ、かつ容量も小さくすることができる。このため、特にミキサ用、検波用または高速スイッチング用など高周波用に適したＳＢＤを得ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るＳＢＤの断面図
【図２】本発明の他の実施形態に係るＳＢＤの断面図
【図３】本発明の実施形態に係るＳＢＤの製造方法説明図
【図４】（ａ）一般的なＳＢＤの断面図
（ｂ）図４（ａ）のＳＢＤの一部を取り除いた平面図
【符号の説明】
１０シリコン基板
２０エピタキシャル層
２１高抵抗エピタキシャル層
２２低抵抗エピタキシャル層
３０ショットキ接合面
４０ガードリング層
５０金属層
６０熱酸化膜
７０空乏層
８０埋め込み層

Claims

第１導電型の半導体基板上に形成した比抵抗が２〜５Ωｃｍの高抵抗エピタキシャル層と、該高抵抗エピタキシャル層上に選択的に形成した比抵抗が０．１〜１．０Ωｃｍの低抵抗エピタキシャル層と、該低抵抗エピタキシャル層の端部から前記高抵抗エピタキシャル層表面にかけて形成した第２導電型のガードリング層と、前記低抵抗エピタキシャル層及び前記ガードリング層と接する金属層を備えたことを特徴とするショットキバリアダイオード。
前記低抵抗エピタキシャル層直下の前記高抵抗エピタキシャル層内に前記高抵抗エピタキシャル層の不純物濃度より高濃度の埋め込み層を形成したことを特徴とする請求項１に記載のショットキバリアダイオード。