JP3581027B2 - ショットキーバリア半導体装置 - Google Patents
ショットキーバリア半導体装置 Download PDFInfo
- Publication number
- JP3581027B2 JP3581027B2 JP22845498A JP22845498A JP3581027B2 JP 3581027 B2 JP3581027 B2 JP 3581027B2 JP 22845498 A JP22845498 A JP 22845498A JP 22845498 A JP22845498 A JP 22845498A JP 3581027 B2 JP3581027 B2 JP 3581027B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- conductivity type
- region
- semiconductor layer
- schottky barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は半導体基板上の動作層とする半導体層上にショットキーバリアを形成する金属層が設けられるショットキーバリア半導体装置に関する。さらに詳しくは、リーク電流が少なく、かつ、順方向電圧の低いショットキーバリア半導体装置に関する。
【0002】
【従来の技術】
ショットキーバリアダイオード(SBD)は、スイッチング特性が高速で、順方向損失が小さいため、高周波用の整流回路に広く用いられている。従来のSBDは、たとえば図6に断面説明図が示されるような構造になっている。すなわち、図6において、1はたとえばシリコンなどからなるn+ 形の半導体基板で、2は半導体基板1の上にエピタキシャル成長された、たとえばn− 形の動作層となる半導体層、3はモリブデン(Mo)などからなり、ショットキーバリアを形成する金属層、4は金属層3の外周近傍の半導体層2の表面側にp+ 形ドーパントが拡散されて、ショットキー接合の周辺部での耐圧を向上させるために形成されたガードリングである。5は半導体層2の表面に熱酸化法またはCVD法などにより形成された、たとえばSiO2 などからなる絶縁膜である。
【0003】
この金属層3と半導体層2とのショットキー接合により得られるSBDの順方向電圧VF や逆方向のリーク電流IR の特性は、金属材料と半導体層との固有の障壁値により、図7に示されるように変化する。この種のショットキー接合を得るための金属材料としては、取扱い易さ、経済性、信頼性などの点からTiやMoなどが実用的に用いられるが、それらの材料の障壁値に応じて、順方向電圧および逆方向のリーク電流が定まる。そして、順方向電圧と逆方向のリーク電流との間には相反関係があり、リーク電流が小さい材料は順方向電圧が高くなり、順方向電圧の低い材料は逆方向のリーク電流が大きくなり、リーク電流および順方向電圧の両方を共に低くすることができない。
【0004】
一方、特公昭59−35183号公報には、ショットキーバリア半導体装置の逆方向リーク電流を低くすることにより逆方向の耐圧を高くするため、図8に示されるような構造が開示されている。すなわち、図8において、1〜5は図6と同じ部分を示し、6は動作層とするn− 形の半導体層2の表面に島状または短冊状に設けられるp+ 形の半導体領域で、半導体層2側に形成される空乏層により逆方向のリーク電流を減少させることにより耐圧を向上させる構造である。
【0005】
【発明が解決しようとする課題】
前述のように、従来のショットキーバリアを形成する実用的な金属材料を使用するショットキーバリア特性は、その材料に応じた順方向電圧およびリーク電流の特性を有しており、その相反特性を避けることができない。また、逆方向のリーク電流を低下させるため、前述の動作層とする半導体層の表面にその半導体層と異なる導電形(たとえばn形半導体層に対するp形領域)の半導体領域を形成すると、そのp形領域は動作領域にならないため、半導体層の動作領域の面積が小さくなる。面積が小さくなると、金属層と半導体基板の裏面に設けられる電極との間の直列抵抗が増大し、結局は順方向電圧が高くなるという問題がある。ショットキーバリア半導体装置は、その順方向電圧が低いことに特徴があるが、近年の電子機器の軽薄短小化および省電力で低電圧駆動化に伴い、チップ面積を大きくしないで、順方向電圧および逆方向リーク電流の両方をなお一層低下させた高性能のショットキーバリア半導体装置が要望されている。
【0006】
また、たとえば特公昭59−35183号公報にも示されるように、従来は逆方向耐圧を高くすることが課題の1つであり、逆方向の耐圧を高くするためには、p形の拡散領域の下端と半導体層2の下端との距離を大きくする必要がある。そのため、一層順方向の直列抵抗が大きくなり、順方向電圧が高くなるという問題がある。一方、近年ではショットキーバリア半導体装置もICなどと共に電源の2次側の低い電圧で使用されるケースが多くなり、逆方向耐圧もたとえば30V程度の数十Vを満たせばよい反面、前述のように、電子機器の省電力化、低電圧駆動化に伴って、より一層順方向電圧が低く、リーク電流の小さいショットキーバリア半導体装置が要望されている。
【0007】
本発明はこのような問題を解決するためになされたもので、逆方向のリーク電流を小さくしながら順方向電圧が低い、省電力で低電圧駆動が可能なショットキーバリア半導体装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明によるショットキーバリア半導体装置は、高不純物濃度の第1導電形の半導体基板と、該半導体基板上にエピタキシャル成長される低不純物濃度の第1導電形の半導体層と、該半導体層の表面側に少なくとも2以上の領域に亘り隣接して設けられる第2導電形の半導体領域と、前記半導体層および前記第2導電形の半導体領域の表面に設けられるショットキーバリアを形成する金属層とからなり、前記隣接する第2導電形の半導体領域の間隔と、該第2導電形半導体領域の底面および前記第1導電形半導体層の底面の間隔との比が1:1〜2になるように前記第2導電形半導体領域が形成されている。
【0009】
この構造にすることにより、第2導電形の半導体領域間は空乏層が接する程度の間隔に形成されることにより、殆ど空乏層により覆われてリーク電流が遮断され、第2導電形の半導体領域の下側はpn接合による空乏層の下にさらに半導体層の厚さが1〜3μm程度確保され、たとえば30V程度の数十Vの耐圧を確保することができる。一方、エピタキシャル層の厚さは数十Vの耐圧に耐え得る最低限の厚さであるため、ショットキーダイオードの直列抵抗も非常に小さく、順方向電圧を上昇させないで、低い順方向電圧の素子が得られる。
【0010】
前記隣接する第2導電形半導体領域の間隔が、所望の逆耐圧に対して前記隣接する第2導電形半導体領域により前記第1導電形半導体層に形成される空乏層同士が接する程度の間隔になるように形成されることにより、リーク電流を効率よく遮断することができる。
【0011】
前記第2導電形の半導体領域が形成されないで動作領域となる前記第1導電形の低不純物濃度の半導体層の厚さが、前記第2導電形の半導体領域の上面と前記半導体基板の上面との距離より小さくなるように、前記半導体層の表面側がエッチングされ、または前記半導体基板側の前記半導体層に第1導電形の高不純物濃度の埋込領域が形成されていることが、ショットキーバリア半導体装置の両電極間の第1導電形の半導体層の距離が短くなり、直列抵抗が低下して順方向電圧を下げることに寄与するため好ましい。
【0012】
前記第2導電形の半導体領域が、マトリクス状に形成されておれば、動作領域となる半導体層に効果的に空乏層を形成することができて、リーク電流を減少させることができるため好ましい。
【0013】
【発明の実施の形態】
つぎに、図面を参照しながら本発明のショットキーバリア半導体装置について説明をする。
【0014】
本発明のショットキーバリア半導体装置は、その一実施形態の断面説明図が図1(a)に示されるように、たとえばn+ 形である高不純物濃度の第1導電形の半導体基板1上にn− 形である低不純物濃度の第1導電形の半導体層2がエピタキシャル成長され、その半導体層2の表面側に少なくとも2以上の領域に亘り、p+ 形である第2導電形の半導体領域6が隣接して設けられ、半導体層2の動作領域の表面にショットキーバリアを形成する金属層3が設けられている。そして、前記隣接する第2導電形の半導体領域6の間隔wと、第2導電形の半導体領域6の底面および半導体層2の底面の間隔dとの比w:dが1:1〜2になるように前記第2導電形の半導体領域6が形成されていることに特徴がある。
【0015】
半導体基板1は、たとえば不純物濃度が1×1019cm−3程度のn+ 型のシリコンからなり、厚さがたとえば200〜250μm程度に形成されている。半導体基板1の上に設けられる半導体層2は、不純物濃度がたとえば1×1015cm−3程度のn− 型のシリコン半導体層で、たとえば4〜6.5μm程度の厚さにエピタキシャル成長されている。
【0016】
半導体層2の動作領域となる部分の外周部の表面にガードリング4とするp+ 形領域が1.5〜2μm程度の深さに設けられている。このガードリング4と同時に動作領域となる半導体層2の表面に図1(b)に平面図が示されるように、p+ 形の半導体領域6がマトリクス状に形成されている(図では9個示されているが、実際には数百個程度形成される)。このp+ 形の半導体領域6は、マトリクス状でなくても短冊状でもよいが、マトリクス状に設けることにより、動作領域の面積の減少を最低限にしながら、動作領域における空乏層を最大限に広げることができるため好ましい。半導体領域6のの大きさは、たとえば2μm四方程度の大きさで、深さはガードリング4と同じ1.5〜2μm程度の深さに形成される。また、その間隔wは隣接する半導体領域6のpn接合の空乏層が接する程度の幅に形成され、たとえば空乏層の広がる幅が1.5μm程度であれば、2.5〜3.5μm程度に形成される。
【0017】
一方、p+ 形の半導体領域6の下層の半導体層2の厚さ(深さ)dは、数十Vの耐圧を得るためには、空乏層の広がり(1.5μm程度)の下側にさらに1〜3μm程度の厚さを確保する必要があり、2.5〜4.5μm程度になるように形成される。すなわち、p+ 形の半導体領域6の間隔wと、p+ 形の半導体領域6の下側の半導体層2の深さdとの比が1:1〜2程度になるように形成されることにより、通常の使用に対する数十Vの耐圧を確保しながら順方向の抵抗を下げて順方向電圧を低くすることができることを見出した。
【0018】
金属層3は、半導体層とショットキーバリア(ショットキー接合)を形成するためのもので、p+ 形の半導体領域6が形成された半導体層2の動作領域の外周のガードリング4の一部より外側には絶縁膜5を形成しておき、動作領域の表面上に(p+ 形の半導体領域6も含めて)スパッタリング、真空蒸着などにより0.1〜1μm程度の厚さに形成されている。この金属層3としては、前述のようにその材料により障壁値が異なるが、たとえばチタン(Ti)またはモリブデン(Mo)などが用いられる。この金属層3の表面には、さらに銀(Ag)またはアルミニウム(Al)などの図示しないオーバーメタルがスパッタリング、真空蒸着などの方法により、1〜5μm程度の厚さに設けられ、金属層3と完全に電気的に接続されて電極パッドとされている。また、図示されていないが、半導体基板1の裏面にはNiやAuなどからなる電極が形成される。
【0019】
図1に示される構造のショットキーバリアダイオードの順方向電圧VF に対する順方向電流IF の関係を図4に、逆方向電圧VR に対するリーク電流IR の関係を図5に、それぞれ従来の図6に示される構造の特性Q1および図8に示される構造の特性Q2と対比して本発明の特性Pで示す。図4から明らかなように、順方向電圧については、従来の図8に示される構造の特性Q2が電流が多くなると順方向電圧も高くなるのに対して、本発明の特性Pは、電流が多くなっても順方向電圧の上昇はそれ程大きくならない。また、逆方向電圧に対するリーク電流の本発明の特性Pは、従来の図8に示される構造の特性Q2と殆ど差がなく、リーク電流に関しても高特性を維持していることが分る。
【0020】
本発明によれば、動作層とする第1導電形の半導体層の表面に第2導電形の半導体領域が複数個隣接して設けられ、その間隔が空乏層の接する程度の間隔に形成され、その下側の第1導電形の半導体層の厚さdが第2導電形の半導体領域の間隔wの1〜2倍になるように形成されている。そのため、動作領域である第1導電形の半導体層は殆ど空乏層により覆われ、リーク電流を阻止することができて逆方向のリーク電流を非常に小さくすることができる。一方、第1導電形の半導体層は、第2導電形の半導体領域の下側に数十Vの逆耐圧を確保することができる最低限の厚さに設定されているため、逆方向耐圧を確保しながら、直列抵抗を小さくすることができ、順方向電圧が低くなっている。すなわち、第2導電形の半導体領域を動作層に設けることによる動作領域の面積の縮小による直列抵抗の増加を厚さを薄くすることにより相殺し、リーク電流と順方向電圧が共に小さくなっている。
【0021】
図2〜3は、さらに順方向電圧を低くする他の実施形態の断面説明図である。すなわち、前述の図1に示される例で、第1導電形の半導体層が最低限の厚さに形成されていることにより、順方向電圧が低くなっているが、動作領域の電流の経路は、第2導電形の半導体領域のない部分である。したがって、この第2導電形の半導体領域のない部分の第1導電形の半導体層の厚さを薄くすることにより、さらに順方向電圧を低くすることができる。
【0022】
図2はこの観点に基づき、動作領域(動作層のうち第2導電形の半導体領域6が形成されない真の動作領域)Aの半導体層を薄くしたものである。図2において、図1と同じ部分には同じ符号を付してその説明を省略する。前述のように、図1の例と異なるところは、第1導電形(n− 形)の半導体層2が金属層3と直接接触している動作領域Aの部分の表面がエッチングなどにより凹部14が形成されており、金属層3と高濃度不純物領域である半導体基板1との距離hが凹部14の深さだけ小さくなった3〜5μm程度に形成されている。すなわち、凹部14の深さが、p+ 形半導体領域6の深さを越えない1〜1.5μm程度の深さに形成されることにより、真の動作領域Aのn− 形の半導体層2の厚さを薄くすることができ、順方向電圧をさらに低くすることができる。
【0023】
一方、p+ 形の半導体領域6との間に形成されるpn接合の空乏層は図1の例と同様に形成され、リーク電流を阻止する。その結果、リーク電流が小さくしかも順方向電圧をさらに小さくしたショットキーバリア半導体装置が得られる。なお、この凹部14の形成方法としては、表面にマスクを設けてこの部分を露出させてからエッチングをしたり、この凹部14を形成する部分以外の場所にチッ化シリコン膜のような耐酸化性のマスクを形成し、半導体層を酸化させた後にその酸化膜をエッチングにより除去する方法などにより形成することができる。
【0024】
図3は図2と同様にさらに順方向電圧を低下させる他の例の断面説明図で、図2と同じ部分には同じ符号を付してその説明を省略する。この例も、動作領域Aのn− 形の半導体層2の厚さを小さくするもので、この例では動作領域Aにおける半導体層2の半導体基板1側に、n+ 形である高不純物濃度の埋込領域7が形成されることにより、n− 形の半導体層2の厚さhを動作領域Aのみで小さくしている。すなわち、動作領域Aの部分は、p+ 形層がなく、高不純物濃度の埋込領域7との距離が近くなっても、逆方向耐圧を低下させる要因はない。したがって、半導体層2をエピタキシャル成長する前に、半導体基板1のこの部分にn形不純物を導入しておき、半導体層2をエピタキシャル成長する際の拡散により、高さが1〜2μm程度の高不純物濃度の埋込領域7を形成することができる。その結果、図2の例と同様に順方向電圧が低く、リーク電流の小さいショットキーバリア半導体装置が得られる。
【0025】
【発明の効果】
本発明によれば、動作層とする第1導電形半導体層に、第2導電形領域が一定間隙を有して設けられているため、空乏層の広がりによりリーク電流を防止することができ、しかも、第2導電形半導体領域を設けることによる動作領域の面積の減少に伴う抵抗の増加を第1導電形の半導体層を必要最低限の厚さにすることにより相殺しているため、直列抵抗を小さくすることができ、順方向電圧を低くすることができる。その結果、低い順方向電圧で、リーク電流も小さい高特性のショットキーバリア半導体装置が得られ、電子機器の軽薄短小化および省電力化に大きく寄与する。
【図面の簡単な説明】
【図1】本発明のショットキーバリア半導体装置の一実施形態の説明図である。
【図2】本発明のショットキーバリア半導体装置の他の実施形態の断面説明図である。
【図3】本発明のショットキーバリア半導体装置の他の実施形態の断面説明図である。
【図4】図1のショットキーバリア半導体装置のVF −IF 特性を示す図である。
【図5】図1のショットキーバリア半導体装置のVR −IR 特性を示す図である。
【図6】従来のショットキーバリア半導体装置の断面説明図である。
【図7】半導体層と金属層との間の障壁値と順方向電圧VF および逆方向のリーク電流IR との関係図である。
【図8】従来のショットキーバリア半導体装置の他の構造の断面説明図である。
【符号の説明】
1 半導体基板
2 n− 形半導体層
3 金属層
6 p+ 形半導体領域
Claims (4)
- 高不純物濃度の第1導電形の半導体基板と、該半導体基板上にエピタキシャル成長される低不純物濃度の第1導電形の半導体層と、該半導体層の表面側に少なくとも2以上の領域に亘り隣接して設けられる第2導電形の半導体領域と、前記半導体層および前記第2導電形の半導体領域の表面に設けられるショットキーバリアを形成する金属層とからなり、前記隣接する第2導電形の半導体領域の間隔と、該第2導電形の半導体領域の底面および前記第1導電形の半導体層の底面の間隔との比が1:1〜2になるように前記第2導電形の半導体領域が形成されてなるショットキーバリア半導体装置。
- 前記隣接する第2導電形半導体領域の間隔が、所望の逆耐圧に対して前記隣接する第2導電形半導体領域により前記第1導電形半導体層に形成される空乏層同士が接する程度の間隔になるように形成されてなる請求項1記載のショットキーバリア半導体装置。
- 前記第2導電形の半導体領域が形成されないで動作領域となる前記低不純物濃度の第1導電形の半導体層の厚さが、前記第2導電形の半導体領域の上面と前記半導体基板の上面との距離より小さくなるように、前記半導体層の表面側がエッチングされ、または前記半導体基板側の前記半導体層に第1導電形の高不純物濃度の埋込領域が形成されてなる請求項1または2記載のショットキーバリア半導体装置。
- 前記第2導電形の半導体領域が、マトリクス状に形成されてなる請求項1、2または3記載のショットキーバリア半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22845498A JP3581027B2 (ja) | 1998-08-12 | 1998-08-12 | ショットキーバリア半導体装置 |
US09/368,897 US6307244B1 (en) | 1998-08-12 | 1999-08-06 | Schottky barrier semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22845498A JP3581027B2 (ja) | 1998-08-12 | 1998-08-12 | ショットキーバリア半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000058873A JP2000058873A (ja) | 2000-02-25 |
JP3581027B2 true JP3581027B2 (ja) | 2004-10-27 |
Family
ID=16876751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22845498A Expired - Fee Related JP3581027B2 (ja) | 1998-08-12 | 1998-08-12 | ショットキーバリア半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3581027B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4744682B2 (ja) * | 2000-09-21 | 2011-08-10 | 三菱電機株式会社 | ショットキーバリアダイオード |
JP2006295062A (ja) | 2005-04-14 | 2006-10-26 | Rohm Co Ltd | 半導体装置 |
US7728403B2 (en) * | 2006-05-31 | 2010-06-01 | Cree Sweden Ab | Semiconductor device |
JP5015313B2 (ja) * | 2010-12-03 | 2012-08-29 | 三菱電機株式会社 | 半導体モジュール |
-
1998
- 1998-08-12 JP JP22845498A patent/JP3581027B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000058873A (ja) | 2000-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9905666B2 (en) | Trench schottky rectifier device and method for manufacturing the same | |
US7187054B2 (en) | Diode and method for manufacturing the same | |
US6562706B1 (en) | Structure and manufacturing method of SiC dual metal trench Schottky diode | |
US4933740A (en) | Insulated gate transistor with vertical integral diode and method of fabrication | |
JP2003142698A (ja) | 電力用半導体装置 | |
JPH0766433A (ja) | 半導体整流素子 | |
JP3581027B2 (ja) | ショットキーバリア半導体装置 | |
JPH06283727A (ja) | 電力用半導体素子 | |
JP3623687B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
TW202335308A (zh) | 寬能隙半導體元件與其製造方法 | |
GB2184599A (en) | Schottky diode for an integrated circuit | |
JP3663301B2 (ja) | ショットキーバリア半導体装置およびその製法 | |
JP3947921B2 (ja) | ショットキバリアを有する半導体装置 | |
JP3625380B2 (ja) | ショットキーバリア半導体装置およびその製法 | |
JPH10125937A (ja) | ショットキーバリア半導体装置 | |
JP2006049580A (ja) | ショットキーバリアダイオード | |
JPH10117000A (ja) | ショットキーバリア半導体装置およびその製法 | |
JPH06177404A (ja) | 半導体ダイオード | |
JPH0969637A (ja) | ダイオード | |
JPH0465876A (ja) | ショットキー・バリヤ半導体装置 | |
JPH10117001A (ja) | ショットキーバリア半導体装置およびその製法 | |
JP2006049579A (ja) | ショットキーバリアダイオード | |
JPS593867B2 (ja) | 逆導通サイリスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040721 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |