JPH10117001A - ショットキーバリア半導体装置およびその製法 - Google Patents
ショットキーバリア半導体装置およびその製法Info
- Publication number
- JPH10117001A JPH10117001A JP26965596A JP26965596A JPH10117001A JP H10117001 A JPH10117001 A JP H10117001A JP 26965596 A JP26965596 A JP 26965596A JP 26965596 A JP26965596 A JP 26965596A JP H10117001 A JPH10117001 A JP H10117001A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- region
- semiconductor
- impurity concentration
- schottky barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 逆方向特性の耐圧が大きく、かつ、順方向電
圧降下が小さいショットキーバリア半導体装置およびそ
の製法を提供する。 【解決手段】 第１導電型の半導体基板１と、該半導体
基板上に該半導体基板より低い不純物濃度でエピタキシ
ャル成長された半導体層２と、該半導体層の動作領域部
に不純物が導入されることにより周囲より不純物濃度が
高く形成された高濃度不純物領域２ａと、該高濃度不純
物領域より外周の前記半導体層の表面側に形成された第
２導電型のガードリング４と、前記高濃度不純物領域を
覆い前記ガードリングに達しないように前記半導体層の
表面に設けられた前記半導体基板より不純物濃度が低い
第１導電型の第２の半導体層６と、該第２の半導体層を
覆い前記ガードリングにかかるように表面に設けられる
ショットキーバリアを形成する金属層３とからなってい
る。
圧降下が小さいショットキーバリア半導体装置およびそ
の製法を提供する。 【解決手段】 第１導電型の半導体基板１と、該半導体
基板上に該半導体基板より低い不純物濃度でエピタキシ
ャル成長された半導体層２と、該半導体層の動作領域部
に不純物が導入されることにより周囲より不純物濃度が
高く形成された高濃度不純物領域２ａと、該高濃度不純
物領域より外周の前記半導体層の表面側に形成された第
２導電型のガードリング４と、前記高濃度不純物領域を
覆い前記ガードリングに達しないように前記半導体層の
表面に設けられた前記半導体基板より不純物濃度が低い
第１導電型の第２の半導体層６と、該第２の半導体層を
覆い前記ガードリングにかかるように表面に設けられる
ショットキーバリアを形成する金属層３とからなってい
る。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板上の動作
層とする半導体層上にショットキーバリアを形成する金
属層が設けられるショットキーバリア半導体装置および
その製法に関する。さらに詳しくは、逆方向特性の耐圧
を高く維持しながら順方向の電圧降下を小さくしたショ
ットキーバリア半導体装置およびその製法に関する。
層とする半導体層上にショットキーバリアを形成する金
属層が設けられるショットキーバリア半導体装置および
その製法に関する。さらに詳しくは、逆方向特性の耐圧
を高く維持しながら順方向の電圧降下を小さくしたショ
ットキーバリア半導体装置およびその製法に関する。
【０００２】
【従来の技術】ショットキーバリアダイオード（以下、
ＳＢＤという）は、スイッチング特性が高速で、順方向
損失が小さいため、高周波用の整流回路に広く用いられ
ている。従来のＳＢＤは、たとえば図３に示されるよう
な構造になっている。
ＳＢＤという）は、スイッチング特性が高速で、順方向
損失が小さいため、高周波用の整流回路に広く用いられ
ている。従来のＳＢＤは、たとえば図３に示されるよう
な構造になっている。
【０００３】すなわち、図３において、１はたとえばシ
リコンなどからなるｎ+ 型の半導体基板で、２は半導体
基板１の上にエピタキシャル成長された、たとえばｎ-
型の動作層となる半導体層、３はモリブデン（Ｍｏ）な
どからなり、ショットキーバリアを形成する金属層、４
は金属層３の外周近傍の半導体層２の表面側にｐ型ドー
パントが拡散されて形成されたガードリングである。５
は半導体層２の表面に熱酸化法またはＣＶＤ法などによ
り形成された、たとえばＳｉＯ2 などからなる絶縁膜で
ある。
リコンなどからなるｎ+ 型の半導体基板で、２は半導体
基板１の上にエピタキシャル成長された、たとえばｎ-
型の動作層となる半導体層、３はモリブデン（Ｍｏ）な
どからなり、ショットキーバリアを形成する金属層、４
は金属層３の外周近傍の半導体層２の表面側にｐ型ドー
パントが拡散されて形成されたガードリングである。５
は半導体層２の表面に熱酸化法またはＣＶＤ法などによ
り形成された、たとえばＳｉＯ2 などからなる絶縁膜で
ある。
【０００４】ガードリング４は、ショットキーバリアを
形成する金属層３の周辺での逆方向特性である耐圧が中
心部のそれに比して小さくなる現象があり、周辺での耐
圧を向上させるために形成されている。すなわち、ガー
ドリング４が設けられることにより、ショットキーバリ
ア周辺部での耐圧はガードリング４部のｐｎ接合により
支配されることになり、ガードリング４とｎ+ 型の半導
体基板１との距離ｄ1を大きくすることにより耐圧を大
きくすることができる。
形成する金属層３の周辺での逆方向特性である耐圧が中
心部のそれに比して小さくなる現象があり、周辺での耐
圧を向上させるために形成されている。すなわち、ガー
ドリング４が設けられることにより、ショットキーバリ
ア周辺部での耐圧はガードリング４部のｐｎ接合により
支配されることになり、ガードリング４とｎ+ 型の半導
体基板１との距離ｄ1を大きくすることにより耐圧を大
きくすることができる。
【０００５】しかし、耐圧を大きくするため、ｎ- 型の
半導体層２の厚さを厚くしてｄ1 を大きくすると、ＳＢ
Ｄの動作領域の半導体層２の厚さｄ2 も大きくなり、動
作抵抗が大きくなる。その結果、順方向電圧の降下が大
きくなり、ＳＢＤの特徴が減殺される。
半導体層２の厚さを厚くしてｄ1 を大きくすると、ＳＢ
Ｄの動作領域の半導体層２の厚さｄ2 も大きくなり、動
作抵抗が大きくなる。その結果、順方向電圧の降下が大
きくなり、ＳＢＤの特徴が減殺される。
【０００６】この問題を解決するため、たとえば特開平
４−６５８７６号公報に開示され、図４にその断面図が
示されるように、金属層３が設けられる半導体層２の表
面をエッチングして凹部を形成し、その凹部内に金属層
３を設けることにより、ｎ型の半導体層２と金属層３と
の接合面をガードリング４の表面より下側にして、ＳＢ
Ｄの動作領域の厚さｄ2 を薄くしている。なお、図４に
おいて１はｎ+ 型の半導体基板、４はｐ型領域であるガ
ードリング、５は絶縁膜である。
４−６５８７６号公報に開示され、図４にその断面図が
示されるように、金属層３が設けられる半導体層２の表
面をエッチングして凹部を形成し、その凹部内に金属層
３を設けることにより、ｎ型の半導体層２と金属層３と
の接合面をガードリング４の表面より下側にして、ＳＢ
Ｄの動作領域の厚さｄ2 を薄くしている。なお、図４に
おいて１はｎ+ 型の半導体基板、４はｐ型領域であるガ
ードリング、５は絶縁膜である。
【０００７】
【発明が解決しようとする課題】従来のガードリングが
設けられたＳＢＤで耐圧を高くし、かつ、順方向の電圧
降下を小さくするためにショットキーバリアを形成する
金属層の接触面をその周囲のガードリングの表面より低
くする方法では、特開平４−６５８７６号公報にも示さ
れているように、つぎの問題がある。すなわち、ｎ型層
とｐ型層のエッチングレートが異なるため、ガードリン
グとの境界部で段差が生じやすい。また、エッチングの
ための窓開け部では、絶縁膜の下までオーバーエッチン
グされるため、絶縁膜と半導体層との間に段差が生じや
すい。その結果、この表面に成膜される金属層や電極膜
のステップカバレジが悪く段切れが生じて耐圧が低くな
ったり、その上部の電極用金属とショートするという問
題がある。
設けられたＳＢＤで耐圧を高くし、かつ、順方向の電圧
降下を小さくするためにショットキーバリアを形成する
金属層の接触面をその周囲のガードリングの表面より低
くする方法では、特開平４−６５８７６号公報にも示さ
れているように、つぎの問題がある。すなわち、ｎ型層
とｐ型層のエッチングレートが異なるため、ガードリン
グとの境界部で段差が生じやすい。また、エッチングの
ための窓開け部では、絶縁膜の下までオーバーエッチン
グされるため、絶縁膜と半導体層との間に段差が生じや
すい。その結果、この表面に成膜される金属層や電極膜
のステップカバレジが悪く段切れが生じて耐圧が低くな
ったり、その上部の電極用金属とショートするという問
題がある。
【０００８】本発明はこのような問題を解決するために
なされたもので、金属層が設けられる半導体層の表面に
エッチングにより凹部を形成することなく、逆方向特性
の耐圧が大きく、かつ、順方向電圧降下が小さいショッ
トキーバリア半導体装置およびその製法を提供すること
を目的とする。
なされたもので、金属層が設けられる半導体層の表面に
エッチングにより凹部を形成することなく、逆方向特性
の耐圧が大きく、かつ、順方向電圧降下が小さいショッ
トキーバリア半導体装置およびその製法を提供すること
を目的とする。
【０００９】
【課題を解決するための手段】本発明によるショットキ
ーバリア半導体装置は、第１導電型の半導体基板と、該
半導体基板上に該半導体基板より低い不純物濃度でエピ
タキシャル成長された半導体層と、該半導体層の動作領
域部に不純物が導入されることにより周囲より不純物濃
度が高く形成された高濃度不純物領域と、該高濃度不純
物領域より外周の前記半導体層の表面側に形成された第
２導電型のガードリングと、前記高濃度不純物領域を覆
い前記ガードリングに達しないように前記半導体層の表
面に設けられた前記半導体基板より不純物濃度が低い第
１導電型の第２の半導体層と、該第２の半導体層を覆い
前記ガードリングにかかるように表面に設けられるショ
ットキーバリアを形成する金属層とからなっている。
ーバリア半導体装置は、第１導電型の半導体基板と、該
半導体基板上に該半導体基板より低い不純物濃度でエピ
タキシャル成長された半導体層と、該半導体層の動作領
域部に不純物が導入されることにより周囲より不純物濃
度が高く形成された高濃度不純物領域と、該高濃度不純
物領域より外周の前記半導体層の表面側に形成された第
２導電型のガードリングと、前記高濃度不純物領域を覆
い前記ガードリングに達しないように前記半導体層の表
面に設けられた前記半導体基板より不純物濃度が低い第
１導電型の第２の半導体層と、該第２の半導体層を覆い
前記ガードリングにかかるように表面に設けられるショ
ットキーバリアを形成する金属層とからなっている。
【００１０】ここに動作領域とは、金属層と半導体層と
の間でショットキーバリアが形成される領域の他、その
下部の半導体基板までを含む意味である。
の間でショットキーバリアが形成される領域の他、その
下部の半導体基板までを含む意味である。
【００１１】この構造にすることにより、ショットキー
バリアを形成する金属層の下部の動作領域となる第２の
半導体層は不純物濃度が低い半導体層であり、金属層と
ショットキーバリアを形成しながら、その層は非常に薄
く形成され得る。しかも、その半導体層の下側は高濃度
に不純物が拡散された半導体層および不純物濃度が高い
半導体基板になっているため、動作抵抗を充分に下げる
ことができる。一方、ガードリング部では、エピタキシ
ャル成長された不純物濃度が低い半導体層に設けられて
いるため、ガードリングの周囲は、不純物濃度の低い半
導体層により囲まれ、空乏層を充分に広げて耐圧を高く
維持することができる。
バリアを形成する金属層の下部の動作領域となる第２の
半導体層は不純物濃度が低い半導体層であり、金属層と
ショットキーバリアを形成しながら、その層は非常に薄
く形成され得る。しかも、その半導体層の下側は高濃度
に不純物が拡散された半導体層および不純物濃度が高い
半導体基板になっているため、動作抵抗を充分に下げる
ことができる。一方、ガードリング部では、エピタキシ
ャル成長された不純物濃度が低い半導体層に設けられて
いるため、ガードリングの周囲は、不純物濃度の低い半
導体層により囲まれ、空乏層を充分に広げて耐圧を高く
維持することができる。
【００１２】前記第２の半導体層が、多結晶または非晶
質の半導体からなることが、簡単に半導体層を形成し、
パターニングをすることができるため好ましい。
質の半導体からなることが、簡単に半導体層を形成し、
パターニングをすることができるため好ましい。
【００１３】本発明のショットキーバリア半導体装置の
製法は、（ａ）第１導電型の半導体基板の表面に該半導
体基板より不純物濃度が低い第１導電型の半導体層をエ
ピタキシャル成長し、（ｂ）前記半導体層の動作領域部
に第１導電型不純物を導入して前記半導体基板に達する
高濃度不純物領域を形成し、（ｃ）前記高濃度不純物領
域より外周の前記半導体層の表面から第２導電型不純物
を導入してガードリングを形成し、（ｄ）前記高濃度不
純物領域を覆い、かつ、前記ガードリングに達しないよ
うに前記半導体基板より不純物濃度が低く第１導電型の
第２の半導体層を設け、（ｅ）該第２の半導体層を覆
い、前記ガードリングの一部にかかるようにショットキ
ーバリアを形成する金属層を設けることを特徴とする。
製法は、（ａ）第１導電型の半導体基板の表面に該半導
体基板より不純物濃度が低い第１導電型の半導体層をエ
ピタキシャル成長し、（ｂ）前記半導体層の動作領域部
に第１導電型不純物を導入して前記半導体基板に達する
高濃度不純物領域を形成し、（ｃ）前記高濃度不純物領
域より外周の前記半導体層の表面から第２導電型不純物
を導入してガードリングを形成し、（ｄ）前記高濃度不
純物領域を覆い、かつ、前記ガードリングに達しないよ
うに前記半導体基板より不純物濃度が低く第１導電型の
第２の半導体層を設け、（ｅ）該第２の半導体層を覆
い、前記ガードリングの一部にかかるようにショットキ
ーバリアを形成する金属層を設けることを特徴とする。
【００１４】この製法により、動作領域の金属層と接す
る不純物濃度が低い半導体層はその厚さを充分に薄く制
御することができ、また、耐圧を左右する周辺部のガー
ドリング部では、エピタキシャル成長された半導体層の
不純物濃度の低い領域により充分にその厚さを確保する
ことができ、高耐圧で動作電圧の低いショットキーバリ
ア半導体装置が簡単に得られる。
る不純物濃度が低い半導体層はその厚さを充分に薄く制
御することができ、また、耐圧を左右する周辺部のガー
ドリング部では、エピタキシャル成長された半導体層の
不純物濃度の低い領域により充分にその厚さを確保する
ことができ、高耐圧で動作電圧の低いショットキーバリ
ア半導体装置が簡単に得られる。
【００１５】
【発明の実施の形態】つぎに、図面を参照しながら本発
明のショットキーバリア半導体装置およびその製法につ
いて説明をする。
明のショットキーバリア半導体装置およびその製法につ
いて説明をする。
【００１６】図１は本発明のショットキーバリア半導体
装置の一実施形態であるＳＢＤの断面説明図である。図
１において、１はたとえば不純物濃度が１×１０19程度
のｎ + 型のシリコンからなり、厚さがたとえば２００〜
２５０μｍ程度の半導体基板で、その上に不純物濃度が
たとえば１×１０15程度のｎ- 型の半導体層２が、たと
えば５μｍ程度の厚さに形成され、その中心部の動作領
域部では半導体層２の表面からさらにｎ型不純物が導入
されて半導体基板１に達する高濃度不純物領域２ａが形
成され、その周囲の不純物濃度が低い半導体層２の表面
側にガードリング４とするｐ+ 型領域が２μｍ程度の深
さに設けられている。ガードリング４の部分の半導体層
２にはさらなる不純物の拡散が行われていないため、ガ
ードリング４の下側は不純物濃度が低い半導体層２の厚
さがそのまま残り、前述の例では、ガードリング４とｎ
+ 型の半導体基板１との距離ｄ1 は３μｍ程度となって
いる。この半導体層２の表面に高濃度不純物領域２ａを
覆い、ガードリング４に達しないようにさらにｎ- 型の
第２の半導体層６が１〜２μｍ程度の厚さ設けられてい
る。この第２の半導体層６はエピタキシャル成長される
半導体単結晶層でもよいが、ポリシリコンやアモルファ
スシリコンなどの多結晶または非晶質の半導体層でもよ
い。この第２の半導体層６を覆い、ガードリング４の一
部にかかるように、モリブデン（Ｍｏ）やチタン（Ｔ
ｉ）などの半導体層とショットキーバリア（ショットキ
ー接合）を形成する金属層３が設けられている。金属層
３の上および半導体基板１の裏面にはＮｉやＡｕなどか
らなる電極が形成される（共に図示されていない）。な
お、５は絶縁膜である。
装置の一実施形態であるＳＢＤの断面説明図である。図
１において、１はたとえば不純物濃度が１×１０19程度
のｎ + 型のシリコンからなり、厚さがたとえば２００〜
２５０μｍ程度の半導体基板で、その上に不純物濃度が
たとえば１×１０15程度のｎ- 型の半導体層２が、たと
えば５μｍ程度の厚さに形成され、その中心部の動作領
域部では半導体層２の表面からさらにｎ型不純物が導入
されて半導体基板１に達する高濃度不純物領域２ａが形
成され、その周囲の不純物濃度が低い半導体層２の表面
側にガードリング４とするｐ+ 型領域が２μｍ程度の深
さに設けられている。ガードリング４の部分の半導体層
２にはさらなる不純物の拡散が行われていないため、ガ
ードリング４の下側は不純物濃度が低い半導体層２の厚
さがそのまま残り、前述の例では、ガードリング４とｎ
+ 型の半導体基板１との距離ｄ1 は３μｍ程度となって
いる。この半導体層２の表面に高濃度不純物領域２ａを
覆い、ガードリング４に達しないようにさらにｎ- 型の
第２の半導体層６が１〜２μｍ程度の厚さ設けられてい
る。この第２の半導体層６はエピタキシャル成長される
半導体単結晶層でもよいが、ポリシリコンやアモルファ
スシリコンなどの多結晶または非晶質の半導体層でもよ
い。この第２の半導体層６を覆い、ガードリング４の一
部にかかるように、モリブデン（Ｍｏ）やチタン（Ｔ
ｉ）などの半導体層とショットキーバリア（ショットキ
ー接合）を形成する金属層３が設けられている。金属層
３の上および半導体基板１の裏面にはＮｉやＡｕなどか
らなる電極が形成される（共に図示されていない）。な
お、５は絶縁膜である。
【００１７】その結果、動作領域部では、金属層３の下
にショットキーバリアを形成する不純物濃度が低い第２
の半導体層６の厚さｄ2 が１〜２μｍ程度と非常に薄く
形成されると共に、その下側はエピタキシャル成長され
た半導体層２の高濃度不純物領域２ａおよび高い不純物
濃度の半導体基板１となっている。また、ガードリング
４部では、不純物濃度が低い半導体層２の中にガードリ
ング４のｐ+ 型領域が形成されており、ｐｎ接合部の周
囲に不純物濃度の低い半導体層が充分に確保されている
ことに本発明の特徴がある。なお、高濃度不純物領域２
ａは動作領域の全体に亘って形成されていなくても、そ
の間隔が極端に広くならない限り、２個以上に分離して
形成されていてもよい。
にショットキーバリアを形成する不純物濃度が低い第２
の半導体層６の厚さｄ2 が１〜２μｍ程度と非常に薄く
形成されると共に、その下側はエピタキシャル成長され
た半導体層２の高濃度不純物領域２ａおよび高い不純物
濃度の半導体基板１となっている。また、ガードリング
４部では、不純物濃度が低い半導体層２の中にガードリ
ング４のｐ+ 型領域が形成されており、ｐｎ接合部の周
囲に不純物濃度の低い半導体層が充分に確保されている
ことに本発明の特徴がある。なお、高濃度不純物領域２
ａは動作領域の全体に亘って形成されていなくても、そ
の間隔が極端に広くならない限り、２個以上に分離して
形成されていてもよい。
【００１８】つぎに、本発明のショットキーバリア半導
体装置が低い順方向電圧で動作し、かつ、高い耐圧を有
する理由について説明をする。本発明のショットキーバ
リア半導体装置では、動作領域部では、金属層３の下側
は第２の半導体層６以外は不純物濃度が高い領域２ａお
よび半導体基板１であり、しかも第２の半導体層６はシ
ョットキーバリアを形成するための必要最小限の厚さで
非常に薄く形成されているだけであるため、動作抵抗が
小さくなる。すなわち、金属層３と接触する半導体層の
不純物濃度が低くないとショットキーバリアが形成され
ないでオーミックコンタクトとなるが、そのショットキ
ーバリアを形成するために必要な部分の半導体層のみの
不純物濃度を低くしてその下の半導体層の不純物濃度を
高くしているため、動作抵抗を充分に下げることができ
る。一方、ガードリング４は前述のように、ショットキ
ー接合の周辺部での耐圧を向上させるために設けられて
おり、周辺部での耐圧はｐｎ接合で規制される。このｐ
ｎ接合の耐圧はその接合部に形成される空乏層が広く形
成されるほど高くなる。また、この空乏層は半導体層の
不純物濃度が低い程広く形成される。本発明では、この
空乏層が形成されるｐｎ接合部分は低い不純物濃度でエ
ピタキシャル成長された半導体層２に形成されているた
め、高い不純物濃度の半導体基板１との距離ｄ2 が前述
の３μｍ程度に形成されていると５０Ｖ程度の耐圧を充
分に得ることができる。なお、半導体層２の厚さを１０
μｍ程度とすれば、４００〜６００Ｖ程度の高耐圧が得
られる。
体装置が低い順方向電圧で動作し、かつ、高い耐圧を有
する理由について説明をする。本発明のショットキーバ
リア半導体装置では、動作領域部では、金属層３の下側
は第２の半導体層６以外は不純物濃度が高い領域２ａお
よび半導体基板１であり、しかも第２の半導体層６はシ
ョットキーバリアを形成するための必要最小限の厚さで
非常に薄く形成されているだけであるため、動作抵抗が
小さくなる。すなわち、金属層３と接触する半導体層の
不純物濃度が低くないとショットキーバリアが形成され
ないでオーミックコンタクトとなるが、そのショットキ
ーバリアを形成するために必要な部分の半導体層のみの
不純物濃度を低くしてその下の半導体層の不純物濃度を
高くしているため、動作抵抗を充分に下げることができ
る。一方、ガードリング４は前述のように、ショットキ
ー接合の周辺部での耐圧を向上させるために設けられて
おり、周辺部での耐圧はｐｎ接合で規制される。このｐ
ｎ接合の耐圧はその接合部に形成される空乏層が広く形
成されるほど高くなる。また、この空乏層は半導体層の
不純物濃度が低い程広く形成される。本発明では、この
空乏層が形成されるｐｎ接合部分は低い不純物濃度でエ
ピタキシャル成長された半導体層２に形成されているた
め、高い不純物濃度の半導体基板１との距離ｄ2 が前述
の３μｍ程度に形成されていると５０Ｖ程度の耐圧を充
分に得ることができる。なお、半導体層２の厚さを１０
μｍ程度とすれば、４００〜６００Ｖ程度の高耐圧が得
られる。
【００１９】本発明によれば、動作領域部のみにさらに
第２の半導体層６が設けられているため、段差が形成さ
れるが、第２の半導体層６はその厚さが１μｍ程度と非
常に薄く、ステップカバレジが問題になることはない。
しかも、半導体層をエッチングすることにより薄くして
いないため、エッチングに伴い発生する、ガードリング
との境界部での段差やエッチングのための窓開け部での
絶縁膜の下までオーバーエッチングによる絶縁膜と半導
体層との間の段差が生じない。その結果、この表面に成
膜される金属層３や電極膜のステップカバレジが悪く段
切れが生じて耐圧が低くなったり、その上部の電極用金
属とショートするという問題が生じない。したがって、
エッチングに伴う問題を生じることなく、耐圧を充分に
向上させることができると共に、動作領域での動作抵抗
を小さく保つことができる。
第２の半導体層６が設けられているため、段差が形成さ
れるが、第２の半導体層６はその厚さが１μｍ程度と非
常に薄く、ステップカバレジが問題になることはない。
しかも、半導体層をエッチングすることにより薄くして
いないため、エッチングに伴い発生する、ガードリング
との境界部での段差やエッチングのための窓開け部での
絶縁膜の下までオーバーエッチングによる絶縁膜と半導
体層との間の段差が生じない。その結果、この表面に成
膜される金属層３や電極膜のステップカバレジが悪く段
切れが生じて耐圧が低くなったり、その上部の電極用金
属とショートするという問題が生じない。したがって、
エッチングに伴う問題を生じることなく、耐圧を充分に
向上させることができると共に、動作領域での動作抵抗
を小さく保つことができる。
【００２０】つぎに、このショットキーバリア半導体装
置の製法について、図２を参照しながら説明をする。
置の製法について、図２を参照しながら説明をする。
【００２１】まず、図２（ａ）に示されるように、不純
物濃度が１×１０19程度と高く、厚さが２００〜５００
μｍ程度の半導体基板１の表面の全面に比抵抗が０.１
〜１０Ω・ｃｍ（不純物濃度が１×１０14〜１×１０16
程度）の半導体層２を１〜５μｍ程度エピタキシャル成
長する。ついでその表面にＳｉＯ2 などの保護膜を形成
し、動作領域を形成する部分が開口するようにパターニ
ングをしてマスク１１を形成する。ついで、たとえばＰ
ＯＣｌ3 などのガス雰囲気で、マスク１１の開口部によ
り露出した半導体基板の表面にＰ（リン）などのｎ型不
純物を導入し、たとえば１１００℃程度で２時間程度拡
散して、不純物濃度が１×１０19程度と高いｎ+ 型半導
体領域（高濃度不純物領域）２ａを基板１に達するよう
に形成する。その結果、周囲には不純物濃度が低いまま
のｎ- 型の半導体層２がそのまま残る。この最初の不純
物の導入は、イオン注入により行っても良い。
物濃度が１×１０19程度と高く、厚さが２００〜５００
μｍ程度の半導体基板１の表面の全面に比抵抗が０.１
〜１０Ω・ｃｍ（不純物濃度が１×１０14〜１×１０16
程度）の半導体層２を１〜５μｍ程度エピタキシャル成
長する。ついでその表面にＳｉＯ2 などの保護膜を形成
し、動作領域を形成する部分が開口するようにパターニ
ングをしてマスク１１を形成する。ついで、たとえばＰ
ＯＣｌ3 などのガス雰囲気で、マスク１１の開口部によ
り露出した半導体基板の表面にＰ（リン）などのｎ型不
純物を導入し、たとえば１１００℃程度で２時間程度拡
散して、不純物濃度が１×１０19程度と高いｎ+ 型半導
体領域（高濃度不純物領域）２ａを基板１に達するよう
に形成する。その結果、周囲には不純物濃度が低いまま
のｎ- 型の半導体層２がそのまま残る。この最初の不純
物の導入は、イオン注入により行っても良い。
【００２２】その後、図２（ｂ）に示されるように、熱
酸化法などにより動作領域の外周部に開口部を有するマ
スク１３を形成し、ボロンなどのｐ型不純物をたとえば
１１８０℃程度で１〜５時間程度拡散しｐ+ 型のガード
リング４を形成する。
酸化法などにより動作領域の外周部に開口部を有するマ
スク１３を形成し、ボロンなどのｐ型不純物をたとえば
１１８０℃程度で１〜５時間程度拡散しｐ+ 型のガード
リング４を形成する。
【００２３】ついで、図２（ｃ）に示されるように、半
導体層２のｎ+ 型半導体領域２ａを覆うように、比抵抗
が０.１〜１０Ω・ｃｍ（不純物濃度が１×１０14〜１
×１０16程度）のｎ- 型の第２の半導体層６を１〜２μ
ｍ程度堆積する。この第２の半導体層６は、たとえばポ
リシリコンやアモルファスシリコンであればＣＶＤ法な
どにより堆積することができ、マスキングによるリフト
オフ法や、全面に堆積した後にパターニングにより必要
な部分にのみ形成することができる。その後、イオン注
入法により、または拡散法によりｎ型不純物を導入して
前述の不純物濃度が低い第２の半導体層６が形成され
る。なお、単結晶をエピタキシャル成長する場合には、
堆積部分のみを開口したマスクを形成して半導体層２
（２ａ）をシードとして選択成長させることにより、マ
スク上には堆積されず、必要な部分にのみ第２の半導体
層６を形成することができる。
導体層２のｎ+ 型半導体領域２ａを覆うように、比抵抗
が０.１〜１０Ω・ｃｍ（不純物濃度が１×１０14〜１
×１０16程度）のｎ- 型の第２の半導体層６を１〜２μ
ｍ程度堆積する。この第２の半導体層６は、たとえばポ
リシリコンやアモルファスシリコンであればＣＶＤ法な
どにより堆積することができ、マスキングによるリフト
オフ法や、全面に堆積した後にパターニングにより必要
な部分にのみ形成することができる。その後、イオン注
入法により、または拡散法によりｎ型不純物を導入して
前述の不純物濃度が低い第２の半導体層６が形成され
る。なお、単結晶をエピタキシャル成長する場合には、
堆積部分のみを開口したマスクを形成して半導体層２
（２ａ）をシードとして選択成長させることにより、マ
スク上には堆積されず、必要な部分にのみ第２の半導体
層６を形成することができる。
【００２４】ついで、図２（ｄ）に示されるように、ガ
ードリング４の一部にかかるように、半導体層２の表面
にＭｏ（モリブデン）またはＴｉ（チタン）などのショ
ットキーバリアを形成する金属層３を真空蒸着などによ
り成膜し、さらにその表面および半導体基板の裏面に図
示しないＡｕまたはＮｉなどの電極材料を蒸着し各チッ
プにダイシングすることにより、ＳＢＤのチップが形成
される。なお、半導体基板１の裏面は電極形成の前に削
って薄くされる場合もある。
ードリング４の一部にかかるように、半導体層２の表面
にＭｏ（モリブデン）またはＴｉ（チタン）などのショ
ットキーバリアを形成する金属層３を真空蒸着などによ
り成膜し、さらにその表面および半導体基板の裏面に図
示しないＡｕまたはＮｉなどの電極材料を蒸着し各チッ
プにダイシングすることにより、ＳＢＤのチップが形成
される。なお、半導体基板１の裏面は電極形成の前に削
って薄くされる場合もある。
【００２５】すなわち、本発明の製法によれば、半導体
基板１の上にエピタキシャル成長された半導体層２の動
作領域部の不純物濃度を高くしておくと共に、ガードリ
ング４の形成場所は半導体層２の不純物濃度の低い領域
を用い、動作領域部にはさらに不純物濃度が低い第２の
半導体層を設けている。その結果、ガードリング４の形
成時の拡散中にショットキーバリアを形成する不純物濃
度の低い半導体層に基板側から不純物が拡散することが
なく、正確な厚さでショットキーバリアを形成する半導
体層を形成することができ、必要最小限の厚さとして動
作抵抗を充分に下げることができる。その結果、高耐圧
で動作電圧の低いショットキーバリア半導体装置が得ら
れる。
基板１の上にエピタキシャル成長された半導体層２の動
作領域部の不純物濃度を高くしておくと共に、ガードリ
ング４の形成場所は半導体層２の不純物濃度の低い領域
を用い、動作領域部にはさらに不純物濃度が低い第２の
半導体層を設けている。その結果、ガードリング４の形
成時の拡散中にショットキーバリアを形成する不純物濃
度の低い半導体層に基板側から不純物が拡散することが
なく、正確な厚さでショットキーバリアを形成する半導
体層を形成することができ、必要最小限の厚さとして動
作抵抗を充分に下げることができる。その結果、高耐圧
で動作電圧の低いショットキーバリア半導体装置が得ら
れる。
【００２６】
【発明の効果】本発明によれば、半導体基板上の不純物
濃度が低い半導体層の動作領域部に不純物を拡散して高
濃度の不純物領域とし、さらにその上に不純物濃度の低
い第２の半導体層が形成されているため、ガードリング
形成時の拡散に影響を受けることなくショットキーバリ
アを形成する半導体層の厚さを正確に制御することがで
きる。その結果、高耐圧で動作電圧の低いショットキー
バリア半導体装置が得られる。しかも、半導体層の表面
をエッチングする必要もないので、金属層のカバレジの
問題が生じることもなく、信頼性が大幅に向上する。
濃度が低い半導体層の動作領域部に不純物を拡散して高
濃度の不純物領域とし、さらにその上に不純物濃度の低
い第２の半導体層が形成されているため、ガードリング
形成時の拡散に影響を受けることなくショットキーバリ
アを形成する半導体層の厚さを正確に制御することがで
きる。その結果、高耐圧で動作電圧の低いショットキー
バリア半導体装置が得られる。しかも、半導体層の表面
をエッチングする必要もないので、金属層のカバレジの
問題が生じることもなく、信頼性が大幅に向上する。
【図１】本発明のショットキーバリア半導体装置の一実
施形態の断面説明図である。
施形態の断面説明図である。
【図２】図１のショットキーバリア半導体装置の製造工
程を示す図である。
程を示す図である。
【図３】従来のショットキーバリア半導体装置の断面説
明図である。
明図である。
【図４】従来のショットキーバリア半導体装置の他の構
造の断面説明図である。
造の断面説明図である。
１ 半導体基板 ２ 半導体層 ３ 金属層 ４ ガードリング ６ 第２の半導体層
Claims (3)
- 【請求項１】 第１導電型の半導体基板と、該半導体基
板上に該半導体基板より低い不純物濃度でエピタキシャ
ル成長された半導体層と、該半導体層の動作領域部に不
純物が導入されることにより周囲より不純物濃度が高く
形成された高濃度不純物領域と、該高濃度不純物領域よ
り外周の前記半導体層の表面側に形成された第２導電型
のガードリングと、前記高濃度不純物領域を覆い前記ガ
ードリングに達しないように前記半導体層の表面に設け
られた前記半導体基板より不純物濃度が低い第１導電型
の第２の半導体層と、該第２の半導体層を覆い前記ガー
ドリングにかかるように表面に設けられるショットキー
バリアを形成する金属層とからなるショットキーバリア
半導体装置。 - 【請求項２】 前記第２の半導体層が、多結晶または非
晶質の半導体からなる請求項１記載のショットキーバリ
ア半導体装置。 - 【請求項３】 （ａ）第１導電型の半導体基板の表面に
該半導体基板より不純物濃度が低い第１導電型の半導体
層をエピタキシャル成長し、（ｂ）前記半導体層の動作
領域部に第１導電型不純物を導入して前記半導体基板に
達する高濃度不純物領域を形成し、（ｃ）前記高濃度不
純物領域より外周の前記半導体層の表面から第２導電型
不純物を導入してガードリングを形成し、（ｄ）前記高
濃度不純物領域を覆い、かつ、前記ガードリングに達し
ないように前記半導体基板より不純物濃度が低く第１導
電型の第２の半導体層を設け、（ｅ）該第２の半導体層
を覆い、前記ガードリングの一部にかかるようにショッ
トキーバリアを形成する金属層を設けることを特徴とす
るショットキーバリア半導体装置の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26965596A JPH10117001A (ja) | 1996-10-11 | 1996-10-11 | ショットキーバリア半導体装置およびその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26965596A JPH10117001A (ja) | 1996-10-11 | 1996-10-11 | ショットキーバリア半導体装置およびその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10117001A true JPH10117001A (ja) | 1998-05-06 |
Family
ID=17475384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26965596A Pending JPH10117001A (ja) | 1996-10-11 | 1996-10-11 | ショットキーバリア半導体装置およびその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10117001A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245237A (ja) * | 2005-03-02 | 2006-09-14 | Matsushita Electric Ind Co Ltd | ショットキバリアダイオードおよびその製造方法 |
-
1996
- 1996-10-11 JP JP26965596A patent/JPH10117001A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245237A (ja) * | 2005-03-02 | 2006-09-14 | Matsushita Electric Ind Co Ltd | ショットキバリアダイオードおよびその製造方法 |
| JP4659490B2 (ja) * | 2005-03-02 | 2011-03-30 | パナソニック株式会社 | ショットキバリアダイオードおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7851881B1 (en) | Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode | |
| US7323402B2 (en) | Trench Schottky barrier diode with differential oxide thickness | |
| US7217954B2 (en) | Silicon carbide semiconductor device and method for fabricating the same | |
| US4607270A (en) | Schottky barrier diode with guard ring | |
| US5202273A (en) | Method of manufacturing a vertical semiconductor device | |
| KR20120008506A (ko) | 반도체 장치 및 그 제조 방법 | |
| US5612547A (en) | Silicon carbide static induction transistor | |
| US6670688B2 (en) | Semiconductor device including at least one schottky metal layer surrounding PN junction | |
| JPH11243200A (ja) | 半導体装置 | |
| JP2005005486A (ja) | 炭化けい素半導体装置 | |
| US4717679A (en) | Minimal mask process for fabricating a lateral insulated gate semiconductor device | |
| CN210272370U (zh) | 一种肖特基二极管芯片 | |
| CN113658922A (zh) | 用于增强可靠性的jbs碳化硅二级管器件结构及制造方法 | |
| JPH10117001A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP2000294805A (ja) | ショットキバリアダイオード及びその製造方法 | |
| JPH10117002A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP3581027B2 (ja) | ショットキーバリア半導体装置 | |
| JPH10117000A (ja) | ショットキーバリア半導体装置およびその製法 | |
| WO2000074130A1 (en) | Discrete schottky diode device with reduced leakage current | |
| JP3067034B2 (ja) | ショットキーバリア半導体装置 | |
| JPH09307120A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP3663301B2 (ja) | ショットキーバリア半導体装置およびその製法 | |
| EP0093866A2 (en) | Schottky diode | |
| JPH0864845A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP3625380B2 (ja) | ショットキーバリア半導体装置およびその製法 |