JP2005005486A - 炭化けい素半導体装置 - Google Patents
炭化けい素半導体装置 Download PDFInfo
- Publication number
- JP2005005486A JP2005005486A JP2003167230A JP2003167230A JP2005005486A JP 2005005486 A JP2005005486 A JP 2005005486A JP 2003167230 A JP2003167230 A JP 2003167230A JP 2003167230 A JP2003167230 A JP 2003167230A JP 2005005486 A JP2005005486 A JP 2005005486A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type
- semiconductor
- groove
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】イオンの汚染による特性不良の少なく、しかも経時変化が少なく信頼性のよい半導体装置を提供するものである。
【解決手段】ｎ＋型の第１の半導体層１と、この主面上に形成されたｎ型の第２の半導体層２とからなる半導体装置において、この半導体装置の周辺に沿ってｎ型の第２の半導体層２からｎ＋型の第１の半導体層１に達する溝が形成されており、この溝表面と溝により区画されたｎ型の第２の半導体層２の表面部に絶縁膜５が形成されており、この絶縁膜５は第２の半導体層２表面部において溝より内側に窓開け部を有し、窓開け部底部に露出するｎ型の第２の半導体層２とショットキー接合を形成する第１の電極６が形成された半導体装置である。
本発明のチャネルストッパーの効果によりイオンの汚染による特性不良の少なく歩留りのよいしかも経時変化が少なく信頼性のよい半導体装置が得られた。
【選択図】 図１
【解決手段】ｎ＋型の第１の半導体層１と、この主面上に形成されたｎ型の第２の半導体層２とからなる半導体装置において、この半導体装置の周辺に沿ってｎ型の第２の半導体層２からｎ＋型の第１の半導体層１に達する溝が形成されており、この溝表面と溝により区画されたｎ型の第２の半導体層２の表面部に絶縁膜５が形成されており、この絶縁膜５は第２の半導体層２表面部において溝より内側に窓開け部を有し、窓開け部底部に露出するｎ型の第２の半導体層２とショットキー接合を形成する第１の電極６が形成された半導体装置である。
本発明のチャネルストッパーの効果によりイオンの汚染による特性不良の少なく歩留りのよいしかも経時変化が少なく信頼性のよい半導体装置が得られた。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、歩留りのよい信頼性に優れたショットキー接合半導体装置やｐｎ接合半導体装置を提供するものである。
【０００２】
【従来の技術】
ショットキー接合あるいはｐｎ接合を有する半導体装置は外部のイオンの影響により半導体表面に蓄積層やチャネルによる反転層を形成しやすい。このため、耐圧が下がったり、チャネル電流が流れてしまうことがある。酸化けい素やガラス等の絶縁膜による接合の保護膜による対策の他、拡散層によるチャネルストッパー等による対策が考えられている（例えば特許文献１、非特許文献１参照。）。
【０００３】
これらの対策が不十分であるとウェーハ工程中のイオン汚染で特性が悪くなり歩留りが低下したり、ウェーハからチップ（上記半導体装置）に切断するときの汚れや歪により歩留りが低下したり、ジャンクションコーティング樹脂やモールド樹脂のイオンによる影響により歩留りが低下することもあった。また、市場における使用中に、外部雰囲気から入ってくる水分やナトリウムイオン汚染により経時変化がおこるという信頼性の問題があった。
【０００４】
特にけい素以外の半導体では、表面処理や拡散のプロセスが確立しておらず、保護用の絶縁膜と半導体界面に準位が多く、安定した特性が得られない。更にチャネルストッパーとして高濃度層を形成しようと思っても十分な不純物を十分な深さまで添加できず、半導体表面の蓄積層や反転層による歩留り低下また経時変化の信頼性の問題は解決できない。
【０００５】
図４は従来の半導体装置の第１の例を説明するための図である。本構造はガードリング付プレーナ型のショットキーダイオードで半導体装置周辺には高濃度のチャネルストッパーが形成されている（例えば特許文献１参照。）。
【０００６】
半導体基板はｎ＋型の第１の半導体層１にエピタキシャル法でｎ型の第２の半導体層２が形成されている。ｎ型の第２の半導体層２の表面中央部にはｐ型の第１の半導体領域３が環状に形成されており、半導体装置の周辺部におけるｎ型の第２の半導体層２の表面にはｎ＋型の第２の半導体領域４が環状に形成されいる。
【０００７】
環状のｐ型の第１の半導体領域３の内側周辺部上面とｐ型の第１の半導体領域３の内側にあるｎ型の第２の半導体層２の表面にはこのｎ型の第２の半導体層２とショットキー接合を形成する第１の電極６が堆積されている。ｎ＋型の第１の半導体層１の下面には第２の電極７がオーミック接続されている。
【０００８】
環状のｐ型の第１の半導体領域３と環状のｎ＋型の第２の半導体領域４の間にあるｎ型の第２の半導体層２の表面は絶縁膜５に覆われている。更に絶縁膜５は第１の電極６が堆積されていない環状のｐ型の第１の半導体領域３の表面と、少なくとも環状のｎ＋型の第２の半導体領域４の内側ｎ／ｎ＋接合部分をまたがって形成されている。
【０００９】
半導体装置周辺において、ｎ＋型の第２の半導体領域４の表面から、ｎ型の第２の半導体層２を通り、ｎ＋型の第１の半導体層１下面の第２の電極７まで、砥石によりあるいはダイヤモンドの針により切断されウェーハ状態より分離される。
【００１０】
半導体表面が正電荷を示すイオンで汚染されるとｎ型の第２の半導体層２の表面付近に負の電荷が誘起されｎ型の第２の半導体層２が更にｎ型化され、逆耐圧はこのｎ＋化されたｎ型の第２の半導体層２と環状のｐ型の第１の半導体領域３との円筒ｐｎ接合で決まる。従って、イオン汚染により耐圧が低下してしまう。
【００１１】
第１の電極６を環状のｐ型の第１の半導体領域３の外側ｐｎ接合端を越える長さまで絶縁膜５上に延在させる（フィールドプレート構造）と、この第１の電極６に逆電界が印加されたときｎ型の第２の半導体層２中の空乏層の電界集中を和らげることができる（例えば非特許文献１参照。）。
【００１２】
また、ウェーハプロセス中に汚染させなければ、外気雰囲気、モールド樹脂などからの汚染は第１の電極６の延在させた部分、フィールドプレート構造部分で防止できる。このため、正電荷の汚染は大きな問題とならない。
【００１３】
絶縁膜５とｎ型の第２の半導体層２の界面が負電荷に汚染されたときはｎ型の第２の半導体層２の表面に正の電荷が誘起されｎ型の第２の半導体層２の表面がｐ型に反転してしまう。
【００１４】
まず第１に、ｎ＋型の第２の半導体領域４がない場合を考える。絶縁膜５が堆積されていない周辺のｎ型の第２の半導体層２の表面は負電荷によるｐ型反転層あるいは負電荷等の汚染により、ｎ型の第２の半導体層２とｎ＋型の第１の半導体層１の側面は切断による歪あるいは負電荷によるイオン伝導又はｐ型反転層により、電流が流れやすくなっているので、環状のｐ型の第１の半導体領域３から第２の電極７まで大きな逆電流が流れてしまう。
【００１５】
絶縁膜５下のｐ型のチャネルが短いときは逆電圧に比例した逆電流が流れてしまう。絶縁膜５下のｐ型のチャネルが長いときはチャネルの抵抗分とチャネルを流れる電流による電圧がチャネルをピンチオフするため逆電圧依存性の少ない一定の大きさチャネル電流である逆電流が流れる。
【００１６】
次に、ｎ＋型の第２の半導体領域４がある場合を考える。十分な濃度と深さがあれば絶縁膜５下に形成されたｐ型のチャネルは、ｎ＋型の第２の半導体領域４によりストップしチャネル電流は流れにくくなり、良好な逆特性が得られる。
【００１７】
しかしながら、ｎ＋型の第２の半導体領域４に対し十分な濃度と深さを確保することは容易ではない。ｎ＋型の第２の半導体領域４に金属膜を堆積し、この金属膜を絶縁膜５上にｎ＋型の第２の半導体領域４（チャネルストッパー）の内側の境界ｎ＋／ｎ接合を越える位置まで延在させる対策（アニユラーリング）を取ることもあるが（例えば、非特許文献１参照。）必ずしも十分でない。
【００１８】
十分にクリーンな工程が使えない場合、絶縁膜と半導体の界面の準位を十分小さくできない場合、十分高濃度で、拡散深さの深いｎ＋型の第２の半導体領域４を作製できない場合あるいはジャンクションコーティング樹脂やモールド樹脂の不純物が多い場合、外部から水分などが侵入しやすい場合などは ｎ＋型の第２の半導体領域４のチャネルストッパーとしての効果は十分でない。
【００１９】
特に、炭化けい素など化合物半導体の工程は、けい素半導体と異なり、ほとんどの工程が、十分にクリーンな工程とはいえず、絶縁膜と半導体の界面の準位を十分小さくできない絶縁膜形成工程であり、または、十分高濃度で、接合深さの深いｎ＋型の第２の半導体領域４を作製できない不純物導入工程である。
【００２０】
図５は従来の半導体装置の第２の例を説明するための図である。本構造はガードリング付のショットキーダイオードでガードリング部からｎ＋型の第１の半導体層１部分に到達する溝が形成されており、溝部が絶縁膜５で保護されているメサ型半導体装置である（例えば特許文献２。）。
【００２１】
半導体基板はｎ＋型の第１の半導体層１にエピタキシャル法でｎ型の第２の半導体層２が形成されている。ｎ型の第２の半導体層２の表面にはｐ型の第１の半導体領域３が形成されいる。ｐ型の第１の半導体領域３の中央部分がエッチングにより窓開けされこの底面にｎ型の第２の半導体層２が露出している。この露出した面に第１の電極６が堆積されショットキー接合を形成している。
【００２２】
半導体装置周辺部にはガードリングであるｐ型の第１の半導体領域３からｎ＋型の第１の半導体層１部分に到達する溝が形成されており、ｐ型の第１の半導体領域３と溝部表面が絶縁膜５で保護されている。ｎ型の第２の半導体層２は溝によりメサ構造になっている。
【００２３】
半導体装置周辺の溝部中央からｎ＋型の第１の半導体層の裏面まで、砥石によりあるいはダイヤモンドの針により切断され各半導体装置に分離される。
【００２４】
絶縁膜５と溝部の界面が非常によい状態ならば、ｐ型の第１の半導体領域３とｎ＋型の第１の半導体層１の間にあるｎ型の第２の半導体層２表面において逆電圧による電界が第１の例のプレーナ型のように電界が集中しないメサ型の利点がある。
【００２５】
負電荷によって汚染された場合、溝側面のｎ型の第２の半導体層２の表面にｐ反転層ができチャネル層が形成されてしまう。このチャネル層はｎ型の第２の半導体層２の厚さより短くチャネル層がピンチオフする効果がきかず、耐圧が低くなってしまったり、抵抗性の大きな漏れ電流が出てしまう。
【００２６】
また、この構造ではｐ型の第１の半導体領域３とｎ型の第２の半導体層２によるｐｎ接合の上に存在する絶縁膜５の部分を覆う金属膜を形成することは困難であり、フィールドプレートの効果を得ることができない。
【００２７】
図５の従来の半導体装置において溝をショットキー接合面に接する部分まで広げることも考えられる（例えば、特許文献３参照。）がショットキー接合部分をエッチングすることになるので、安定した特性を得ることが困難であった。
【００２８】
この構造において、上記第２の例同様、負電荷によって汚染された場合、溝側面のｎ型の第２の半導体層２の表面にｐ型反転層ができてしまいチャネルが形成されることになる。このチャネルはｎ型の第２の半導体層２の厚さより短くチャネルがピンチオフする前に降伏してしまうため、耐圧が出なくなってしまったり、抵抗性の大きな漏れ電流が出てしまう。
【００２９】
このように、従来の炭化けい素などの半導体装置では、半導体表面のイオンによる汚染により耐圧が低下し、漏れ電流が増加し、十分信頼性を確保することが困難であった。
【００３０】
【特許文献１】
米国特許出願公開第２００２／００４２８６２号明細書
【特許文献２】
米国特許出願公開第２００１／００５４７１５号明細書
【特許文献３】
米国特許３，５４１，４０３号公報（第３図）
【非特許文献１】
ＤＥＭＩＲ Ｓ． ＺＯＲＯＧＬＵ ｅｔ ａｌ．， ＩＥＥＥ Ｔｒａｎｓ． Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， Ｖｏｌ．ＥＤ−１９， Ｎｏ．１， ｐｐ．４−８（１９７２）
【００３１】
【発明が解決しようとする課題】
本発明は上記問題を解決しようとするものであり、イオンの汚染による特性不良の少ない、しかも経時変化が少なく信頼性のよい半導体装置を提供するものである。
【００３２】
【課題を解決するための手段】
上記問題を解決するため、絶縁膜を保護膜とするプレーナ構造のショットキー接合半導体装置やｐｎ接合半導体装置において、高濃度半導体基板をチャネルストッパーとして利用する手段を提供する。
請求項１記載の発明は、第１導電型の第１の半導体層と、前記第１の半導体層の主面上に形成された前記第１の半導体層よりも低濃度の不純物を有する第１導電型の第２の半導体層とからなる半導体装置において、前記半導体装置の周辺に沿って前記第２の半導体層の表面から前記第１の半導体層に達する溝が形成されており、前記溝表面と前記溝により区画された前記第２の半導体の表面に絶縁膜が形成されており、前記絶縁膜は前記第２の半導体の表面において前記溝より内側に窓開け部を有し、前記窓開け部の底部に露出する前記第２の半導体層とショットキー接合を形成する第１の電極が形成された炭化けい素半導体装置である。
請求項２記載の発明は前記第２の半導体層の表面に接し前記ショットキー接合周辺部に環状の第２導電型の半導体領域を形成したことを特徴とする請求項１記載の炭化けい素半導体装置である。
請求項３記載の発明は前記第１の電極を前記ショットキー接合周辺部の前記絶縁膜上まで延在した請求項１または請求項２記載の炭化けい素半導体装置である。
請求項４記載の発明は第１導電型の第１の半導体層と、前記第１の半導体層の主面上に形成された前記第１の半導体層よりも低濃度の不純物を有する第１導電型の第２の半導体層とからなる半導体装置において、前記半導体装置の周辺に沿って前記第２の半導体層の表面から前記第１の半導体層に達する溝が形成されており、前記溝表面と前記溝により区画された前記第２の半導体の表面に絶縁膜が形成されており、前記絶縁膜は前記第２の半導体の表面において前記溝より内側に窓開け部を有し、前記窓開け部の底部に露出する前記第２の半導体層の表面には第２導電型の半導体領域が形成され、前記第２導電型の半導体領域と接する第１の電極が形成された炭化けい素半導体装置である。
【００３３】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。図１は本発明の第１の実施例の構造を説明するための図である。
【００３４】
本構造はプレーナ型のショットキーダイオードでこの半導体装置の周辺にｎ＋型の第１の半導体層１に達する溝を形成し、ｎ＋型の第１の半導体層１をチャネルストッパーとして利用するものである。
【００３５】
以下、製造工程を述べる。ｎ＋型の第１の半導体層１にエピタキシャル法でｎ型の第２の半導体層２が形成され炭化けい素の半導体基板を構成している。次にｎ型の第２の半導体層２の表面からｎ＋型の第１の半導体層１に達する溝がメッシュ状に形成される。後にこの溝の中央を砥石によりあるいはダイヤモンドの針により切断し各矩形部を分離することにより各半導体装置が得られる。
【００３６】
次に溝表面とｎ型の第２の半導体層２の表面に熱酸化又はＣＶＤ法により絶縁膜５を形成する。溝によって区画されたｎ型の第２の半導体層２の中央部の絶縁膜を除去しｎ型の第２の半導体層２表面を露出させる。
【００３７】
次にＴｉを半導体基板表面に蒸着し、この蒸着膜と露出したｎ型の第２の半導体層２表面との界面でショットキー接合を形成する。Ｔｉ層の上には半田接続できるようにＮｉもしくはＡｌ／Ｎｉを蒸着し、その上に、Ｎｉの酸化を防止し半田接続しやすいようにＡｇを薄く蒸着する。
【００３８】
次に写真工程とエッチング工程を利用して、ショットキー接合面上の金属層とその周辺に延在する絶縁膜上の金属（フィールドプレート相当部）を残して、溝方面とその周辺の絶縁膜５上の金属膜を取り除き、第１の電極６を形成する。ショットキー接合面上の金属層の周辺に延在する絶縁膜上の金属（フィールドプレーと相当部）まで取り除きフィールドプレート相当部を形成しない構造とすることもできる。
【００３９】
次に半導体基板の裏面であるｎ＋型の第１の半導体層１表面にＴｉ、Ｎｉ、Ａｇの３層の金属を順次蒸着し、第２の電極７を形成する。ここでＴｉはｎ＋型の第１の半導体層１とオーミックを形成するための層であり、Ｎｉは半田接続するための層であり、ＡｇはＮｉの酸化を防止し半田との濡れをよくするための層である。
【００４０】
溝の中央を砥石によりあるいはダイヤモンドの針により切断し各矩形部を分離することにより各半導体装置が得られる。溝表面を絶縁膜５で覆い、溝の中央に歪を入れるため、本発明ではチャネルができるｎ型の第２の半導体層２の表面及びこれに接する付近は絶縁物５で保護されており、歪による欠陥や表面準位もなく経時変化に強い。
【００４１】
また、チャネルの幅はショットキー接合から溝までと溝状部からｎ＋型の第１の半導体層１表面までの十分長い距離がとれるのでピンチオフの効果が得られ、工程中あるいは使用中にイオンに汚染されて、ｎ型の第２の半導体層２の表面にチャネルができてもｎ＋型の第１の半導体層１がチャネルストッパーの役目を十分するので歩留りもよく経時変化も少なく信頼性がよい、
【００４２】
図２は本発明の第２の実施例の構造を説明するための図である。本構造はガードリング付プレーナ型のショットキーダイオードでチップ周辺にｎ＋型の第１の半導体層１に達する溝を形成し、ｎ＋型の第１の半導体層１をチャネルストッパーとして利用するものである。即ち、ショットキー接合の周りに第１の実施例にガードリングである環状のｐ型の第１の半導体領域３を加えた構造である。
【００４３】
ｎ＋型の第１の半導体層１にエピタキシャル法でｎ型の第２の半導体層２が形成され半導体基板が構成される。ｎ型の第２の半導体層２の表面に拡散マスクとしてＣＶＤ法により絶縁膜５を形成する。写真工程、エッチング工程を用いて環状のガードリング形成を予定している部分の絶縁膜５を除去して窓開けし、ｎ型の第２の半導体層２の表面を露出させる。
【００４４】
この窓開け部より、イオン注入法を用いてほう素を注入し、環状のｐ型の第１の半導体領域３を形成する。更に、ＣＶＤ法により半導体基板を絶縁膜５で覆う。
【００４５】
次にこの一部重なり合った絶縁膜５をマスクに、写真工程とエッチング工程を用いて、環状のｐ型の第１の半導体領域３より周辺で半導体装置の周辺に、ｎ型の第２の半導体層２の表面からｎ＋型の第１の半導体層１に達する溝が形成される。ウェーハ全体でみると、隣合う半導体装置間にメッシュ状に溝が存在している。後にこの溝の中央を砥石によりあるいはダイヤモンドの針により切断し各矩形部を分離することにより各半導体装置が得られる。
【００４６】
次に溝表面とｎ型の第２の半導体層２の表面に熱酸化又はＣＶＤ法により半導体基板を絶縁膜５で覆う。この環状のｐ型の第１の半導体領域３の位置から内側のｎ型の第２の半導体層２を覆う絶縁物５の中央部の絶縁膜５を写真工程、エッチング工程を用いて絶縁膜５を除去して窓開けし、この環状のｐ型の第１の半導体領域３の中央部側表面と、この内側のｎ型の第２の半導体層２の表面を露出させる。
【００４７】
次に第１の実施例と同様、Ｔｉを窓開けされた基板表面側に蒸着し、この蒸着膜とｎ型の第２の半導体層２表面を露出した表面との界面でショットキー接合を形成させる。Ｔｉの上には半田接続できるようにＮｉもしくはＡｌ／Ｎｉを蒸着し、その上に、Ｎｉの酸化を防止し、半田接続しやすいようにＡｇを薄く蒸着する。
【００４８】
次に写真工程とエッチング工程を利用して、ショットキー接合面上の金属層とその周辺に延在する絶縁膜上の金属（フィールドプレート相当部）を残して、溝表面とその周辺の絶縁膜５上の金属膜を取り除き、第１の電極６を形成する。ショットキー接合面上の金属層の周辺に延在する絶縁膜上の金属（フィールドプレーと相当部）まで取り除きフィールドプレート相当部を形成しないくてもよい。
【００４９】
次に半導体基板の裏面である、ｎ＋型の第１の半導体層１表面にＴｉ、Ｎｉ、Ａｇの３層の金属を順次蒸着し、第２の電極７を形成する。ここでＴｉはｎ＋型の第１の半導体層１とオーミックを形成するための層であり、Ｎｉは半田接続するための層であり、ＡｇはＮｉの酸化を防止し半田との濡れをよくするための層である。
【００５０】
溝の中央を砥石によりあるいはダイヤモンドの針により切断し各矩形部を分離することにより各半導体装置が得られる。溝表面を絶縁膜５で覆い、溝の中央に歪を入れるため、本発明ではチャネルができるｎ型の第２の半導体層２の表面及びこれに接する付近は絶縁物５で保護されており、経時変化に強い。また、工程中あるいは、使用中にイオンに汚染されて、ｎ型の第２の半導体層２の表面にチャネルができてもｎ＋型の第１の半導体層１がチャネルストッパーの役目を十分するので歩留りもよい。
【００５１】
図３は本発明の第３の実施例の構造を説明するための図である。本構造はプレーナ型のｐｎ接合ダイオードでチップ周辺にｎ＋型の第１の半導体層１に達する溝を形成し、ｎ＋型の第１の半導体層１をチャネルストッパーとして利用するものである。
【００５２】
ｎ＋型の第１の半導体層１にエピタキシャル法でｎ型の第２の半導体層２が形成され半導体基板が構成される。ｎ型の第２の半導体層２の表面に拡散マスクとしてＣＶＤ法により絶縁膜５を形成する。写真工程、エッチング工程を用いて矩形状に絶縁膜５を除去して窓開けし、ｎ型の第２の半導体層２の表面を露出させる。
【００５３】
この窓開け部より、イオン注入法を用いてほう素を注入し、矩形状のｐ型の第１の半導体領域３を形成する。更に、ＣＶＤ法により半導体基板を絶縁膜５で覆う。
【００５４】
以下製造工程は、本発明の第２の例と同様なので省略する。第２の例におけるショットキー接合に相当する部分もｐ型の第１の半導体領域３が形成されｐｎ接合ダイオードが作製される。歩留り、経時変化の改善の効果も第１、第２の例同様に説明できる。
【００５５】
本発明の実施例において、炭化けい素の単結晶の例を示したがＧｅ、Ｓｉ等の単結晶やＧａＡｓ、ＳｉＣ等の化合物半導体であってもよい。特にＳｉＣなどの化合物半導体は、高濃度の深い拡散が困難であり、絶縁物半導体界面も準位の少ない良好なものが得られないため、本発明による構造が特に有効である。
【００５６】
各実施例において第１の電極６が絶縁物５上まで延在していなくてもよいし、溝の部分を覆う絶縁物５の上まで伸びていてもよい。第１の電極６は、Ｔｉの他Ｍｏ、Ｔｉ、Ｃｏ、Ａｌ、Ｐｔ、Ａｕ等の金属あるいはその他の金属間化合物を用いることもできる。Ｐｔ、Ａｕ、金属間化合物は絶縁膜に対する密着性が悪いので、この膜上には絶縁物５と密着性のよいＴｉ、Ｃｒなどが用いることが望ましい。本発明はこれら電極材料に限定されるものではない。
【００５７】
ＡｌやＡｕによるボンディングによる接続が要望される場合はＮｉ−Ａｇのシステムに換えて、ＡｌやＡｕを最上層（トップ）に蒸着するのが望ましく、これ他のショットキー障壁形成用の金属あるいは、ボンディング方法に対応した電極積層システムであっても本発明の範囲に入る。
【００５８】
【発明の効果】
本発明によりイオンの汚染による特性不良の少なく歩留りのよい、しかも経時変化が少なく信頼性のよい半導体装置が得られた。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構造を説明するための図である。
【図２】本発明の第２の実施例の構造を説明するための図である。
【図３】本発明の第３の実施例の構造を説明するための図である。
【図４】従来の半導体装置の第１の例を説明するための図である。
【図５】従来の半導体装置の第２の例を説明するための図である。
【符号の説明】
１ ｎ＋型の第１の半導体層
２ ｎ型の第２の半導体層
３ ｐ型の第１の半導体領域
４ ｎ＋型の第２の半導体領域
５ 絶縁膜
６ 第１の電極
７ 第２の電極
【発明の属する技術分野】
本発明は、歩留りのよい信頼性に優れたショットキー接合半導体装置やｐｎ接合半導体装置を提供するものである。
【０００２】
【従来の技術】
ショットキー接合あるいはｐｎ接合を有する半導体装置は外部のイオンの影響により半導体表面に蓄積層やチャネルによる反転層を形成しやすい。このため、耐圧が下がったり、チャネル電流が流れてしまうことがある。酸化けい素やガラス等の絶縁膜による接合の保護膜による対策の他、拡散層によるチャネルストッパー等による対策が考えられている（例えば特許文献１、非特許文献１参照。）。
【０００３】
これらの対策が不十分であるとウェーハ工程中のイオン汚染で特性が悪くなり歩留りが低下したり、ウェーハからチップ（上記半導体装置）に切断するときの汚れや歪により歩留りが低下したり、ジャンクションコーティング樹脂やモールド樹脂のイオンによる影響により歩留りが低下することもあった。また、市場における使用中に、外部雰囲気から入ってくる水分やナトリウムイオン汚染により経時変化がおこるという信頼性の問題があった。
【０００４】
特にけい素以外の半導体では、表面処理や拡散のプロセスが確立しておらず、保護用の絶縁膜と半導体界面に準位が多く、安定した特性が得られない。更にチャネルストッパーとして高濃度層を形成しようと思っても十分な不純物を十分な深さまで添加できず、半導体表面の蓄積層や反転層による歩留り低下また経時変化の信頼性の問題は解決できない。
【０００５】
図４は従来の半導体装置の第１の例を説明するための図である。本構造はガードリング付プレーナ型のショットキーダイオードで半導体装置周辺には高濃度のチャネルストッパーが形成されている（例えば特許文献１参照。）。
【０００６】
半導体基板はｎ＋型の第１の半導体層１にエピタキシャル法でｎ型の第２の半導体層２が形成されている。ｎ型の第２の半導体層２の表面中央部にはｐ型の第１の半導体領域３が環状に形成されており、半導体装置の周辺部におけるｎ型の第２の半導体層２の表面にはｎ＋型の第２の半導体領域４が環状に形成されいる。
【０００７】
環状のｐ型の第１の半導体領域３の内側周辺部上面とｐ型の第１の半導体領域３の内側にあるｎ型の第２の半導体層２の表面にはこのｎ型の第２の半導体層２とショットキー接合を形成する第１の電極６が堆積されている。ｎ＋型の第１の半導体層１の下面には第２の電極７がオーミック接続されている。
【０００８】
環状のｐ型の第１の半導体領域３と環状のｎ＋型の第２の半導体領域４の間にあるｎ型の第２の半導体層２の表面は絶縁膜５に覆われている。更に絶縁膜５は第１の電極６が堆積されていない環状のｐ型の第１の半導体領域３の表面と、少なくとも環状のｎ＋型の第２の半導体領域４の内側ｎ／ｎ＋接合部分をまたがって形成されている。
【０００９】
半導体装置周辺において、ｎ＋型の第２の半導体領域４の表面から、ｎ型の第２の半導体層２を通り、ｎ＋型の第１の半導体層１下面の第２の電極７まで、砥石によりあるいはダイヤモンドの針により切断されウェーハ状態より分離される。
【００１０】
半導体表面が正電荷を示すイオンで汚染されるとｎ型の第２の半導体層２の表面付近に負の電荷が誘起されｎ型の第２の半導体層２が更にｎ型化され、逆耐圧はこのｎ＋化されたｎ型の第２の半導体層２と環状のｐ型の第１の半導体領域３との円筒ｐｎ接合で決まる。従って、イオン汚染により耐圧が低下してしまう。
【００１１】
第１の電極６を環状のｐ型の第１の半導体領域３の外側ｐｎ接合端を越える長さまで絶縁膜５上に延在させる（フィールドプレート構造）と、この第１の電極６に逆電界が印加されたときｎ型の第２の半導体層２中の空乏層の電界集中を和らげることができる（例えば非特許文献１参照。）。
【００１２】
また、ウェーハプロセス中に汚染させなければ、外気雰囲気、モールド樹脂などからの汚染は第１の電極６の延在させた部分、フィールドプレート構造部分で防止できる。このため、正電荷の汚染は大きな問題とならない。
【００１３】
絶縁膜５とｎ型の第２の半導体層２の界面が負電荷に汚染されたときはｎ型の第２の半導体層２の表面に正の電荷が誘起されｎ型の第２の半導体層２の表面がｐ型に反転してしまう。
【００１４】
まず第１に、ｎ＋型の第２の半導体領域４がない場合を考える。絶縁膜５が堆積されていない周辺のｎ型の第２の半導体層２の表面は負電荷によるｐ型反転層あるいは負電荷等の汚染により、ｎ型の第２の半導体層２とｎ＋型の第１の半導体層１の側面は切断による歪あるいは負電荷によるイオン伝導又はｐ型反転層により、電流が流れやすくなっているので、環状のｐ型の第１の半導体領域３から第２の電極７まで大きな逆電流が流れてしまう。
【００１５】
絶縁膜５下のｐ型のチャネルが短いときは逆電圧に比例した逆電流が流れてしまう。絶縁膜５下のｐ型のチャネルが長いときはチャネルの抵抗分とチャネルを流れる電流による電圧がチャネルをピンチオフするため逆電圧依存性の少ない一定の大きさチャネル電流である逆電流が流れる。
【００１６】
次に、ｎ＋型の第２の半導体領域４がある場合を考える。十分な濃度と深さがあれば絶縁膜５下に形成されたｐ型のチャネルは、ｎ＋型の第２の半導体領域４によりストップしチャネル電流は流れにくくなり、良好な逆特性が得られる。
【００１７】
しかしながら、ｎ＋型の第２の半導体領域４に対し十分な濃度と深さを確保することは容易ではない。ｎ＋型の第２の半導体領域４に金属膜を堆積し、この金属膜を絶縁膜５上にｎ＋型の第２の半導体領域４（チャネルストッパー）の内側の境界ｎ＋／ｎ接合を越える位置まで延在させる対策（アニユラーリング）を取ることもあるが（例えば、非特許文献１参照。）必ずしも十分でない。
【００１８】
十分にクリーンな工程が使えない場合、絶縁膜と半導体の界面の準位を十分小さくできない場合、十分高濃度で、拡散深さの深いｎ＋型の第２の半導体領域４を作製できない場合あるいはジャンクションコーティング樹脂やモールド樹脂の不純物が多い場合、外部から水分などが侵入しやすい場合などは ｎ＋型の第２の半導体領域４のチャネルストッパーとしての効果は十分でない。
【００１９】
特に、炭化けい素など化合物半導体の工程は、けい素半導体と異なり、ほとんどの工程が、十分にクリーンな工程とはいえず、絶縁膜と半導体の界面の準位を十分小さくできない絶縁膜形成工程であり、または、十分高濃度で、接合深さの深いｎ＋型の第２の半導体領域４を作製できない不純物導入工程である。
【００２０】
図５は従来の半導体装置の第２の例を説明するための図である。本構造はガードリング付のショットキーダイオードでガードリング部からｎ＋型の第１の半導体層１部分に到達する溝が形成されており、溝部が絶縁膜５で保護されているメサ型半導体装置である（例えば特許文献２。）。
【００２１】
半導体基板はｎ＋型の第１の半導体層１にエピタキシャル法でｎ型の第２の半導体層２が形成されている。ｎ型の第２の半導体層２の表面にはｐ型の第１の半導体領域３が形成されいる。ｐ型の第１の半導体領域３の中央部分がエッチングにより窓開けされこの底面にｎ型の第２の半導体層２が露出している。この露出した面に第１の電極６が堆積されショットキー接合を形成している。
【００２２】
半導体装置周辺部にはガードリングであるｐ型の第１の半導体領域３からｎ＋型の第１の半導体層１部分に到達する溝が形成されており、ｐ型の第１の半導体領域３と溝部表面が絶縁膜５で保護されている。ｎ型の第２の半導体層２は溝によりメサ構造になっている。
【００２３】
半導体装置周辺の溝部中央からｎ＋型の第１の半導体層の裏面まで、砥石によりあるいはダイヤモンドの針により切断され各半導体装置に分離される。
【００２４】
絶縁膜５と溝部の界面が非常によい状態ならば、ｐ型の第１の半導体領域３とｎ＋型の第１の半導体層１の間にあるｎ型の第２の半導体層２表面において逆電圧による電界が第１の例のプレーナ型のように電界が集中しないメサ型の利点がある。
【００２５】
負電荷によって汚染された場合、溝側面のｎ型の第２の半導体層２の表面にｐ反転層ができチャネル層が形成されてしまう。このチャネル層はｎ型の第２の半導体層２の厚さより短くチャネル層がピンチオフする効果がきかず、耐圧が低くなってしまったり、抵抗性の大きな漏れ電流が出てしまう。
【００２６】
また、この構造ではｐ型の第１の半導体領域３とｎ型の第２の半導体層２によるｐｎ接合の上に存在する絶縁膜５の部分を覆う金属膜を形成することは困難であり、フィールドプレートの効果を得ることができない。
【００２７】
図５の従来の半導体装置において溝をショットキー接合面に接する部分まで広げることも考えられる（例えば、特許文献３参照。）がショットキー接合部分をエッチングすることになるので、安定した特性を得ることが困難であった。
【００２８】
この構造において、上記第２の例同様、負電荷によって汚染された場合、溝側面のｎ型の第２の半導体層２の表面にｐ型反転層ができてしまいチャネルが形成されることになる。このチャネルはｎ型の第２の半導体層２の厚さより短くチャネルがピンチオフする前に降伏してしまうため、耐圧が出なくなってしまったり、抵抗性の大きな漏れ電流が出てしまう。
【００２９】
このように、従来の炭化けい素などの半導体装置では、半導体表面のイオンによる汚染により耐圧が低下し、漏れ電流が増加し、十分信頼性を確保することが困難であった。
【００３０】
【特許文献１】
米国特許出願公開第２００２／００４２８６２号明細書
【特許文献２】
米国特許出願公開第２００１／００５４７１５号明細書
【特許文献３】
米国特許３，５４１，４０３号公報（第３図）
【非特許文献１】
ＤＥＭＩＲ Ｓ． ＺＯＲＯＧＬＵ ｅｔ ａｌ．， ＩＥＥＥ Ｔｒａｎｓ． Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ， Ｖｏｌ．ＥＤ−１９， Ｎｏ．１， ｐｐ．４−８（１９７２）
【００３１】
【発明が解決しようとする課題】
本発明は上記問題を解決しようとするものであり、イオンの汚染による特性不良の少ない、しかも経時変化が少なく信頼性のよい半導体装置を提供するものである。
【００３２】
【課題を解決するための手段】
上記問題を解決するため、絶縁膜を保護膜とするプレーナ構造のショットキー接合半導体装置やｐｎ接合半導体装置において、高濃度半導体基板をチャネルストッパーとして利用する手段を提供する。
請求項１記載の発明は、第１導電型の第１の半導体層と、前記第１の半導体層の主面上に形成された前記第１の半導体層よりも低濃度の不純物を有する第１導電型の第２の半導体層とからなる半導体装置において、前記半導体装置の周辺に沿って前記第２の半導体層の表面から前記第１の半導体層に達する溝が形成されており、前記溝表面と前記溝により区画された前記第２の半導体の表面に絶縁膜が形成されており、前記絶縁膜は前記第２の半導体の表面において前記溝より内側に窓開け部を有し、前記窓開け部の底部に露出する前記第２の半導体層とショットキー接合を形成する第１の電極が形成された炭化けい素半導体装置である。
請求項２記載の発明は前記第２の半導体層の表面に接し前記ショットキー接合周辺部に環状の第２導電型の半導体領域を形成したことを特徴とする請求項１記載の炭化けい素半導体装置である。
請求項３記載の発明は前記第１の電極を前記ショットキー接合周辺部の前記絶縁膜上まで延在した請求項１または請求項２記載の炭化けい素半導体装置である。
請求項４記載の発明は第１導電型の第１の半導体層と、前記第１の半導体層の主面上に形成された前記第１の半導体層よりも低濃度の不純物を有する第１導電型の第２の半導体層とからなる半導体装置において、前記半導体装置の周辺に沿って前記第２の半導体層の表面から前記第１の半導体層に達する溝が形成されており、前記溝表面と前記溝により区画された前記第２の半導体の表面に絶縁膜が形成されており、前記絶縁膜は前記第２の半導体の表面において前記溝より内側に窓開け部を有し、前記窓開け部の底部に露出する前記第２の半導体層の表面には第２導電型の半導体領域が形成され、前記第２導電型の半導体領域と接する第１の電極が形成された炭化けい素半導体装置である。
【００３３】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。図１は本発明の第１の実施例の構造を説明するための図である。
【００３４】
本構造はプレーナ型のショットキーダイオードでこの半導体装置の周辺にｎ＋型の第１の半導体層１に達する溝を形成し、ｎ＋型の第１の半導体層１をチャネルストッパーとして利用するものである。
【００３５】
以下、製造工程を述べる。ｎ＋型の第１の半導体層１にエピタキシャル法でｎ型の第２の半導体層２が形成され炭化けい素の半導体基板を構成している。次にｎ型の第２の半導体層２の表面からｎ＋型の第１の半導体層１に達する溝がメッシュ状に形成される。後にこの溝の中央を砥石によりあるいはダイヤモンドの針により切断し各矩形部を分離することにより各半導体装置が得られる。
【００３６】
次に溝表面とｎ型の第２の半導体層２の表面に熱酸化又はＣＶＤ法により絶縁膜５を形成する。溝によって区画されたｎ型の第２の半導体層２の中央部の絶縁膜を除去しｎ型の第２の半導体層２表面を露出させる。
【００３７】
次にＴｉを半導体基板表面に蒸着し、この蒸着膜と露出したｎ型の第２の半導体層２表面との界面でショットキー接合を形成する。Ｔｉ層の上には半田接続できるようにＮｉもしくはＡｌ／Ｎｉを蒸着し、その上に、Ｎｉの酸化を防止し半田接続しやすいようにＡｇを薄く蒸着する。
【００３８】
次に写真工程とエッチング工程を利用して、ショットキー接合面上の金属層とその周辺に延在する絶縁膜上の金属（フィールドプレート相当部）を残して、溝方面とその周辺の絶縁膜５上の金属膜を取り除き、第１の電極６を形成する。ショットキー接合面上の金属層の周辺に延在する絶縁膜上の金属（フィールドプレーと相当部）まで取り除きフィールドプレート相当部を形成しない構造とすることもできる。
【００３９】
次に半導体基板の裏面であるｎ＋型の第１の半導体層１表面にＴｉ、Ｎｉ、Ａｇの３層の金属を順次蒸着し、第２の電極７を形成する。ここでＴｉはｎ＋型の第１の半導体層１とオーミックを形成するための層であり、Ｎｉは半田接続するための層であり、ＡｇはＮｉの酸化を防止し半田との濡れをよくするための層である。
【００４０】
溝の中央を砥石によりあるいはダイヤモンドの針により切断し各矩形部を分離することにより各半導体装置が得られる。溝表面を絶縁膜５で覆い、溝の中央に歪を入れるため、本発明ではチャネルができるｎ型の第２の半導体層２の表面及びこれに接する付近は絶縁物５で保護されており、歪による欠陥や表面準位もなく経時変化に強い。
【００４１】
また、チャネルの幅はショットキー接合から溝までと溝状部からｎ＋型の第１の半導体層１表面までの十分長い距離がとれるのでピンチオフの効果が得られ、工程中あるいは使用中にイオンに汚染されて、ｎ型の第２の半導体層２の表面にチャネルができてもｎ＋型の第１の半導体層１がチャネルストッパーの役目を十分するので歩留りもよく経時変化も少なく信頼性がよい、
【００４２】
図２は本発明の第２の実施例の構造を説明するための図である。本構造はガードリング付プレーナ型のショットキーダイオードでチップ周辺にｎ＋型の第１の半導体層１に達する溝を形成し、ｎ＋型の第１の半導体層１をチャネルストッパーとして利用するものである。即ち、ショットキー接合の周りに第１の実施例にガードリングである環状のｐ型の第１の半導体領域３を加えた構造である。
【００４３】
ｎ＋型の第１の半導体層１にエピタキシャル法でｎ型の第２の半導体層２が形成され半導体基板が構成される。ｎ型の第２の半導体層２の表面に拡散マスクとしてＣＶＤ法により絶縁膜５を形成する。写真工程、エッチング工程を用いて環状のガードリング形成を予定している部分の絶縁膜５を除去して窓開けし、ｎ型の第２の半導体層２の表面を露出させる。
【００４４】
この窓開け部より、イオン注入法を用いてほう素を注入し、環状のｐ型の第１の半導体領域３を形成する。更に、ＣＶＤ法により半導体基板を絶縁膜５で覆う。
【００４５】
次にこの一部重なり合った絶縁膜５をマスクに、写真工程とエッチング工程を用いて、環状のｐ型の第１の半導体領域３より周辺で半導体装置の周辺に、ｎ型の第２の半導体層２の表面からｎ＋型の第１の半導体層１に達する溝が形成される。ウェーハ全体でみると、隣合う半導体装置間にメッシュ状に溝が存在している。後にこの溝の中央を砥石によりあるいはダイヤモンドの針により切断し各矩形部を分離することにより各半導体装置が得られる。
【００４６】
次に溝表面とｎ型の第２の半導体層２の表面に熱酸化又はＣＶＤ法により半導体基板を絶縁膜５で覆う。この環状のｐ型の第１の半導体領域３の位置から内側のｎ型の第２の半導体層２を覆う絶縁物５の中央部の絶縁膜５を写真工程、エッチング工程を用いて絶縁膜５を除去して窓開けし、この環状のｐ型の第１の半導体領域３の中央部側表面と、この内側のｎ型の第２の半導体層２の表面を露出させる。
【００４７】
次に第１の実施例と同様、Ｔｉを窓開けされた基板表面側に蒸着し、この蒸着膜とｎ型の第２の半導体層２表面を露出した表面との界面でショットキー接合を形成させる。Ｔｉの上には半田接続できるようにＮｉもしくはＡｌ／Ｎｉを蒸着し、その上に、Ｎｉの酸化を防止し、半田接続しやすいようにＡｇを薄く蒸着する。
【００４８】
次に写真工程とエッチング工程を利用して、ショットキー接合面上の金属層とその周辺に延在する絶縁膜上の金属（フィールドプレート相当部）を残して、溝表面とその周辺の絶縁膜５上の金属膜を取り除き、第１の電極６を形成する。ショットキー接合面上の金属層の周辺に延在する絶縁膜上の金属（フィールドプレーと相当部）まで取り除きフィールドプレート相当部を形成しないくてもよい。
【００４９】
次に半導体基板の裏面である、ｎ＋型の第１の半導体層１表面にＴｉ、Ｎｉ、Ａｇの３層の金属を順次蒸着し、第２の電極７を形成する。ここでＴｉはｎ＋型の第１の半導体層１とオーミックを形成するための層であり、Ｎｉは半田接続するための層であり、ＡｇはＮｉの酸化を防止し半田との濡れをよくするための層である。
【００５０】
溝の中央を砥石によりあるいはダイヤモンドの針により切断し各矩形部を分離することにより各半導体装置が得られる。溝表面を絶縁膜５で覆い、溝の中央に歪を入れるため、本発明ではチャネルができるｎ型の第２の半導体層２の表面及びこれに接する付近は絶縁物５で保護されており、経時変化に強い。また、工程中あるいは、使用中にイオンに汚染されて、ｎ型の第２の半導体層２の表面にチャネルができてもｎ＋型の第１の半導体層１がチャネルストッパーの役目を十分するので歩留りもよい。
【００５１】
図３は本発明の第３の実施例の構造を説明するための図である。本構造はプレーナ型のｐｎ接合ダイオードでチップ周辺にｎ＋型の第１の半導体層１に達する溝を形成し、ｎ＋型の第１の半導体層１をチャネルストッパーとして利用するものである。
【００５２】
ｎ＋型の第１の半導体層１にエピタキシャル法でｎ型の第２の半導体層２が形成され半導体基板が構成される。ｎ型の第２の半導体層２の表面に拡散マスクとしてＣＶＤ法により絶縁膜５を形成する。写真工程、エッチング工程を用いて矩形状に絶縁膜５を除去して窓開けし、ｎ型の第２の半導体層２の表面を露出させる。
【００５３】
この窓開け部より、イオン注入法を用いてほう素を注入し、矩形状のｐ型の第１の半導体領域３を形成する。更に、ＣＶＤ法により半導体基板を絶縁膜５で覆う。
【００５４】
以下製造工程は、本発明の第２の例と同様なので省略する。第２の例におけるショットキー接合に相当する部分もｐ型の第１の半導体領域３が形成されｐｎ接合ダイオードが作製される。歩留り、経時変化の改善の効果も第１、第２の例同様に説明できる。
【００５５】
本発明の実施例において、炭化けい素の単結晶の例を示したがＧｅ、Ｓｉ等の単結晶やＧａＡｓ、ＳｉＣ等の化合物半導体であってもよい。特にＳｉＣなどの化合物半導体は、高濃度の深い拡散が困難であり、絶縁物半導体界面も準位の少ない良好なものが得られないため、本発明による構造が特に有効である。
【００５６】
各実施例において第１の電極６が絶縁物５上まで延在していなくてもよいし、溝の部分を覆う絶縁物５の上まで伸びていてもよい。第１の電極６は、Ｔｉの他Ｍｏ、Ｔｉ、Ｃｏ、Ａｌ、Ｐｔ、Ａｕ等の金属あるいはその他の金属間化合物を用いることもできる。Ｐｔ、Ａｕ、金属間化合物は絶縁膜に対する密着性が悪いので、この膜上には絶縁物５と密着性のよいＴｉ、Ｃｒなどが用いることが望ましい。本発明はこれら電極材料に限定されるものではない。
【００５７】
ＡｌやＡｕによるボンディングによる接続が要望される場合はＮｉ−Ａｇのシステムに換えて、ＡｌやＡｕを最上層（トップ）に蒸着するのが望ましく、これ他のショットキー障壁形成用の金属あるいは、ボンディング方法に対応した電極積層システムであっても本発明の範囲に入る。
【００５８】
【発明の効果】
本発明によりイオンの汚染による特性不良の少なく歩留りのよい、しかも経時変化が少なく信頼性のよい半導体装置が得られた。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構造を説明するための図である。
【図２】本発明の第２の実施例の構造を説明するための図である。
【図３】本発明の第３の実施例の構造を説明するための図である。
【図４】従来の半導体装置の第１の例を説明するための図である。
【図５】従来の半導体装置の第２の例を説明するための図である。
【符号の説明】
１ ｎ＋型の第１の半導体層
２ ｎ型の第２の半導体層
３ ｐ型の第１の半導体領域
４ ｎ＋型の第２の半導体領域
５ 絶縁膜
６ 第１の電極
７ 第２の電極
Claims (4)
- 第１導電型の第１の半導体層と、前記第１の半導体層の主面上に形成された前記第１の半導体層よりも低濃度の不純物を有する第１導電型の第２の半導体層とからなる半導体装置において、前記半導体装置の周辺に沿って前記第２の半導体層の表面から前記第１の半導体層に達する溝が形成されており、前記溝表面と前記溝により区画された前記第２の半導体の表面に絶縁膜が形成されており、前記絶縁膜は前記第２の半導体の表面において前記溝より内側に窓開け部を有し、前記窓開け部の底部に露出する前記第２の半導体層と前記ショットキー接合を形成する第１の電極が形成された炭化けい素半導体装置。
- 前記第２の半導体層の表面に接しショットキー接合周辺部に環状の第２導電型の半導体領域を形成したことを特徴とする請求項１記載の炭化けい素半導体装置。
- 前記第１の電極を前記ショットキー接合周辺部の前記絶縁膜上まで延在した請求項１または請求項２記載の炭化けい素半導体装置。
- 第１導電型の第１の半導体層と、前記第１の半導体層の主面上に形成された前記第１の半導体層よりも低濃度の不純物を有する第１導電型の第２の半導体層とからなる半導体装置において、前記半導体装置の周辺に沿って前記第２の半導体層の表面から前記第１の半導体層に達する溝が形成されており、前記溝表面と前記溝により区画された前記第２の半導体の表面に絶縁膜が形成されており、前記絶縁膜は前記第２の半導体の表面において前記溝より内側に窓開け部を有し、前記窓開け部の底部に露出する前記第２の半導体層の表面には第２導電型の半導体領域が形成され、前記第２導電型の半導体領域と接する第１の電極が形成された炭化けい素半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003167230A JP2005005486A (ja) | 2003-06-12 | 2003-06-12 | 炭化けい素半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003167230A JP2005005486A (ja) | 2003-06-12 | 2003-06-12 | 炭化けい素半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005005486A true JP2005005486A (ja) | 2005-01-06 |
Family
ID=34093095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003167230A Pending JP2005005486A (ja) | 2003-06-12 | 2003-06-12 | 炭化けい素半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005005486A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227495A (ja) * | 2006-02-22 | 2007-09-06 | Mitsubishi Electric Corp | ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置 |
| JP2009130084A (ja) * | 2007-11-22 | 2009-06-11 | Renesas Technology Corp | 半導体装置 |
| JP2009194225A (ja) * | 2008-02-15 | 2009-08-27 | Sumitomo Electric Ind Ltd | ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法 |
| JP2011146753A (ja) * | 2011-05-06 | 2011-07-28 | Rohm Co Ltd | 半導体装置 |
| JP2014042053A (ja) * | 2013-10-15 | 2014-03-06 | Rohm Co Ltd | 半導体装置 |
| US9691846B2 (en) | 2014-12-09 | 2017-06-27 | Toyoda Gosei Co., Ltd. | Semiconductor device including an insulating layer which includes negatively charged microcrystal |
| CN110600535A (zh) * | 2019-09-11 | 2019-12-20 | 四川洪芯微科技有限公司 | 一种肖特基二极管芯片及其制备方法 |
| CN112913034A (zh) * | 2018-10-23 | 2021-06-04 | Tdk株式会社 | 肖特基势垒二极管 |
-
2003
- 2003-06-12 JP JP2003167230A patent/JP2005005486A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227495A (ja) * | 2006-02-22 | 2007-09-06 | Mitsubishi Electric Corp | ＳｉＣ半導体装置の製造方法及びＳｉＣ半導体装置 |
| JP2009130084A (ja) * | 2007-11-22 | 2009-06-11 | Renesas Technology Corp | 半導体装置 |
| JP2009194225A (ja) * | 2008-02-15 | 2009-08-27 | Sumitomo Electric Ind Ltd | ショットキバリアダイオード、及びショットキバリアダイオードを作製する方法 |
| JP2011146753A (ja) * | 2011-05-06 | 2011-07-28 | Rohm Co Ltd | 半導体装置 |
| JP2014042053A (ja) * | 2013-10-15 | 2014-03-06 | Rohm Co Ltd | 半導体装置 |
| US9691846B2 (en) | 2014-12-09 | 2017-06-27 | Toyoda Gosei Co., Ltd. | Semiconductor device including an insulating layer which includes negatively charged microcrystal |
| US10026808B2 (en) | 2014-12-09 | 2018-07-17 | Toyoda Gosei Co., Ltd. | Semiconductor device including insulating film that includes negatively charged microcrystal |
| CN112913034A (zh) * | 2018-10-23 | 2021-06-04 | Tdk株式会社 | 肖特基势垒二极管 |
| CN112913034B (zh) * | 2018-10-23 | 2024-02-23 | Tdk株式会社 | 肖特基势垒二极管 |
| CN110600535A (zh) * | 2019-09-11 | 2019-12-20 | 四川洪芯微科技有限公司 | 一种肖特基二极管芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| US7816733B2 (en) | SiC semiconductor having junction barrier schottky device | |
| US7863682B2 (en) | SIC semiconductor having junction barrier Schottky diode | |
| JP5240966B2 (ja) | 窒化ガリウム半導体素子 | |
| CN110352498B (zh) | 沟槽mos型肖特基二极管 | |
| US9793418B2 (en) | Schottky barrier diode | |
| JP7113220B2 (ja) | 半導体素子およびその製造方法 | |
| TWI797493B (zh) | 肖特基能障二極體 | |
| JP2005005486A (ja) | 炭化けい素半導体装置 | |
| TWI750875B (zh) | 肖特基能障二極體 | |
| JP2011171421A (ja) | 半導体装置およびその製造方法 | |
| TWI790141B (zh) | 寬能隙半導體元件與其製造方法 | |
| JP3623687B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JP2009004566A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20210234038A1 (en) | Semiconductor device | |
| CN111406323B (zh) | 宽带隙半导体装置 | |
| JP6256008B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2019046977A (ja) | 半導体装置 | |
| US20240105859A1 (en) | Schottky barrier diode | |
| JPH05275719A (ja) | 半導体素子およびその製造方法 | |
| JP4860146B2 (ja) | サージ保護用半導体装置 | |
| JP3622581B2 (ja) | ショットキバリアダイオードの製造方法 | |
| JP2004319815A (ja) | 半導体装置 | |
| CN117153890A (zh) | 肖特基势垒二极管 | |
| JPH10117001A (ja) | ショットキーバリア半導体装置およびその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070823 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |