JPH06177404A - 半導体ダイオード - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 逆方向バイアス時のリーク電流を少なく、且
つ順方向バイアス時の電圧降下を小さくした、整流効率
の良好な半導体ダイオードの構造を提供する。 【構成】 ｎ形半導体基板の表面に、ｎ形の拡散層を形
成し、これを囲むように、ｐ形の拡散層４を形成し、前
記ｎ形拡散層とｐ形拡散層４とを同一のアノード電極３
にてオーミック接触させて、これらに同電位を印加し得
る構成とし、前記半導体基板１の裏面にカソード電極１
２をオーミック接触させて、電界効果型のダイオードを
形成する。ｐ形拡散層４を形成するに当たっては、前記
カソード１２・アノード３間に電圧が印加されていない
状態で、空乏層４ａ，４ａが、アノード電極３とカソー
ド電極１２との間の電流経路を遮断するように、その濃
度を決定した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体技術、更には電
界効果型の半導体ダイオードに関し、例えば、周波数の
高い電流の整流に利用して有用な半導体ダイオードに関
する。

【０００２】

【従来の技術】整流用ダイオードとして、ｐｎ接合を用
いたｐｎ接合形ダイオードや、金属と半導体との接触を
用いたショットキ・バリア・ダイオード（以下、「ＳＢ
Ｄ」と略記する。）等が公知である。このうちＳＢＤ
は、半導体と金属のエネルギー障壁のギャップを、ｐｎ
接合形ダイオードのｐｎ接合形におけるバンド・ギャッ
プより小さくすることができるため、順方向電圧降下Ｖ
_Fを小さくでき、主に整流動作の効率を重視する整流回
路等に用いられる。

【０００３】

【発明が解決しようとする課題】ところで、近年の整流
回路にあっては、周波数が高い電流の整流用途のため
に、更に短いスイッチングタイムが要求されている。ま
た、ダイオードの整流動作時の電力損失を低減させるこ
とが要求されており、これに対応すべく上記ＳＢＤにて
その順方向電圧降下Ｖ_Fを小さくする試みが行われてい
る。その一例としては、ＳＢＤでは、バンド・ギャップ
を小さくしてその順方向電圧降下Ｖ_Fを小さくすること
が提案されているが、この場合には、逆方向リーク電流
Ｉ_Rが増大すると云う不具合が生じる。

【０００４】本発明は、かかる事情に鑑みてなされたも
ので、逆方向バイアス時のリーク電流が少なく、且つ順
方向バイアス時の電圧降下が小さく、整流効率の良好な
半導体ダイオードの構造を提供することをその主たる目
的とする。この発明の前記ならびにそのほかの目的と新
規な特徴については、本明細書の記述および添附図面か
ら明らかになるであろう。

【０００５】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。即ち、本発明の半導体装置においては、半
導体基体の表面に、該基体と同導電形の第１の拡散層を
形成し、これを囲むように、基板とは逆の導電形の第２
の拡散層を形成し、前記第１の拡散層と第２の拡散層と
を同一のアノード電極にてオーミック接触させて、これ
らに同電位を印加し得る構成とし、前記半導体基体の裏
面にカソード電極をオーミック接触させるとともに、前
記第２の拡散層を形成するに当たり、前記カソード・ア
ノード間に電圧が印加されていない状態で、空乏層が、
アノード電極とカソード電極との間の電流経路を遮断す
るようにバイアスを印加しない状態で、第１の拡散層と
半導体基体に形成された電流通路を断つように、その濃
度を決定した。

【０００６】

【作用】上記ダイオードでは、ゼロバイアスの状態で、
上記第１の拡散層と第２の拡散層のｐｎ接合面から延び
る空乏層が、上記第１の拡散層を囲み、相対する部分の
空乏層と僅かに接して上記電流通路を断っているため、
この状態から順方向にバイアスされると、当該空乏層の
縮退により、電流通路が即座に形成され、このときの順
方向電圧降下は、空乏層、ｐｎ接合面の何れをも介さ
ず、従って半導体基板の抵抗成分にのみ依存することと
なる。また、逆方向にバイアスされたときには、そのま
ま上記空乏層が電流通路を断つため、逆方向リーク電流
がｐｎ接合形ダイオードと同等に低減される。

【０００７】

【実施例】以下、本発明の一実施例を添付図面を参照し
て説明する。図１は、ｎ形半導体基板１に形成された整
流ダイオード１０の縦方向の構造を示す断面図である。
この図に示すように、整流ダイオード１０は、ｎ形不純
物が高濃度（ｎ⁺⁺）に導入された半導体ウェハ１Ｂ及び
その上面に形成されたｎ形（ｎ）のエピタキシャル層１
Ａからなる半導体基体１に形成されている。そして、こ
の半導体基体１の下側にカソード用の電極１２が形成さ
れる。

【０００８】ｎ形半導体基体１の主面には、アノード用
の電極（例えばアルミ電極）３をオーミック接触させる
ための、高濃度のｎ形不純物拡散層（ｎ⁺拡散層）５が
形成されている。そしてこのｎ⁺拡散層５を囲繞するよ
うに平面形状が口形のｐ形拡散層４が形成されている。
尚、図中２は、酸化シリコン等からなる保護膜である。

【０００９】ところで、上記ｐ形拡散層４を形成するに
当たっては、詳細は後述する理由によって、アノード３
・カソード１２間に電圧が印加されていないときに（ゼ
ロバイアス時）、ｎ形半導体基板１とｐ形拡散層４との
ｐｎ接合面に形成される空乏層４ａが、アノード３と、
カソード１２との間に形成される電流通路を遮断させる
ようにする（図２）。即ち、上記拡散層４の中心部の横
幅ｈ、深さｄ、その不純物（ｐ形）の導入量は、当該空
乏層４ａ，４ａが、ゼロバイアス時に互いに接して、ア
ノード３，カソード１２間の電流通路を１点で消失させ
るように（図２に示すピンチオフ状態）その値が決定さ
れる。このときの空乏層の広がりは、ｎ⁺拡散層５を挟
んで相対する空乏層との接触が辛うじて維持される程度
（ピンチオフ状態）のものであることが望ましい。

【００１０】このようにゼロバイアスでピンチオフ状態
が発生するようにｐ形拡散層の不純物濃度、導入量、大
きさ等を制御しておくことによって、整流ダイオード１
０は、以下のように動作する。 ゼロバイアス状態では、図２に示すように、ｐｎ接合
面から延びた空乏層４ａは、ｎ⁺拡散層５を挟んで相対
するｐｎ接合面から延びた空乏層４ａと僅かに接触する
ようになっており、ｎ⁺拡散層５と、空乏層の下側の
（カソード側の）半導体基板１Ａとの電気的な接触が断
たれる。 ダイオードが順方向にバイアスされた状態では、図３
に示すように、ｐｎ接合面に広がっていた空乏層４ａ，
４ａが縮退し、ｎ⁺拡散層５とその下側の半導体基板１
Ａとの間に電流通路が即座に形成されることとなる。こ
の場合には、電流通路はｐｎ接合面にて遮断されないた
め、順方向の電流通路の抵抗値は、専ら、そのｎ⁺拡散
層５，ｎ形基板１の抵抗値に依存することとなり、この
とき、印加されたバイアス電圧に比例した電流が流れ
る。従って電流通路の面積を大きくするだけで、この抵
抗成分はこの面積拡大に反比例して小さくなり、従来の
ｐｎ接合タイプのダイオード、更にはＳＢＤに比べ良好
な立上がり特性を実現することができ（低オン抵抗の実
現）、従来のｐｎ接合形のダイオード特性（図５の破線
II）と比べて順方向電圧下降Ｖ_Fを小さくすることがで
き（図５の実線Ｉ）、整流効率の向上が図られる。 逆方向にバイアスされた場合には、空乏層の広がり
は、図２に示す状態から図４に示すように大きくなるの
みであり、逆方向電流Ｉ_Rは、空乏層の働きによって小
さく抑えられる。このとき電流通路は、近似的にその抵
抗値がｐｎ接合と同等と見なすことができ、従って、逆
耐圧Ｖ_Rを、従前のｐｎ接合形ダイオードと同等に確保
することができる。

【００１１】以上詳述したように、本実施例の整流ダイ
オード１０は、僅かでも順方向にバイアスが加わったと
きには、図３に示すように電流通路が開いて、順方向電
流が流れオン抵抗を下げ、このときの電圧降下（順方向
電圧降下）を小さくすることができる。又、逆方向にバ
イアスが加わったときには、ゼロバイアス時に電流通路
を断っていたｐｎ接合面の空乏層が更に広がるだけであ
り、逆方向のリーク電流Ｉ_Rを、ｐｎ接合形ダイオード
と同等に抑えることができ、逆耐圧Ｖ_Rを高く保持する
ことができる。また、ｐｎ接合形のダイオードにおいて
生じる少数キャリアの蓄積効果がないため、ダイオード
の逆回復時間が短くなり、周波数の高いスイッチング動
作に対処することが可能となる。

【００１２】尚、上記拡散層を形成するに当たっては、
ｐ形拡散層の、大きさ、不純物の導入量、その導入の深
さ等は、半導体基板のｎ形不純物の導入量、ｎ⁺拡散層
の大きさ等の種々のパラメータに応じて、その値が決定
される。実際には所定の条件下でｐ形不純物が導入さ
れ、これに熱処理などを加えて、最終的に当該ダイオー
ドが、上述した特性を達成するように、当該ｐ形拡散層
の広がりなどを調整する。 かかる不純物の導入の制御
に際しては、イオン打ち込み等による濃度調整を行っ
て、これにより上記制御の精度向上を図ることもでき
る。

【００１３】図６は、上記整流ダイオードの変形例を示
す、半導体基板２１の断面図である。この整流ダイオー
ド２０では、金属配線３とのオーミック接触を達成する
ためのｎ形（ｎ⁺）拡散層１５が、ｐ形拡散層４，４と
オーバーラップしていないことが異なる。このようにｎ
⁺拡散層の形状を設定した場合であっても、上記実施例
に示したダイオードと、同様の作用効果を得ることがで
きる。尚、このダイオードの製造方法等は、ｎ⁺拡散層
の大きさ（平面形状）が異なる以外は、上記実施例のそ
れと同じであり、その詳細な説明は省略する。

【００１４】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例では、ｎ形半導体基板にｐｎ接合面を形成する
ためにｐ形拡散層をした例を示したが、ｐ形半導体基板
にｎ形拡散層を形成してダイオードを構成しても同様の
作用効果を得ることができる。又、本実施例では、説明
を簡略化するために、方形のｎ⁺拡散層を囲むｐ形拡散
層の形状を口形として説明したが、これに限ることはな
く、例えば図７の平面図に示すように、長方形のｎ⁺拡
散層２５，２５…を半導体基板２２に複数個縦一列に並
べ、これを梯子形のｐ形拡散層２４にて囲繞し、全体と
して１つの整流用ダイオードを構成してもよい。

【００１５】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。本発明のダイオードは、順方向バイア
ス時には、ｐｎ接合形ダイオードや、ＳＢＤ等に比べ
て、バンドギャップに影響されない良好な電流の立上が
り特性を得ることができ、順方向電圧の低減、ひいては
整流効率の向上が図られる。また、逆バイアス時には、
ｐｎ接合形ダイオードと同等にリーク電流を小さくし、
又、逆耐圧を高く保持することができる。また、順バイ
アス時でも、ｐｎ接合からの少数キャリアの注入がほと
んどないため、多数キャリア素子となって高速動作にも
適するものとなる。

【図面の簡単な説明】

【図１】ｎ形半導体基板に形成された整流ダイオードの
縦方向の構造を示す断面図である。

【図２】ダイオードのカソード・アノード間に電圧が印
加されていない状態での空乏層の広がりを示す断面図で
ある。

【図３】ダイオードのカソード・アノード間に順方向に
電圧が印加された状態での空乏層の様子を示す断面図で
ある。

【図４】ダイオードのカソード・アノード間に逆方向に
電圧が印加された状態での空乏層の広がりを示す断面図
である。

【図５】順方向電圧を印加したときのダイオード特性を
示すグラフである。

【図６】第２実施例の整流ダイオードの縦方向の構造を
示す断面図である。

【図７】整流ダイオードのｎ形拡散層とｐ形拡散層の代
表的なレイアウトを示す平面図である。

【符号の説明】

１ 半導体基板（基体） ３ アノード ４，２４ ｐ形拡散層（第２の拡散層） ４ａ 空乏層 ５，２５ ｎ形（ｎ⁺）拡散層（第１の拡散層） １０ 整流ダイオード（電界効果型ダイオード） １２ カソード

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１の導電形の半導体基体の表面に、第
   １導電形の不純物が高濃度に導入された第１の拡散層が
   形成され、該第１の拡散層を囲むように第２の導電形の
   第２の拡散層が形成され、前記第１の拡散層及び第２の
   拡散層の表面には同一のアノード電極が、又、上記半導
   体基体の裏面にはカソード電極が夫々オーミック接触さ
   れ、第２の拡散層はアノード・カソード間に電圧が印加
   されていない状態で、空乏層がアノード電極とカソード
   電極との間の電流経路を遮断するようにその濃度が設定
   されてなることを特徴とする電界効果型半導体ダイオー
   ド。
2. 【請求項２】 ２以上の第１の拡散層が形成され、且つ
   これらを囲むように１つの連続した第２の拡散層が形成
   されていることを特徴とする請求項１に記載の電界効果
   型半導体ダイオード。