KR0136824Y1 - 바이폴라 티티엘 소자 - Google Patents

바이폴라 티티엘 소자 Download PDF

Info

Publication number
KR0136824Y1
KR0136824Y1 KR2019930002383U KR930002383U KR0136824Y1 KR 0136824 Y1 KR0136824 Y1 KR 0136824Y1 KR 2019930002383 U KR2019930002383 U KR 2019930002383U KR 930002383 U KR930002383 U KR 930002383U KR 0136824 Y1 KR0136824 Y1 KR 0136824Y1
Authority
KR
South Korea
Prior art keywords
layer
bipolar
base
ttl
specific resistance
Prior art date
Application number
KR2019930002383U
Other languages
English (en)
Other versions
KR940021349U (ko
Inventor
이병하
권주식
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR2019930002383U priority Critical patent/KR0136824Y1/ko
Publication of KR940021349U publication Critical patent/KR940021349U/ko
Application granted granted Critical
Publication of KR0136824Y1 publication Critical patent/KR0136824Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 고안은 바이폴라 티티엘(TTL) 소자에 관한 것으로 특히 오픈 콜렉터(Open Collector)회로의 에피층 형성 공정에서 비 저항(Resistivity) 및 두께(Thickness)를 변경 적용하여 브레이크 다운(Break Down)전압을 높힘으로써 고 출력 전압에서도 안정되게 동작하도록 한 바이폴라 티티엘(TTL) 소자에 관한 것이다.
이를 위하여 반도체 기판(1) 위에 매립층(2), 격리층(3), 에피층(4)을 성장시키고 베이스(5), 에미터(6)가 형성된 바이폴라 TTL 소자의 구조에 있어서, 상기 에피층(4)은 0.63 ~ 0.77 Ω·CM의 비 저항을 갖도록 하고, 상기 에피층(4)과 베이스(5)와의 간격을 4.1 ∼ 4.9μm 범위내에서 형성되도록 한 것이다.

Description

바이폴라 티티엘(TTL) 소자
제1도는 일반적인 바이폴라 TTL 소자의 오픈 콜렉터 회로도.
제2도는 일반적인 바이폴라 TTL 소자의 구조도.
제3도는 일반적인 바이폴라 TTL 소자의 초기 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 매립층
3 : 격리층 4 : 에피층
5 : 베이스 6 : 에미터
7 : 절연막 8 : 금속배선
9 : 보호막
본 고안은 바이폴라 티티엘(TTL) 소자에 관한 것으로 특히 오픈 콜렉터(Open Collector)회로의 에피층 형성 공정에서 비 저항(Resistivity) 및 두께(Thickness)를 변경 적용하여 브레이크 다운(Break Down)전압을 높힘으로써 고 출력 전압에서도 안정되게 동작 하도록 한 바이폴라 티티엘(TTL) 소자에 관한 것이다.
바이폴라 TTL 소자 중 오픈 콜렉터의 일반적인 회로도는 제1도에 도시된 바와같이 출력측(OUT)이 오픈 콜렉터 타입의 트랜지스터로 구성되어 있으며, 이러한 종래의 오픈 콜렉터 회로의 출력 트랜지스터의 구조는 제2도에 도시된 바와 같다.
즉 P 타입의 반도체 기판(1)위에 N+매립층(2)을 형성한 다음, 격리층(3) 형성에 따른 비 저항을 0.43 ~ 0.57 Ω·CM 및 두께 3.6 ∼ 4.4μm의 N-에피층(4)을 성장시키고 베이스(5), 에미터(6) 공정을 진행한다.
그 다음 전면에 절연막(7)을 증착한 후 상기 절연막(7)의 소정 부분을 에치하여 금속배선 영역을 오픈(OPEN)하고 전면에 금속배선(8)을 증착 및 포토 에치하여 금속배선을 형성한 다음 전면에 걸쳐 보호막(9)을 도포함으로써 오픈 콜렉터 회로의 출럭 트랜지스터의 구조를 완료하게 된다.
상기와 같은 바이폴라 TTL소자의 오픈 콜렉터 타입의 구조는 타 출력측의 브레이크 다운 전압이 30V 이상이 될 수 있으며, 이는 출력과 그라운드 관계 즉 에미터와 베이스간 단락 상태에서의 브레이크 다운 전압 (이하 BVCES라함)이 동일한 상태이며 오픈콜렉터시 고전압 포싱(FORCING)이 가능하게 된다.
제3도에 도시된 일반적인 바이폴라 TTL소자의 초기 제조 공정도 에서와 같이 오픈 콜렉터 트랜지스터의 BVCES는 애벌런치 브레이크 다운 타입으로서 기판 물질(에피층)의 농도에 의해 좌우 된다.
즉 비 저항이 0.5Ωcm인 기판의 경우 실험치에 의하면 브레이크 다운 전압은 약 50V가 된다. 이 값은 최대 디플렉션 폭(DEPLETION WIDTH : 이하 WD라함)이 충분할 경우이고, 만약 베이스(5)와 매립층(2)간의 간격(이하 Wd라함)이 디플렉션 폭(WD)보다 작을 경우 BVCES는 Wd에 좌우된다.
따라서 기존의 에피층 형성 공정으로 제조된 오픈 콜렉터 구조의 BVCES는 WD 보다 Wd 에 좌우되어 30V 이하로 될 경우가 발생하여 바이폴라 TTL 소자의 특성 및 신뢰성을 악화시키는 요인이 되었던 것이다.
본 고안은 상기와 같은 문제점을 해결하기 위하여 30V 이상의 고 출력 전압에서 동작하는 오픈 콜렉터 회로인 출력 트랜지스터의 브레이크 다운 전압을 30V 이상 유지시켜 바이폴라 TTL 소자 동작의 안정성 및 신뢰성을 향상 시키는데 본 고안의 목적이 있는 것이다.
본 고안은 반도체 기판(1)위에 매립층(2), 격리층(3), 에피층(4)을 성장시키고 베이스(5), 에미터(6)가 형성된 바이폴라 TTL 소자의 구조에 있어서, 상기 에피층(4)은 0.63 ~ 0.77 Ω·CM의 비 저항을 갖도록 하고, 상기 에피층(4)과 베이스(5)와의 간격을 4.1 ~ 4.9μm 범위내에서 형성토록 한 것이다.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 갈다.
제3도는 일반적인 바이폴라 티티엘(TTL) 소자의 초기 제조 공정도에 의해 본 고안을 설명하면, 먼저 P 타입의 반도체 기판(1)위에 N+매립층(2)을 형성한 다음, 격리층(3) 형성 후 비 저항(ρ)을 0.63 ~ 0.77 Ω·CM로 하고, 베이스와의 간격을 4.1 ~ 4.9μm를 갖도록 N-에피층(4)을 성장시킨 다음 베이스(5), 에미터(6)형성 공정을 진행한다.
이후의 제조 공정은 일반적인 TTL소자의 제조 공정에 따른다.
즉 오픈 콜렉터 회로의 브레이크 다운 전압(BV)은
BV ∝ ρ ·으로 된다.
(여기서 ρ는 에피층의 비 저항 값이며, Wd는 베이스와 매립층간의 간격이고, WD는 최대 디플렉션 폭이며, α는 코렉션 팩터(CORRECTION FACTOR)이다.)
상기 식에서 알수 있듯이 브레이크 다운 전압(BV)은 에피층(4)의 비 저항값 ρ 및 베이스(5)와 매립층(2)간의 간격 Wd에 비례하게 된다.
따라서 실험치에 의하면 에피층(4)의 비 저항값은(ρ)은 0.63 ~ 0.77 Ω·CM로 하고, 베이스(5)와 매립층(2)간의 간격(Wd)은 4.1 ∼ 4.9μm의 간격을 갖도록 하면 30V 이상의 고 출력 전압에서 동작하는 오픈 콜렉터 회로인 출력 트랜지스터의 브레이크 다운 전압을 30V이상 유지시킬수 있다.
이상에서 상술한 바와 같이 본 고안에 따른 바이폴라 티티엘(TTL) 소자는 에피층(4)은 0.63 ∼ 0.77 Ω·CM의 비 저항을 갖도록 하고, 상기 에피층(4)과 베이스(5)와의 간격을 4.1 ~ 4.9μm 범위내에서 형성 함으로서 오픈 콜렉터 회로인 출력 트랜지스터의 브레이크 다운전압이 낮음으로 인해 발생되는 누설전류 및 고 출력 전류 불량을 개선하여 바이폴라 TTL소자 동작의 안정성 및 신뢰성을 향상 시킬수 있는 것이다.

Claims (1)

  1. 반도체 기판(1) 위에 매립층(2), 격리층(3), 에피층(4)을 성장시키고 베이스(5), 에미터(6)가 형성된 바이폴라 TTL 소자에 있어서, 상기 에피층(4)은 0.63 ~ 0.77 Ω·CM의 비 저항을 갖도록 하고, 상기 에피층(4)과 베이스(5)와의 간격을 4.1 ~ 4.9μm 범위내에서 형성토록 한 것을 특징으로 하는 바이폴라 티티엘(TTL) 소자.
KR2019930002383U 1993-02-22 1993-02-22 바이폴라 티티엘 소자 KR0136824Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930002383U KR0136824Y1 (ko) 1993-02-22 1993-02-22 바이폴라 티티엘 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930002383U KR0136824Y1 (ko) 1993-02-22 1993-02-22 바이폴라 티티엘 소자

Publications (2)

Publication Number Publication Date
KR940021349U KR940021349U (ko) 1994-09-24
KR0136824Y1 true KR0136824Y1 (ko) 1999-02-18

Family

ID=19351047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930002383U KR0136824Y1 (ko) 1993-02-22 1993-02-22 바이폴라 티티엘 소자

Country Status (1)

Country Link
KR (1) KR0136824Y1 (ko)

Also Published As

Publication number Publication date
KR940021349U (ko) 1994-09-24

Similar Documents

Publication Publication Date Title
US20090057711A1 (en) Semiconductor device with a u-shape drift region
US20020137318A1 (en) Field effect transistor structure and method of manufacture
US20020171116A1 (en) Method for fabricating forward and reverse blocking devices
JP5054255B2 (ja) シリコン・カーバイド・パワー・トランジスタの最大電圧を増大させるための構造
ITMI970094A1 (it) Substrato epitassiale di concentrazione graduata per dispositivo a semiconduttori avente una diffusione di completamento della
JPH0216591B2 (ko)
EP2244299A1 (en) MOS transistor for power applications and corresponding integrated circuit and manufacturing method
EP0071335B1 (en) Field effect transistor
JP3641489B2 (ja) 多機能電子部品、とくに負性動抵抗素子、およびその製造方法並びに使用方法
KR0134887B1 (ko) 쌍극성 트랜지스터 및 그 제조방법
US4264857A (en) Constant voltage threshold device
KR102392244B1 (ko) 실리콘 카바이드 쇼트키 다이오드
CN107667417B (zh) 具有接触的深阱区域的晶体管
KR0136824Y1 (ko) 바이폴라 티티엘 소자
US4054989A (en) High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same
US6236100B1 (en) Semiconductor with high-voltage components and low-voltage components on a shared die
KR100485131B1 (ko) 반도체 소자의 접합 마감 구조
JP2712098B2 (ja) 半導体装置
EP0724779B1 (en) A variable capacitance semiconductor diode
JP3255698B2 (ja) 高安定ツェナーダイオード
JPH05283703A (ja) Ｄｍｏｓｔ接合絶縁破壊の向上
KR100277680B1 (ko) 개선된 엘아이지비티 전력소자
KR0178315B1 (ko) 수평형 바이폴라 모드 전계 효과 트랜지스터
EP4170730A1 (fr) Dispositif électronique comprenant des transistors
KR930000905B1 (ko) 고농도의 표면 에피텍셜층을 갖는 집적소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20041116

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee