ITMI970094A1 - Substrato epitassiale di concentrazione graduata per dispositivo a semiconduttori avente una diffusione di completamento della - Google Patents

Substrato epitassiale di concentrazione graduata per dispositivo a semiconduttori avente una diffusione di completamento della Download PDF

Info

Publication number
ITMI970094A1
ITMI970094A1 IT97MI000094A ITMI970094A ITMI970094A1 IT MI970094 A1 ITMI970094 A1 IT MI970094A1 IT 97MI000094 A IT97MI000094 A IT 97MI000094A IT MI970094 A ITMI970094 A IT MI970094A IT MI970094 A1 ITMI970094 A1 IT MI970094A1
Authority
IT
Italy
Prior art keywords
epitaxial layer
region
microns
concentration
thickness
Prior art date
Application number
IT97MI000094A
Other languages
English (en)
Inventor
Niraj Ranjan
Original Assignee
Int Rectifier Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Rectifier Corp filed Critical Int Rectifier Corp
Publication of ITMI970094A1 publication Critical patent/ITMI970094A1/it
Application granted granted Critical
Publication of IT1289920B1 publication Critical patent/IT1289920B1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

DESCRIZIONE
di una domanda di Brevetto d'invenzione dal titolo:
"SUBSTRATO EPITASSIALE DI CONCENTRAZIONE GRADUATA PER DISPOSITIVO A SEMICONDUTTORI AVENTE UNA DIFFUSIONE DI COMPLETAMENTO DELLA SUPERFICIE"
DOMANDA CORRELATA
Questa domanda rivendica la priorità della domanda provvisoria con numero di serie 60/010.162, depositata il 18 gennaio 1996.
CAMPO DELL'INVENZIONE
Quest'invenzione si riferisce ai dispositivi a semiconduttori, e più in particolare si riferisce ad un nuovo substrato epitassiale per ricevere le giunzioni di un dispositivo a semiconduttori per alta tensione che utilizza una tecnica di doppio completamento della superficie.
FONDAMENTI DELL'INVENZIONE
I dispositivi a semiconduttori per alta tensione comunemente utilizzano una regione di completamento della superficie che è una regione di bassa concentrazione fra le aree di elevata differenza di potenziale. La regione di completamento della superficie si impoverisce di conduttori quando aumenta la differenza di tensione, ed è completamente impoverita prima che sia applicata la massima differenza di tensione. Nella tecnica di doppio completamento della superficie esistono due regioni di completamento della superficie di polarità opposte, entrambe le quali si impoveriscono quando aumenta la differenza di potenziale applicata. Un tale dispositivo e i vantaggi dell 'utilizzo della tecnica di doppio completamento della superficie sono descritti in dettaglio nel brevetto USA No. 4.866.495.
Nei dispositivi per alta tensione che utilizzano la tecnica di doppio completamento della superficie, la regione di completamento della superficie di una polarità viene creata tramite l'impianto e la diffusione di opportuni droganti in uno strato a crescita epitassiale di polarità opposta. La regione epitassiale strozzata dalla regione di completamento della superficie diffusa serve come la seconda regione di completamento della superficie. L'elevata tensione di rottura viene ottenuta quando la carica nello strato di completamento della superficie superiore (diffuso) è controllato ad approssimativamente 1x10<12 >atomi/cm<2 >e la carica nella regione inferiore di completamento della superficie ( epitassiale strozzata) è controllata ad approssimativamente 1,5-2x10<12 >atomi/cm<2>. uno svantaggio di una tale costruzione è che quando varia leggermente la profondità dello strato diffuso di completamento della superficie, la carica nella regione epitassiale strozzata varia sostanzialmente di modo che viene perduto il controllo della sovratensione di rottura.Questo effetto deve essere eliminato usando uno strato epitassiale più spesso.Lo strato epitassiale più spesso ha diversi svantaggi:
1. Sono necessarie diffusioni di isolamento più profonde per isolare elettricamente fra loro parti differenti del circuito in un circuito integrato, cosa che richiede tèmpi di diffusione più lunghi per temperature pari o superiori a 1200°C cosa che provoca una produzione inferiore.
2. Tempi di diffusione molto lunghi a 1200°C o temperatura superiore provocano maggiori difetti cosa che provoca una resa inferiore.
3. I tempi di diffusione lunghi a 1200°C o temperatura superiore provocano anche una diffusione più ampia dell'isolamento a causa della maggiore diffusione laterale, in tal modo riducendo la quantità di area utile di un microcircuito.
BREVE DESCRIZIONE DELL'INVENZIONE
In accordo con la presente invenzione, lo spessore dello strato epitassiale è sostanzialmente ridotto,ma la distribuzione della caricha viene modificata. Pertanto la maggioranza (superiore a circa 75% e preferibilmente superiore a 80%) della carica di completamento della superficie inferiore (regione epitassiale strozzata) è proseguita nel fondo per uno spessore da 1 a 4 micron dello strato epitassiale o in circa il 25% del fondo o preferibilmente nel 20% dello strato epitassiale. La porzione superiore dello strato epitassiale è drogata in modo molto più limitato e contiene una porzione molto limitata della carica di completamento della superficie di fondo.
La maggiore carica della regione epitassiale inferiore può essere introdotta all'inizio della lavorazione del wafer (substrato) tramite uno dei due mezzi:
1. Tramite impianto di opportuni droganti nei wafer del substrato seguito da diffusione, prima della crescita epitassiale, della regione leggermente drogata.
2. Tramite un processo di crescita epitassiale nel quale uno strato epitassiale sottile molto drogato viene fatto crescere come prima cosa e quindi è seguito da una crescita epitassiale leggermente drogata più spessa.
Nella struttura risultante, una variazione della profondità della regione di completamento della superficie superiore (diffusa) avrà un effetto molto più limitato sulla carica contenuta entro la regione strozzata sotto di essa. Questo provoca un migliore controllo della tensione di rottura con uno strato epitassiale molto più sottile per una data tensione di rottura. Lo strato epitassiale più sottile, a sua volta, riduce il tempo della lavorazione di diffusione richiesto per formare le diffusioni di isolamento e le diffusioni di isolamento hanno un'estensione laterale più limitata e richiedono un'area inferiore del microcircuito.
Come ulteriore caratteristica dell'invenzione, le caratteristiche di polarizzazione inversa a temperatura elevata di un dispositivo finito sono perfezionate sostanzialmente tramite l'uso di anelli di polisilicio distanziati lateralmente nell'ossido di isolamento sulla superficie del dispositivo, e tramite l'uso della metallizzazione sull'ossido che copre l'elettrodo di gate per evitare che ioni contaminanti della carcassa di materiale plastico vengano dispersi nella regione dei canali.
La robustezza del dispositivo finito viene migliorata tramite l'uso di barre di cortocircuito distanziate che cortocircuitano parzialmente un dispositivo NMOS in un dispositivo di sfasamento dei livelli dei canali N.
BREVE DESCRIZIONE DEI DISEGNI
I disegni allegati illustrano:
- La Figura 1 illustra una sezione trasversale di una porzione di un microcircuito contenente un diodo per alta tensione in un dispersore isolato in uno strato epitassiale della tecnica precedente convenzionale;
- La Figura 2 illustra il modo con il quale la presente invenzione ridistribuisce la carica nello strato epitassiale della Figura 1, permettendo l'uso di uno strato epitassiale più sottile e un migliore controllo della tensione di rottura;
- La Figura 3 illustra l'uso dell'invenzione per un MOSFET a conduzione laterale a canali N che può essere in un altro dispersore del microcircuito della Figura 2;
- La Figura 4 illustra il modo con il quale l'invenzione può essere implementata in un MOSFET a canali P per alta tensione; - La Figura 5 illustra ima struttura ad anello di polisilicio, alcuni anelli della quale sono flottanti, per terminare le regioni di alta tensione del dispositivo della Figura 3, ed illustra i corto-circuiti periodici del NMOSFET ;
- La Figura 5a è una vista in pianta della Figura 5;
- La Figura 6 è una vista in sezione trasversale di un ponte di contatto di source per evitare che i contaminati ionici raggiungano l'area dei canali.
DESCRIZIONE DETTAGLIATA DEI DISEGNI
Con riferimento dapprima alla Figura 1, viene illustrato un diodo a conduzione orizzontale della tecnica precedente, le giunzioni del quale sono formate in un dispersore N- 10 di uno strato epitassiale N- di silicio monocristallino , depositato sopra un substrato di tipo P 11. Una diffusione N+ fornisce un contatto di bassa resistenza all'elettrodo anodico 12 avente il terminale "A". L'elettrodo a forma di anello 13 è il catodo del dispositivo "K". Lo strato epitassiale 10 ( talvolta indicato "epi" ) è diviso in una pluralità di dispersori isolati 20, 21 e 22, per esempio tramite una o più diffusioni di isolamento di tipo P come una diffusione 23 che può avere una topologia a forma di anello, ma può avere una qualsiasi altra topologia desiderata. Il contatto catodico 13 è depositato sopra la regione P+ 23. La diffusione 23 deve essere abbastanza profonda da intercettare il confine P/N fra le regioni 10 e 11 per isolare le regioni o i dispersori 20, 21 e 22.
I dispersori 21 e 22 possono contenere una qualsiasi giunzione desiderata, formando dei diodi, dei dispositivi a gate KOS e/o dispositivi bipolari in una qualsiasi configurazione desiderata di circuito discreto o integrato.
Quando il dispositivo della Figura 1 è un dispositivo per alta tensione, per esempio, superiore a 600 volt, può essere prevista una regione P- 30 di completamento della superficie a forma di anello, che ha una carica totale di circa lx10<12 >atomi/cm<2 >e tende ad impoverirsi completamente quando è applicata la tensione di inversione massima fra gli elettrodi 12 e 13 del diodo. Per evitare la rottura per foratura per una polarizzazione inversa, lo strato epitassiale della tecnica precedente 10 per l’utilizzo ad alta tensione, per esempio di 600 volt o superiore, fu realizzato con uno spessore di circa 20-25 micron e aveva una resistività N-uniforme misurata sulla sua superficie di circa 3 ohm.cm.
Come risultato dello strato epitassiale relativamente spesso 10, la diffusione di isolamento del tipo P 23 diviene anch'essa relativamente ampia a causa della diffusione laterale. Questo provoca il fatto che la diffusione 23 occupi una porzione relativamente ampia dell'area totale del microcircuito, riducendo l'area utile dei vari dispersori contenenti giunzioni. Inoltre lo strato epitassiale più spesso 10 aumenta il costo del wafer dal quale sono formati i singoli microcircuiti (o matrici) , aumenta il tempo di lavorazione e provoca un danno addizionale a causa della necessità di un più lungo tempo di lavorazione ad alta temperatura. La regione 30 ha tipicamente una profondità di circa 5 micron. Quando questa profondità viene modificata a causa della variazione della fabbricazione, la strozzatura epitassiale sotto la regione 30 avrà un effetto maggiore sulla carica sottostante, salvo che la concentrazione della carica sia ridotta per esempio usando un volume di strato epitassiale elevato sotto la regione 30.
In accordo con la presente invenzione e come illustrato nella Figura 2, nella quale i numeri simili a quelli della Figura 1 indicano elementi similari, la stessa concentrazione totale di conduttori N nello strato 10 della Figura 1 è utilizzata nella Figura 2, ma è ridistribuita applicando una maggiore percentuale della concentrazione totale in una porzione 40 di piccolo spessore sul fondo dello strato epitassiale 10. Per esempio la regione 40 può avere uno spessore di 10-40% dello spessore totale dello strato 10, ma avrà una concentrazione pari a due-quattro volte la concentrazione dello strato 10.
Tuttavia la combinazione dello spessore e della concentrazione della regione 40 dovrebbe provocare una carica totale di 1,2-1, 5 x10<12 >atomi/cm<2 >in questa regione. Nella forma di realizzazione preferita dell'invenzione, la regione 40 ha uno spessore di 2 micron e ha una concentrazione di drogaggio di circa 7 x 10<15 >atomi/cm<3 >.
Ridistribuendo la carica locale nella regione 10 come descritto sopra, lo spessore dello strato o della regione epitassiale 10 viene ridotto sostanzialmente, per esempio da 20 micron a 10 micron per una tensione di rottura di 600V. Quindi questo riduce sostanzialmente la profondità richiesta per la diffusione dello isolamento 23, e pertanto della sua area laterale.
Conseguentemente una maggiore area viene riservata sul microcircuito per i circuiti o componenti attivi. Inoltre il tempo richiesto per guidare la diffusione 23 è ridotto sostanzialmente, per esempio, da 24 ore per uno strato epitassiale con spessore di 20 micron fino a 6 ore per uno strato epitassiale con spessore di 10 micron.
Infine dato che solo una piccola parte della carica totale nella regione epitassiale strozzata sotto la regione di completamento della superficie 30 esce dalla porzione superiore dello strato epitassiale (regione 10) , la variazione della profondità della regione 30 avrà un effetto inferiore sulla carica nella regione epitassiale strozzata.
Il substrato 11 può essere un qualsiasi substrato di tipo P-convenzionale, e può avere uno spessore da 5 a 25 mils (0,127-0,635 micron) . La resistività del substrato viene scelta in base al valore richiesto di tensione di rottura. Per esempio per una tensione di rottura di 600 V, la resistività del substrato 11 è circa di 60 ohm.cm, e per 1200 V la sua resistività è approssimativamente di 150 ohm.cm.
La porzione di strato epitassiale 40 per un dispositivo di 600 volt viene dapprima fatta crescere con una resistività relativamente bassa, per esempio, 0,5-1 ohm.cm e con uno spessore di 1-4 micron. Una combinazione di spessore e resistività per la regione 40 viene scelta in modo che la carica totale di questo strato sia di 1,2-1, 5 x 10<12 >atomi/cm<2 >che provoca una resistenza dello strato epitassiale di 3000-4000 ohm per centimetro quadrato.
La regione drogata in modo relativamente elevato 40 (se raffrontata con la regione 10) può anche essere creata dall ' impianto di ioni di fosforo o arsenico direttamente nel substrato di tipo P-11 che è seguito dalla diffusione per spostare i droganti da una profondità di 1 micron a 2 micron. La dose di impianto e le condizioni di diffusione di inserzione vengono scelte per ottenere una resistenza di strato di 3000-4000 ohm per centimetro quadrato. Lo strato epitassiale 10 viene quindi fatto crescere sopra la diffusione 40.
Lo spessore dello strato epitassiale superiore (regione 10) viene scelto in relazione con la profondità della regione di conpletamento della superficie P- 30 e con le specie di droganti nella regione fortemente drogata 40. Per esempio uno spessore di circa 8 micron viene scelto per la regione 10, se la regione di completamento della superficie P- 30 ha approssimativamente una profondità di 5 micron e viene usato un drogante di arsenico nella regione 40.
E<' >possibile ridurre ulteriormente lo spessore dello strato epitassiale superiore (regione 10) riducendo lo spessore della regione di completamento della superficie P- 30.
La resistività della regione 10 può essere fra 2 e 4 ohm.cm, in relazione con le necessità imposte da altre parti del circuito integrato. Quanto minore è la resistività della regione 10, tanto più difficile è controllare la carica nella regione di completamento della superficie P- 30. La selezione dello spessore e della resistività della regione epitassiale inferiore 40 e della regione epitassiale superiore 10 deve produrre una carica epitassiale strozzata (sotto la regione di complemento della superficie P- 30) di 1, 5-2,0 x 10<12 >atomi/cm<2 >o una resistenza dello strato epitassiale strozzata di 2800-3500 ohm per centimetro quadrato alla fine di tutte le fasi della lavorazione.
La regione 10 e la sua regione inferiore 40 possono essere drogate con fosforo o con arsenico. L'arsenico è preferito quando sono desiderate regioni più sottili, in quanto l'arsenico ha un coefficiente di diffusione inferiore rispetto al fosforo e pertanto ha un autodrogaggio minore fra la regione altamente drogata 40 e la regione leggermente drogata 10.
La Figura 3 illustra come la presente invenzione possa essere usata quando un MOSFET a conduzione laterale è formato in un dispersore 21 della Figura 2. I numeri simili a quelli della Figura 2 indicano parti simili. Nella Figura 3 la configurazione di giunzione include una diffusione di drain di controllo 50 circondata da una diffusione di completamento della superficie a forma di anello 51. La base 55 di tipo P a forma di anello contenente un anello di source 56 viene diffusa nella superficie superiore della regione 10. Un ossido di gate adatto 60 è formato sotto l’anello di gate di polisilicio 61 e l'intera superficie del dispersore 10 è coperta da un ossido di passivazione 62. L'elettrodo di source 65, che ha forma di anello, è collegato alla source 56 e alla base 55, e l'elettrodo di drain 66 è collegato alla regione di drain 50. Un elettrodo di gate 57 è collegato alla gate di polisilicio 61.
Durante il funzionamento la struttura della Figura 3 resisterà ad un'elevata tensione di inversione fra l'elettrodo di source 65 e l'elettrodo di drain 66, per esempio , di 600 volt e superiore. Per inserire il dispositivo, alla gate 61 viene applicata una tensione che provoca l'inversione della regione dei canali entro la base 55. La corrente di elettroni può quindi scorrere dall'elettrodo di source 65, attraverso il canale invertito, sotto la diffusione di completamento della superficie 51 fino alla drain 66.
Si deve notare che la configurazione di giunzioni illustrata nella Figura 3 potrebbe essere una qualsiasi altra configurazione di giunzioni desiderata e nota, e potrebbe essere cellulare, del tipo a compenetrazione o simile.
In una forma di realizzazione di 600 volt, la distanza laterale dal bordo esterno dell'anello di gate 61 al bordo della diffusione di isolamento 23 è di circa 25 micron. L'anello di gate 61 ha una larghezza di circa 10 micron. La distanza laterale fra il bordo interno dell'anello 61 e il bordo esterno della giunzione 50 è circa 70 micron per un dispositivo di 600 volt e circa 140 micron per un dispositivo di 1200 volt.
Il substrato 11 è un corpo drogato con boro con resistività di 60 ohm. centimetro che ha uno spessore di 5-25 rails (0,127-0,35 micron) . Lo strato epitassiale 10 (misurato dalla sua superficie superiore alla sommità della regione 40) ha uno spessore di 8 micron ed ha una resistività di circa 3 ohm.cm più o meno circa 10%. La regione 40 ha uno spessore di circa 2 micron ed una resistenza di strato di 3000-4000 ohm per centimetro quadrato. Le regioni 10 e 40 possono essere drogate sia con fosforo che con arsenico. La regione di completamento della superficie P- 51 può avere una profondità di circa 5 micron. Si noti che le variazioni della fabbricazione nella profondità di 5 micron avranno un effetto limitato sulla "strozzatura epitassiale" sotto la regione 51 dato che solo una percentuale relativamente limitata della carica totale è nella regione di strozzamento.
Nel caso di un dispositivo di 1200 volt, le suddette dimensioni possono essere mantenute. Tuttavia la resistività del substrato viene quindi aumentata da 60 a 150 ohm.cm.
La Figura 4 illustra l'invenzione con un 'implementazione di PMOS per alta tensione. Nella Figura 4 i componenti che sono simili a quelli delle Figure 2 e 3 hanno gli stessi numeri di identificazione. Pertanto le strutture delle Figure 2 e 3 sono combinate, e la gate 61 è sovrapposta al canale invertibile fra la regione P+ 100 e una regione centrale P- 101. E' prevista una regione di contatto P+ centrale 102 in contatto con il contatto di drain 66. E' anche prevista una regione di contatto N+ 103 in contatto con il bordo della regione 100. Il contatto di terra 13 è collegato con la regione P+ 23.
Una regione di isolamento di passivazione 62a può contenere piastre di polisilicio distanziate che cooperano a terminare il campo elettrico laterale trasversale alla superficie di silicio sottostante. La Figura 5 illustra la metà sinistra della Figura 3 con la caratteristica aggiunta degli anelli di polisilicio accoppiati dal punto di vista capacitivo sovrapposti che agiscono come il mezzo per terminare la tensione elevata fra gli elettrodi di source e di drain 65 e 66.
Pertanto come illustrato nella Figura 5, era precedentemente noto l'impiego di anelli di polisilicio (poly) accoppiati dal punto vista capacitivo dal 200 al 206 (può essere usato un qualsiasi numero desiderato di anelli) . I tre anelli marcati 201, 203 e 205 vengono applicati sul primo livello di polisilicio e gli altri quattro anelli indicati 200, 202, 204 e 206 sono configurati sul secondo livello di polisilicio. Entrambi gli strati di polisilicio vengono drogati per renderli conduttivi. E' previsto uno strato dielettrico 62a di approssimativamente 500 nanometri fra i due strati di polisilicio per isolarli elettricamente uno rispetto all'altro. Ciascun anello successivo del secondo livello di polisilicio si sovrappone agli anelli più vicini sul primo livello di polisilicio di due-cinque micrometri , come illustrato nella Figura 5, per collegare capacitivamente gli anelli fra loro.
Lo strato dielettrico 62a può essere creato tramite l'ossidazione termica del primo strato di polisilicio o esso può essere un ossido di silicio depositato o un qualsiasi altro materiale dielettrico come il nitruro di silicio. Questo dielettrico deve essere adatto per resistere a circa 100 volt in un singolo traferro. Infine l'intera struttura è coperta con ossido di passivazione 62.
Il primo anello 200 è collegato alla source 65, o al potenziale più basso fra i capi del dispositivo e l'ultimo anello 206 che è collegato con il potenziale più elevato del dispositivo o della drain 66. La serie di anelli di polisilicio collegati capacitivamente divide la caduta di potenziale entro il dispositivo in valori discreti inferiori, in tal modo riducendo la tendenza a concentrare il campo elettrico vicino alla superficie di un dispositivo ad alta tensione. Questo migliora la tensione di rottura del dispositivo. Inoltre la struttura proposta scherma la superficie del dispositivo ad alta tensione dalle cariche elettrostatiche vaganti comuni nei circuiti integrati, causate dai contaminanti ionici rilevati nella carcassa di plastica sovrapposta (non rappresentata) in contatto con la superficie superiore del dispositivo della Figura 5. Gli anelli 200 - 206 migliorano notevolmente l'affidabilità del dispositivo ad alta tensione, specialmente quando testati in condizioni di polarizzazione ad alta temperatura (HTB) .
La struttura ad anello multiplo può essere usata in dispositivi ad alta tensione a conduzione laterale o verticale come i diodi, i transistori MOSFET, IGBT, BJT e simili, e nei dispositivi di tipo tradizionale e con completamento della superficie. Gli anelli di polisilicio possono essere sostituiti con qualsiasi altro conduttore oome i metalli o i siliciuri.
In accordo con un'altra caratteristica la presente invenzione, e come illustrato nella Figura 5, la struttura di terminazione ad anelli flottanti viene usata in combinazione con un dispositivo di conpletamento doppio della superficie del tipo illustrato nelle Figure 3 e 4.
La Figura 5 contiene anche una nuova struttura per realizzare un circuito a spostamento di livello più "resistente", che può essere impiegato nel microcircuito. Più specificamente un anello di corpo di tipo P 255 è diffuso concentricamente al corpo di tipo P 55 ed esso appoggia sulla regione di completamento della superficie P- 51. Questo forma un NMOSFET sotto la gate 61. Quindi una pluralità di corto-circuiti del corpo di tipo P distanziati 256 cortocircuita periodicamente il corpo P 55 e il corpo P 255 come illustrato nella Figura 5a.
Le regioni 256 cor tor circuit ano il DMOSFET a canali N che riduce la larghezza totale dei suoi canali. Questo riduce la corrente di saturazione del dispositivo e può aumentare sostanzialmente la robustezza del dispositivo.
La Figura 6 illustra un'altra caratteristica dell'invenzione per fornire uno schermo perfezionato rispetto ai contaminanti ionici nel coperchio 300 della carcassa di plastica. La Figura 6 illustra anche una piccola porzione della Figura 5, ma aggiunge ad essa un nuovo metallo di source 65 che viene depositato in modo continuo trasversalmente alla sommità dell'ossido depositato a bassa temperatura 62 che è sopra la gate 61. Più specificamente nei dispositivi laterali della tecnica precedente, il metallo di source fu tagliato o segregato come illustrato nella Figura 5 e non si estendeva sulla sommità dell'ossido depositato a bassa temperatura 62 sopra la gate 61. La regione di canale fra il corpo P 55 e la source 56 sono molto sensibili ai contaminanti ionici.
In accordo con una caratteristica dell'invenzione, il metallo di source 62 si estende trasversalmente alla regione di canale sensibile per fornire uno schermo di metallo fisico (alluminio) contro la migrazione dei contaminati ionici formati nella carcassa di plastica 300, specialmente ad alta temperatura . Pertanto il nuovo schermo di metallo della Figura 6 migliora sostanzialmente le caratteristiche del dispositivo per una polarizzazione inversa ad alta temperatura (HTB).
Sebbene la presente invenzione sia stata descritta con riferimento alle sue forme di realizzazione particolari, sarà chiaro alle persone esperte della tecnica che molte altre varianti e modifiche e altri usi possono essere realizzati. Pertanto è preferito che la presente invenzione non sia limitata dalla specifica rivelazione illustrata, ma solo dalle rivendicazioni allegate.

Claims (6)

  1. RIVENDICAZIONI 1. Un dispositivo a semiconduttori comprendente un substrato piatto di silicio avente uno strato epitassiale di silicio monocristallino depositato su di esso avente una data concentrazione totale di carica sulla sua superficie; il detto strato epitassiale avendo uno spessore generalmente uniforme ed una concentrazione graduata, per cui almeno circa il 75% della carica totale nel detto strato epitassiale è contenuto entro il fondo della parte restante dello spessore del detto strato epitassiale; il detto strato epitassiale avendo giunzioni P-N formate nella sua superficie superiore; una delle dette giunzioni conprendendo una giunzione di completamento della superficie avente una profondità sostanzialmente inferiore a circa 75% dello spessore del detto strato epitassiale, per cui lo strozzamento epitassiale sotto la detta giunzione di completamento della superficie ha una regione di concentrazione inferiore di modo che una leggera variazione della profondità della detta giunzione di completamento della superficie abbia un effetto relativamente limitato sul funzionamento del detto dispositivo.
  2. 2. Il dispositivo della rivendicazione 1, nel quale il detto dispositivo ha una portata di tensione superiore a 600 volt, e nel quale il detto strato epitassiale ha uno spessore di circa 10 micron.
  3. 3. Il dispositivo della rivendicazione 2, nel quale almeno il 75% della carica totale del detto strato epitassiale è inferiore a circa 1-4 micron del fondo del detto strato epitassiale.
  4. 4. Il dispositivo della rivendicazione 3 nel quale i detti 1-4 micron del fondo del detto strato epitassiale hanno una resistenza di strato maggiore di circa 3000 ohm per centimetro quadrato, e nel quale la resistenza dello strato degli otto micron superiori del detto strato epitassiale è superiore a circa 4000 ohm per centimetro quadrato.
  5. 5. Il dispositivo delle rivendicazioni precedenti nel quelle il detto dispositivo ha una portata di tensione superiore a 600 volt, e nel quale il detto strato epitassiale ha uno spessore di circa 10 micron.
  6. 6. Il metodo di preparazione di un wafer di silicio nel quale deve essere preparata una pluralità di microcircuiti a semiconduttori distanziati lateralmente, e nel quale ciascuno dei detti microcircuiti serve per un dispositivo ad alta tensione avente almeno una prima ed una seconda area isolata da giunzioni; il detto metodo comprendendo le fasi di selezionare un substrato di wafer di silicio di una concentrazione scelta per un dato valore di tensione inversa; la formazione di una prima regione con spessore inferiore a circa 2 micron che ha una prima concentrazione di un dato atomo di drogaggio; la formazione di uno strato epitassiale sopra la detta prima regione che ha uno spessore superiore a circa 7 micron ed avente una seconda concentrazione di un dato atomo di drogaggio che ha la stessa polarità del detto atomo di drogaggio della detta prima regione, ma ha una concentrazione sostanzialmente inferiore a quella della detta prima regione, per cui almeno circa il 75% della carica totale nella detta prima regione e nel detto strato epitassiale è disposto nella detta prima regione.
IT97MI000094A 1996-01-18 1997-01-17 Substrato epitassiale di concentrazione graduata per dispositivo a semiconduttori avente una diffusione di completamento della IT1289920B1 (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1016296P 1996-01-18 1996-01-18

Publications (2)

Publication Number Publication Date
ITMI970094A1 true ITMI970094A1 (it) 1998-07-17
IT1289920B1 IT1289920B1 (it) 1998-10-19

Family

ID=21744241

Family Applications (1)

Application Number Title Priority Date Filing Date
IT97MI000094A IT1289920B1 (it) 1996-01-18 1997-01-17 Substrato epitassiale di concentrazione graduata per dispositivo a semiconduttori avente una diffusione di completamento della

Country Status (7)

Country Link
US (2) US5861657A (it)
JP (1) JP2968222B2 (it)
DE (1) DE19701189B4 (it)
FR (1) FR2744836B1 (it)
GB (1) GB2309589B (it)
IT (1) IT1289920B1 (it)
SG (1) SG55267A1 (it)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19811604B4 (de) * 1997-03-18 2007-07-12 Kabushiki Kaisha Toshiba, Kawasaki Halbleitervorrichtung
US6274918B1 (en) * 1998-02-19 2001-08-14 Texas Instruments Incorporated Integrated circuit diode, and method for fabricating same
JP3591301B2 (ja) * 1998-05-07 2004-11-17 富士電機デバイステクノロジー株式会社 半導体装置
JP2000031301A (ja) * 1998-07-13 2000-01-28 Mitsubishi Electric Corp 半導体装置
DE19857673C1 (de) * 1998-12-14 2000-05-04 Siemens Ag Leistungshalbleiterbauelement mit Randabschluß
US6313482B1 (en) 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6593594B1 (en) * 1999-12-21 2003-07-15 Koninklijke Philips Electonics N.V. Silicon carbide n-channel power LMOSFET
US6236100B1 (en) * 2000-01-28 2001-05-22 General Electronics Applications, Inc. Semiconductor with high-voltage components and low-voltage components on a shared die
JP2002026328A (ja) * 2000-07-04 2002-01-25 Toshiba Corp 横型半導体装置
US6825543B2 (en) 2000-12-28 2004-11-30 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and liquid jet apparatus
KR100535062B1 (ko) * 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
US6787872B2 (en) * 2001-06-26 2004-09-07 International Rectifier Corporation Lateral conduction superjunction semiconductor device
US20030001216A1 (en) * 2001-06-27 2003-01-02 Motorola, Inc. Semiconductor component and method of manufacturing
US6797992B2 (en) * 2001-08-07 2004-09-28 Fabtech, Inc. Apparatus and method for fabricating a high reverse voltage semiconductor device
JPWO2003075353A1 (ja) * 2002-03-01 2005-06-30 サンケン電気株式会社 半導体素子
TWI287873B (en) 2002-04-25 2007-10-01 Sanken Electric Co Ltd Semiconductor element and manufacturing method thereof
JP4298414B2 (ja) * 2002-07-10 2009-07-22 キヤノン株式会社 液体吐出ヘッドの製造方法
JP4272854B2 (ja) * 2002-07-10 2009-06-03 キヤノン株式会社 半導体装置及びそれを用いた液体吐出装置
US20040201078A1 (en) * 2003-04-11 2004-10-14 Liping Ren Field plate structure for high voltage devices
JP2005093696A (ja) * 2003-09-17 2005-04-07 Matsushita Electric Ind Co Ltd 横型ｍｏｓトランジスタ
US6946705B2 (en) * 2003-09-18 2005-09-20 Shindengen Electric Manufacturing Co., Ltd. Lateral short-channel DMOS, method of manufacturing the same, and semiconductor device
US7067883B2 (en) * 2003-10-31 2006-06-27 Lattice Semiconductor Corporation Lateral high-voltage junction device
US7307319B1 (en) 2004-04-30 2007-12-11 Lattice Semiconductor Corporation High-voltage protection device and process
US7180152B2 (en) * 2004-07-08 2007-02-20 International Rectifier Corporation Process for resurf diffusion for high voltage MOSFET
US7466006B2 (en) * 2005-05-19 2008-12-16 Freescale Semiconductor, Inc. Structure and method for RESURF diodes with a current diverter
US7439584B2 (en) * 2005-05-19 2008-10-21 Freescale Semiconductor, Inc. Structure and method for RESURF LDMOSFET with a current diverter
US8618627B2 (en) 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor
US8664720B2 (en) 2010-08-25 2014-03-04 Infineon Technologies Ag High voltage semiconductor devices
JP6028402B2 (ja) * 2012-06-07 2016-11-16 富士電機株式会社 半導体装置およびその製造方法
JP6740831B2 (ja) * 2016-09-14 2020-08-19 富士電機株式会社 半導体装置
RU2650814C1 (ru) * 2016-12-29 2018-04-17 Акционерное общество "Научно-производственное предприятие "Пульсар" Структура кристалла высоковольтного полупроводникового прибора, высоковольтной интегральной микросхемы (варианты)
CN107342286B (zh) * 2017-06-23 2020-05-12 电子科技大学 一种具有表面双栅控制的横向rc-igbt器件
US11581402B2 (en) * 2018-09-05 2023-02-14 Board Of Regents, The University Of Texas System Lateral semiconductor device and method of manufacture
RU204806U1 (ru) * 2021-03-30 2021-06-11 Акционерное общество "Московский завод "САПФИР" Стойкий к коротковолновому облучению одно- или многоплощадочный планарный фотодиодный кристалл из антимонида индия

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3518494A (en) * 1964-06-29 1970-06-30 Signetics Corp Radiation resistant semiconductor device and method
US4111720A (en) * 1977-03-31 1978-09-05 International Business Machines Corporation Method for forming a non-epitaxial bipolar integrated circuit
NL187415C (nl) * 1980-09-08 1991-09-16 Philips Nv Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
US4485392A (en) * 1981-12-28 1984-11-27 North American Philips Corporation Lateral junction field effect transistor device
JPH0793282B2 (ja) * 1985-04-15 1995-10-09 株式会社日立製作所 半導体装置の製造方法
US4866495A (en) * 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
JPH06163907A (ja) * 1992-11-20 1994-06-10 Hitachi Ltd 電圧駆動型半導体装置

Also Published As

Publication number Publication date
GB2309589B (en) 2001-01-03
JP2968222B2 (ja) 1999-10-25
FR2744836A1 (fr) 1997-08-14
US5861657A (en) 1999-01-19
JPH09307110A (ja) 1997-11-28
FR2744836B1 (fr) 1999-03-19
DE19701189B4 (de) 2005-06-30
US5801431A (en) 1998-09-01
IT1289920B1 (it) 1998-10-19
GB2309589A (en) 1997-07-30
SG55267A1 (en) 1998-12-21
GB9701069D0 (en) 1997-03-12
DE19701189A1 (de) 1997-10-30

Similar Documents

Publication Publication Date Title
ITMI970094A1 (it) Substrato epitassiale di concentrazione graduata per dispositivo a semiconduttori avente una diffusione di completamento della
US6190948B1 (en) Method of forming power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability
US4922327A (en) Semiconductor LDMOS device with upper and lower passages
US8124480B2 (en) Methods of fabricating silicon carbide devices incorporating multiple floating guard ring edge terminations
US10685955B2 (en) Trench diode and method of forming the same
JP2000101082A (ja) 半導体構成素子用の縁構造及びドリフト領域体及び半導体構成素子用の縁構造及びドリフト領域体の製造方法
US6825510B2 (en) Termination structure incorporating insulator in a trench
KR20030005385A (ko) 전계 효과 트랜지스터의 구조 및 제조 방법
US7220644B2 (en) Single-pole component manufacturing
US20020195627A1 (en) Lateral superjunction semiconductor device
US9929259B2 (en) Semiconductor device and manufacturing method for semiconductor device
US7154177B2 (en) Semiconductor device with edge structure
US7482205B2 (en) Process for resurf diffusion for high voltage MOSFET
US11158705B2 (en) Method for forming a superjunction transistor device
US7001806B2 (en) Semiconductor structure with increased breakdown voltage and method for producing the semiconductor structure
WO1982002981A1 (en) Mos power transistor
US6060745A (en) Semiconductor device having a monotonically decreasing impurity concentration
US5691558A (en) Drift-free avalanche breakdown diode
US7560355B2 (en) Semiconductor wafer suitable for forming a semiconductor junction diode device and method of forming same
US4125415A (en) Method of making high voltage semiconductor structure
US5976942A (en) Method of manufacturing a high-voltage semiconductor device
KR100300674B1 (ko) 리서프확산을가진반도체소자의경사농도에피텍셜기판
US5578859A (en) Semiconductor structure having one or more lateral, high-blocking semiconductor components
GB2373094A (en) Semiconductor device with 3-D resurf junctions

Legal Events

Date Code Title Description
0001 Granted