CN103563087B - 凹陷终端结构和带有凹陷终端结构的电子器件的制备方法 - Google Patents

凹陷终端结构和带有凹陷终端结构的电子器件的制备方法 Download PDF

Info

Publication number
CN103563087B
CN103563087B CN201280025170.4A CN201280025170A CN103563087B CN 103563087 B CN103563087 B CN 103563087B CN 201280025170 A CN201280025170 A CN 201280025170A CN 103563087 B CN103563087 B CN 103563087B
Authority
CN
China
Prior art keywords
electronic device
protection ring
depressed area
drift region
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280025170.4A
Other languages
English (en)
Other versions
CN103563087A (zh
Inventor
张清纯
J·亨宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN103563087A publication Critical patent/CN103563087A/zh
Application granted granted Critical
Publication of CN103563087B publication Critical patent/CN103563087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种电子器件，包括漂移区，肖特基接触，位于所述漂移区的表面上；以及边缘终端结构，位于所述漂移区内与所述肖特基接触相邻。边缘终端结构包括凹陷区，所述凹陷区从所述漂移区的表面凹陷距离d，距离d可以为约0.5微米。

Description

凹陷终端结构和带有凹陷终端结构的电子器件的制备方法
技术领域
本发明涉及微电子器件，更具体的，涉及微电子器件的边缘终端。
背景技术
高压碳化硅（SiC）器件能够处理高压，并且可以处理尽高达约100安培或者更大的电流，这取决于有源面积的大小。高压SiC器件有许多重要的应用，尤其是在功率调节、分配和控制领域。
传统的功率器件结构具有n型SiC衬底，在其上面形成有作为漂移区的n型外延层。这样的器件典型地包括在n层上的P-N结和/或肖特基结，这种结作为主结用于阻挡反向偏压方向的电压以及在正向偏压方向上提供电流。由离子注入典型地形成的p型结型终端扩展（JTE）区可以包围在主结周围。用于形成JTE的注入可以是铝，硼或者其他的适当的p型掺杂剂。JTE区的目的是减少或防止电场在边缘的聚集，并且减少或防止耗尽区与器件表面的相互影响。表面效应可以引起耗尽区扩展不均，这会对器件的击穿电压产生不利影响。其他的终端技术包括保护环和浮置场环，其可能更强烈地受到表面效应的影响。也可以由n型掺杂剂（如氮或磷）的注入而形成沟道截断区，以防止/减少耗尽区扩展到器件边缘。
除了结型终端扩展（JTE），多浮置保护环（MFGR）和场电极（FP）是在高压碳化硅器件中常用的终端方案。另一种传统的边缘终端技术是台阶边缘终端。
对于器件的边缘终端来说，场电极技术也是传统的技术，而且可以是成本效益好的。在传统的场电极器件中，金属场电极下面的氧化层支持高场强。这一技术在半导体中的最高场强相对较低的硅器件中表现良好。然而，在SiC器件里，阻挡状态的电场可能是非常高的（～2MV/cm），它乘以一个氧化物-半导体界面处的因子2.5。这导致了非常高的氧化物场，并且可能造成长期的可靠性问题。因此，场电极终端可能不适合用于SiC器件。
为了减少JTE对注入剂量变化的敏感度，除了JTE，已经提出利用多浮置保护环技术。Kinoshita等人在“Guard Ring Assisted RESURF:A New Termination StructureProviding Stable and High Breakdown Voltage for SiC Power Devices”,Tech.Digest of ISPSD‘02,pp.253-256,Kinoshita等人中报道了这一降低对注入剂量变化敏感度的技术。然而，对于终端的利用面积却增加到几乎是单独JTE面积的三倍，这是因为保护环被增加到JTE的内部边缘和JTE的外部。
传统的JTE终端肖特基二极管如图1所示。如图，肖特基二极管10包含n+衬底14上的n型漂移层12。图1示出了肖特基二极管结构的半边，这一结构可以包含镜像位置（没有示出）。阳极肖特基接触23在漂移层12上，而阴极接触25在n+衬底14上。在n型漂移层12内与肖特基接触23相邻的位置提供有结型终端扩展（JTE）区20，它包括多个JTE区域20A，20B，20C。JTE区20A，20B，20C是p型区域，可以具有距离肖特基结向外逐步减少的电荷水平。尽管只示出三个JTE区域20A，20B，20C，但是可以提供更多或更少的JTE区域。
JTE区域20A，20B，20C可以由连续的离子注入n型漂移层12形成。然而，这样的离子注入可能需要多个掩模和注入步骤，增加了产品的复杂性和成本。随着JTE区域的增加，这可能会进一步加剧。再者，利用这一方法形成的逐步掺杂梯度可能不会得到理想的终端。
Singh等人在“Planar Termination in4H-SiC Schottky Diodes With LowLeakage And High Yields”，ISPSD’97,pp.157-160中描述了SiC肖特基二极管的其他传统终端。对于SiC肖特基势垒二极管，Ueno等在“The Guard-Ring Termination for High-Voltage SiC Schottky Barrier Diodes”,IEEE Electron Device Letters,Vol.16,No,7,July,1995,pp.331-332中描述了p型外延保护环终端。此外，公开的PCT申请No.WO97/08754题为“SiC Semiconductor Device Comprising A PN Junction With A VoltageAbsorbing Edge”描述了其他的终端技术。
美国专利No.7,026,650公开了另一类型的结型终端，该专利被转让于本发明的受让人，其公开内容通过引用合并于此。
带有保护环终端的结型势垒肖特基（JBS）二极管如图2和3所示。图2是带有保护环边缘终端的结型势垒肖特基二极管30的横截面示意图，而图3是没有肖特基接触的结型势垒肖特基二极管30的平面图。但应理解，JBS二极管的结构与合并的P-N结肖特基（MPS）二极管是相似的，尽管器件的运行在正向导电模式下略有不同。这里JBS二极管结构的说明也考虑涉及相似的MPS结构。
器件30包含碳化硅衬底14。衬底可以由第一导电类型的掺杂剂掺杂，并且可以有多型2H，4H，6H，3C和/或15R。
器件30包含第一导电类型的轻掺杂漂移层12。肖特基接触34与漂移层12形成肖特基势垒结。阴极接触46在n型衬底14上。
保护环位于肖特基接触34和漂移层12之间与肖特基结相邻，在漂移层12的表面处并且延伸到漂移层12表面以下。保护环结构包括在器件的有源区域（例如包含肖特基结的区域）周围形成同心环的具有第二导电类型的多个保护环38。例如，保护环38可以由离子注入形成。在2006年4月11日授予的美国专利No.7,026,650题为“Multiple Floating GuardRing Edge Termination for Silicon Carbide Devices”和在2006年6月8日公开的美国公开No.2006/0118792题为“Edge Termination Structures For Silicon CarbideDevices And Methods Of Fabricating Silicon Carbide Devices IncorporatingSame”详细描述了保护环的形成，这些均被转让于本发明的受让人，其内容通过引用合并于此。
在漂移层12表面处的各保护环38之间，本结构还包括具有第二导电类型的轻掺杂区域36。轻掺杂区域36可以扩展到最外圈保护环38的外面，并且在漂移层12中被形成到比保护环扩展深度要浅的深度。在一些实施例中，所述轻掺杂区域36可以提供所讨论的表面电荷补偿区域，例如前面引用的美国专利No.7,026,650和美国公开No.2006/0118792。在其他实施例中，轻掺杂区域可以在漂移区的表面处提供减小的表面场（RESURF）区域，例如在美国专利No.7,026,650和美国公开No.2006/0118792中所讨论的。轻掺杂区域36可以在相邻保护环38之间完全或不完全扩展。再者，轻掺杂区域36可以比保护环38扩展进入漂移层12更深或更浅。
器件30在漂移层12与衬底14相对的表面处进一步包含具有第二导电类型的多个结势垒区42。结势垒区42也可以由离子注入形成。在一些实施例中，所述结势垒区42可以具有如美国公开No.2006/0255423中所示的结构，该公开被转让于本发明的受让人，其公开内容通过引用合并于此。
肖特基二极管也可以具有如美国公开No.2009/0289262,美国公开No.2008/0029838,美国专利No.7,728,402和/或美国公开No.2009/0289262所示的结构，这些均被转让于本发明的受让人，其公开内容通过引用合并于此。
肖特基接触34与结势垒区42接触。当对器件加反向偏压时，在结势垒区42和漂移层12之间的p-n结处产生耗尽区来承受反向偏压，从而保护肖特基结。
半导体功率器件设计成阻挡（在反向阻挡状态）或通过（在正向运行状态）大级别的电压和/或电流。例如，在反向阻挡状态，半导体功率器件可以设计成承受几百到几千伏的电势。然而，在高反向电压时，半导体功率器件可以开始让一些电流流过器件。这些被称为“漏电流”的电流可以是非常不期望的。如果反向电压增加到超过器件的设计的电压阻挡能力，则漏电流就可能开始流动，所述电压阻挡能力典型地是漂移层掺杂和厚度的函数。然而，漏电流可能由于其他原因发生，例如器件的边缘终端和/或主结发生故障。
发明概述
根据一些实施例，电子器件包括漂移区，肖特基接触，位于所述漂移区的表面上，边缘终端，位于所述漂移区内与所述肖特基接触相邻。所述边缘终端包括凹陷区和所述凹陷区内的边缘终端结构，所述凹陷区从所述漂移区的表面凹陷距离d。
所述电子器件可以进一步包括多个掺杂区，所述掺杂区位于所述漂移区的表面处且与所述肖特基接触相接触，其中所述漂移区具有第一导电类型而所述多个掺杂区具有与第一导电类型相反的第二导电类型。所述距离d可以为约0.2微米至约1微米。在一些实施例中，所述距离d可以为约0.4微米至约0.8微米，同时在一些实施例中，所述距离d可以为约0.5微米。
所述边缘终端结构可以包括位于所述凹陷区的表面处的保护环。所述边缘终端结构可以进一步包括所述凹陷区的表面处的轻掺杂区，其中所述轻掺杂区和所述保护环终端结构具有与所述漂移区的第一导电类型相反的第二导电类型。
所述电子器件可以进一步包括侧墙，所述侧墙在所述漂移区内位于所述有源区域和所述凹陷区之间，其中所述保护环可以位于所述侧墙基底处与所述肖特基接触相邻。
所述距离d可以大于所述结型势垒肖特基区从所述漂移区表面进入所述漂移区的深度。
漂移区可以包括碳化硅。在特定实施例中，漂移区可以包括具有多型2H,4H,6H,3C和/或15R的碳化硅。
根据一些实施例，具有超过780mJ/cm2的额定雪崩，其中额定雪崩被定义为VBR×IR×tpulse/芯片面积，其中VBR是所述器件的击穿电压，IR是所述器件的额定反向电流，tpulse是造成器件故障的电流脉冲的最小持续时间。在一些实施例中，额定雪崩可以大于1000mJ/cm2。在进一步的实施例中，额定雪崩可以大于1200mJ/cm2。在又进一步的实施例中，额定雪崩可以大于1500mJ/cm2。
根据一些实施例，电子器件具有具有比理论雪崩击穿电压小小于100V的漏电压，其中所述漏电压被定义为造成至少100μA/cm2漏电流的所述器件上的反向电压。在一些实施例中，电子器件可以具有比所述器件的理论雪崩击穿电压小小于25V的漏电压。
根据一些实施例，电子器件包括漂移区，具有第一导电类型；有源区域，包括在所述漂移区表面处的第一区域，所述第一区域具有与第一导电类型相反的第二导电类型，其中当所述电子器件被反向偏压时，在所述有源区域与所述第一区域之间的p-n结被配置为承受电压；以及边缘终端，所述边缘终端位于所述漂移区内与所述有源区域相邻，其中所述边缘终端包括凹陷区和在所述凹陷区内的边缘终端结构，所述凹陷区从所述漂移区表面凹陷距离d。所述边缘终端结构可以包括保护环。
所述边缘终端结构可以包括所述凹陷区的表面处的轻掺杂区，其中所述轻掺杂区和所述保护环具有与所述漂移区的第一导电类型相反的第二导电类型。
所述电子器件可以具有比所述器件的理论雪崩击穿电压小小于25V的漏电压。
所述电子器件可以包括MOSFET和多个掺杂区，掺杂区可以包括定义为器件单元的阱。
所述电子器件可以包括肖特基二极管，并且其中多个掺杂区可以包括结型势垒区域，所述结型势垒区被配置为当所述器件加有反向偏压时承受电压。
根据一些实施例，肖特基二极管包括碳化硅漂移区；肖特基接触，位于所述碳化硅漂移区上；以及边缘终端结构，位于所述碳化硅漂移区内。其中所述边缘终端结构被配置为当器件上加有反向偏压时，在肖特基接触的反向击穿之前经受雪崩击穿。
根据一些实施例，形成半导体器件的方法包括提供半导体层；提供位于所述半导体层内的凹陷区，所述凹陷区在所述半导体层内限定了台阶，所述台阶包括水平的台阶表面，所述台阶表面垂直偏离于所述凹陷区的基底；提供所述凹陷区内的结型终端结构；并且提供所述台阶表面上的金属接触。
提供结型终端结构包括向所述半导体层的凹陷区中注入掺杂剂离子以在所述半导体层的凹陷区的表面处形成轻掺杂区。
提供结型终端结构可以包括形成在所述半导体层的凹陷区内的保护环，其中所述保护环具有比所述轻掺杂区的掺杂剂浓度高的掺杂剂浓度。
所述方法可以进一步包括在所述台阶表面上提供金属接触之前在所述漂移层内与所述台阶表面相邻处提供多个结型势垒区。
所述台阶基底与所述台阶表面垂直间隔约0.5微米的距离。
附图说明
图1示出了带有传统的结型终端扩展（JTE）终端的SiC肖特基二极管。
图2是包括保护环边缘终端的结型势垒肖特基二极管的横截面图。
图3是没有肖特基接触的图2的结型势垒肖特基二极管的平面图。
图4是典型的肖特基二极管的反向电流相对反向电压的示例图。
图5A和5B是依据一些实施例的包含凹陷保护环边缘终端的结型势垒肖特基二极管的横截面图。
图6是依据一些实施例的肖特基二极管的反向电流相对反向电压的示例图。
图7是传统的结型势垒肖特基二极管展示的在肖特基金属边缘周围的反向击穿的热影像图。
图8是根据一些实施例展示的大体均匀的反向泄漏的结型势垒肖特基二极管的热影像图。
图9是根据一些实施例展示的大体均匀的雪崩击穿的结型势垒肖特基二极管的热影像图。
图10-12示出了根据一些实施例的结型势垒肖特基二极管的形成。
图13是根据一些实施例的包含凹陷边缘终端区的功率MOSFET的平面图。
图14A是根据一些实施例的包含凹陷边缘终端区的功率MOSFET的局部细节图。
图14B是根据一些实施例的包含凹陷边缘终端区的功率MOSFET的沿着图14A的线A-A’截取的局部横截面图。
图15A是根据进一步的实施例的包含凹陷边缘终端区的功率MOSFET的局部细节图。
图15B是根据进一步的实施例的包含凹陷边缘终端区的功率MOSFET的沿着图15A的线B-B’截取的局部横截面图。
具体说明
下面将参照附图更全面地描述本发明的实施例，在附图中示出了本发明的实施例。然而，本发明可以在许多不同的方式中实施并且不应被解释为限于这里阐述的实施例。相反地，这些实施例被提供以使得本公开内容将是详尽的和完整的，并且将向本领域的技术人员全面地传达本发明的范围。相同的附图标记通篇表示相同的元件。
下面更加详尽的描述，本发明的实施例可以为半导体器件提供改进的边缘终端，例如肖特基二极管，结型势垒肖特基（JBS）二极管，合并P-N肖特基（MPS）二极管，MOSFET，绝缘栅双极型器件（IGBT），MOS控制晶闸管，以及其他这样的半导体器件。本发明的特定实施例为碳化硅（SiC）器件提供边缘终端结构。例如，对于SiC肖特基二极管，JBS二极管，MPS二极管，MPS二极管，MOSFET，IGBT，MOS控制晶闸管以及其他这样的SiC器件，本发明的实施例可以用作边缘终端。
对于JBS肖特基二极管的示例性漏电流特性如图4所示。具体的，图4是对于典型的肖特基二极管反向漏电流（IR）相对反向电压（VR）的示例性曲线52。在图4中的曲线中，反向漏电流IR随着反向电压的增加而增加。在反向漏电流达到预定值I0时的反向电压被定义为器件的额定击穿电压。
当二极管上的反向电压增加到临界值即理论雪崩击穿点（VAV）时，逐渐增加的电场开始在半导体器件自身内部离子化原子，导致雪崩击穿。当雪崩击穿发生时，反向电流急剧增加。在曲线54中示出的示例性曲线显示了由于雪崩击穿而造成的反向电流特性。
在一些应用中，在过量的反向电流或电压加到器件上的情况下，对于器件期望的设计是幸免于雪崩击穿。为了器件能够幸免于雪崩击穿，期望的是雪崩击穿以均匀的方式发生，而不是在器件的局域区域。假如击穿发生在局域区中，通过器件的电流可能变得高度不均匀，造成“热点”的形成，“热点”能使器件过热而毁坏器件。
雪崩击穿特性是期望的，以使得器件能够在接近它的最大电场时运行。对于器件还期望具有尽可能低的漏电流和尽可能高的额定击穿电压（VBR）。一些实施例提供了具有低的漏电流和/或更均匀的雪崩击穿特性的高功率器件。
传统功率半导体器件的有源区域可以在电压小于器件的设计击穿电压时开始击穿并且允许漏电流流动。在JBS器件中，漏电流也可以在器件的高场区域开始流动，例如图3中的JBS区域42的末端42’附近，和/或最接近器件边缘的肖特基接触的外区域内，这些地方可能经受高电场。
根据一些实施例的带有凹陷保护环终端的结型势垒肖特基（JBS）二极管如图5A和5B所示，图5A和5B分别是根据一些实施例的结型势垒肖特基二极管100和结型势垒肖特基二极管100’的横截面示意图。
参照图5A，器件100包括衬底114。所述衬底可以是由具有第一导电类型的掺杂剂掺杂的碳化硅，并且可以有多型2H,4H,6H,3C和/或15R。在一些实施例中，衬底114可以包括硅，Ⅲ族氮化物，如氮化镓和它的合成物，Ⅲ族砷化物，如砷化镓和它的合成物，金刚石，或任何其他类型的半导体材料。
所述器件100包括具有第一导电类型的轻掺杂漂移层112。肖特基接触132与漂移层112形成肖特基势垒结。阴极接触146在n型衬底114上。
所述器件100进一步包括在漂移层112表面在肖特基接触132以下的具有第二导电类型的多个结型势垒区142。所述结型势垒区142也可以由离子注入形成。在一些实施例中，所述结型势垒区142可以具有如美国公开No.2006/0255423所示的结构，其公开内容通过引用合并于此。
肖特基二极管也可以具有如美国公开No.2009/0289262,美国公开No.2008/0029838;和/或美国专利No.7,728,402所示的结构，其公开内容通过引用合并于此。
肖特基接触132与结型势垒区142接触。当在器件上加反向偏压时，在所述结型势垒区142和漂移层112之间的p-n结处产生的耗尽区承受偏压，从而保护肖特基结。
凹陷边缘终端结构150被提供在漂移层112的表面上，与有源区155相邻，所述有源区155包括在肖特基接触132与漂移层112之间的肖特基结。所述边缘终端150也可以包括凹陷保护环结构，所述凹陷保护环结构在漂移层112的凹陷区148内形成，与肖特基结相邻。例如，凹陷区148可以由选择性刻蚀漂移层形成。刻蚀碳化硅的技术在本领域中是众所周知的。在一些实施例中，凹陷边缘终端结构可以包括其他类型的终端结构，如结型终端扩展（JTE）边缘终端结构。相应地，可以理解本发明的实施例并不限于保护环终端结构。
凹陷区148可以从漂移层112的顶表面112A凹陷距离d，d可以约为0.2微米至1微米。在一些实施例中，凹陷区148可以从顶表面112A凹陷可以约为0.3微米至1微米的距离d。在一些实施例中，所述凹陷区148可以从顶表面112A凹陷可以约为0.4微米至0.8微米的距离d。在一些实施例中，所述凹陷区148可以从顶部表面112A凹陷可以约为0.5微米的距离d。
所述漂移层112的凹陷区148可以具有基于所用保护环数量的宽度w。在一些实施例中，所述漂移层112的凹陷部分150可以具有约15微米至约1000微米的宽度w。
凹陷保护环结构150包括在器件的有源区域155（例如包括肖特基结的区域）周围形成同心环（这里不需要是圆形）的具有第二导电类型的多个保护环138。例如，所述保护环138可以由离子注入形成。在2006年4月11日授权的美国专利No.7,026,650题为“MultipleFloating Guard Ring Edge Termination for Silicon Carbide Devices”
和在2006年6月8日公开的美国公开No.2006/0118792题为“Edge TerminationStructures For Silicon Carbide Devices And Methods Of Fabricating SiliconCarbide Devices Incorporating Same”详细描述了保护环的形成，这些均被转让于本发明的受让人，其内容通过引用合并于此。
在特定实施例中，所述保护环138可以形成至漂移层112的凹陷表面112B下约0.3微米的深度，并且可以具有高于1E1018cm-3的掺杂浓度。
保护环可以包括在凹陷区的基底处与侧墙145相邻的第一保护环138a，所述侧墙145将有源区155与凹陷区148分开。也就是说，所述第一保护环138a可以被形成为重叠与肖特基台阶140的侧墙145相邻的凹陷区148的内部拐角，其中肖特基台阶140被凹陷区148限定。
具有第二导电类型的轻掺杂区域136也包括在本结构中，所述轻掺杂区域136被提供在漂移层112表面处的各保护环138之间。所述轻掺杂区域136可以扩展到最外圈保护环138的外面，且可以在漂移层112内被形成到小于保护环扩展深度的深度。在一些实施例中，轻掺杂区域136可以提供所讨论的表面电荷补偿区域，例如，前面引用的美国专利No.7,026,650和美国公开No.2006/0118792。在一些实施例中，所述轻掺杂区域可以在漂移层的表面处提供降低表面电场（RESURF）区域，例如，正如在美国专利No.No.7,026,650和美国公开No.2006/0118792中所讨论的。所述轻掺杂区域136可以与保护环138相邻在保护环138之间完全或不完全扩展。此外，所述轻掺杂区域136可以比保护环138扩展进入漂移层112更深或更浅。
在特定实施例中，所述轻掺杂区域136可以注入到漂移层112的凹陷表面112B以下约0.2微米的深度，并且可以具有约1E1017cm-3的掺杂浓度。
图5B示出了器件100’的实施例，其中肖特基台阶140的侧墙是倾斜的，并且所述肖特基台阶140上的保护环144与在器件的凹陷区150内第一保护环138a合并在一起。
在漂移层的凹陷区148内提供保护环结构150可以减小反向漏电流，同时使得器件内的雪崩击穿更加均匀和/或一致，如所示出的，例如，下面在图6-9中更加详尽的讨论。
不希望被特定理论束缚，目前相信凹陷的保护环区域为JBS区域142附近的肖特基势垒端部42’提供了额外的保护，从而降低了由那些端部附近的高电场引起的漏电流。
此外，目前也相信凹陷保护环结构提供了更加易受受控雪崩击穿影响的结构，特别在距离主结最近的两个保护环138a，138b之间的空隙160附近。因此，当器件达到其击穿电压时，雪崩击穿可以以一种更可控的和/或均匀的方式发生。均匀的雪崩击穿不太可能造成器件中热点的形成，从而也不太可以导致器件的毁灭性故障。
对于传统的JBS肖特基二极管和根据一些实施例的JBS肖特基二极管的测量的漏电流特性如图6所示。具体的，图6显示了对于典型的肖特基二极管的反向漏电流（IR）相对反向电压（VR）的曲线152以及对于根据一些实施例的JBS肖特基二极管的反向漏电流（IR）相对反向电压（VR）的曲线156。图6所示的两个肖特基二极管均有面积为0.31cm×0.31cm或0.0961cm2的有源区域。如图6所示，根据本发明的实施例的JBS肖特基二极管的电流-电压曲线156可以显示出比传统JBS肖特基二极管要少的漏电流，并且能够具有更加接近低漏电流的理想特性的雪崩击穿特性，直到在某一点上由于雪崩击穿反向电流急剧增加。
具体的，如图6所示，根据一些实施例的器件具有比传统JBS肖特基二极管的额定击穿电压（点162）高得多在预定的反向电流为2mA时的额定击穿电压（点166）。对于图6中曲线156所示特性的器件，理论击穿电压约为2000V。如图6所示，曲线156的器件在预定电流值为2mA时的反向电压比曲线152所示的传统器件更加接近器件的理论击穿电压。
具体的，根据一些实施例的器件可以具有在预定反向电流为20mA/cm2时距器件的理论击穿电压小于约100V的电压。在一些实施例中，根据一些实施例的器件可以具有在预定反向电流为20mA/cm2时距器件的理论击穿电压小于约25V的电压。
根据进一步的实施例的器件可以具有在预定反向电流为100mA/cm2时距器件的理论击穿电压小于约100V的电压。在更进一步的实施例中，根据一些实施例的器件可以具有在预定反向电流为100mA/cm2时距器件的理论击穿电压小于约25V的电压。
根据一些实施例的肖特基器件可以经受带有击穿开始前出现的相对低的反向漏电流的雪崩击穿，这可能取决于讨论中的器件的大小。例如，在一些实施例中，肖特基器件可以经受在击穿开始前小于100V的反向电压时低至520μA/cm2的反向漏电流。在进一步的实施例中，肖特基器件可以经受在击穿开始前小于100V的反向电压时低于0.5mA/cm2的反向漏电流。在更进一步的实施例中，肖特基器件可以经受在击穿开始前小于100V反向电压时的低于10mA/cm2的反向漏电流，并且在又进一步的实施例中，肖特基器件可以经受在击穿开始前小于100V的反向电压时低于20mA/cm2的反向漏电流。
图7是传统结型势垒肖特基二极管的热影像，展示了肖特基金属边缘周围的反向击穿。具体的，图7的热影像对应于在图6点162处的额定反向击穿电流处运行的传统JBS肖特基二极管。图7的热影像显示了大量的“热点”172，这说明通过器件的电流值非均匀地增加。具体的，击穿开始发生在如图2所示的点50附近的肖特基金属边缘内的点处，例如肖特基金属34形成到漂移区12的肖特基结的最外面的点。对于发生在肖特基器件内的击穿，这个位置是不期望的，因为肖特基结可能对局域的发热和/或高反向电流敏感。在这一位置的击穿可能不可控并且可以毁坏器件。与此相反，击穿发生在器件的边缘终端区域内是更期望的，这里包括更强的P-N结。
此外，图7的加热模式说明器件的肖特基结在真实的雪崩击穿条件达到前可以正在击穿。相反，在根据一些实施例的器件中，当器件上加有反向偏压时，在肖特基结击穿前可以发生雪崩击穿。
图8是根据一些实施例展示了大体均匀的反向泄漏的结型势垒肖特基二极管的热影像。具体的，图8的热影像对应于根据一些实施例在图6点164处运行的JBS肖特基二极管。尽管所述器件在接近击穿电压处运行，但是图8的热影像显示了器件周围非常均匀的温度。
图9是根据一些实施例展示了大体上均匀的雪崩击穿的结型势垒肖特基二极管的热影像。具体的，图9的热影像对应于根据一些实施例在图6点166处在额定反向击穿电流处运行的JBS肖特基二极管。图9的热影像显示了器件边缘周围更加均匀的发热，显示了几乎没有器件的局域发热，说明雪崩击穿可以在根据一些实施例的器件中更加均匀的发生。此外，图9的发热模式说明雪崩击穿可以期望地发生在边缘终端区域中而不是肖特基结处。
图10-12示出了根据一些实施例的结型势垒肖特基二极管的形成。参照图10-12，在衬底114上提供半导体层112。半导体层112和衬底114可以包括硅，碳化硅，Ⅲ族氮化物，如氮化镓和它的混合物，Ⅲ族砷化物，如砷化镓和它的混合物，金刚石，或任何其他形式的半导体材料。
在所述半导体层112上形成掩模202，并且对半导体层112进行各向异性刻蚀，例如用反应离子205在所述半导体层112中形成凹陷区230。凹陷区230包括基底230A，所述基底230A大体平行于在其上形成半导体层112的衬底114表面。所述凹陷区230也限定了半导体层112内的台阶220，台阶220具有台阶表面220A，台阶表面220A大体平行于所述凹陷区的基底230A。
所述凹陷区的基底230A从台阶表面220A垂直偏离的距离约为0.2微米或更多。在一些实施例中，凹陷区的基底230A从台阶表面220A垂直偏离的距离约为0.5微米。
前面引用的美国专利No.7,026,650描述了利用相同的掩模202或不同的掩模，将掺杂剂离子210选择性地通过凹陷区的基底230A注入进所述半导体层112内来形成轻掺杂表面电荷补偿区136。所述表面电荷补偿区136可以具有与所述半导体层112的导电类型相反的导电类型。
然后可以去除掩模202，并且可以用一个或多个掩模（没有示出）形成所述台阶表面220A内的结型势垒区域142和/或保护环144以及凹陷区230内的保护环138。所述结型势垒区142和/或保护环144,138可以有与表面电荷补偿区136相同的导电类型，且具有比表面电荷补偿区136更大的掺杂浓度。
金属接触如肖特基接触132（图5A）可以形成在台阶表面上，并且金属接触146（图5A）可以形成在衬底114的相反侧上。
根据一些实施例的肖特基器件可以具有超过780mJ/cm2的额定雪崩。在一些实施例中，根据一些实施例的肖特基器件可以具有超过1000mJ/cm2的额定雪崩。在一些实施例中，根据一些实施例的肖特基器件可以具有超过1200mJ/cm2的额定雪崩，并且在进一步的实施例中，根据一些实施例的肖特基器件可以具有至少1500mJ/cm2的额定雪崩。
额定雪崩由下面定义：
额定雪崩=VBR×IR×tpulse/芯片面积
即，额定雪崩等于器件的击穿电压（VBR）乘以器件的额定反向电流（IR）乘以造成器件故障的电流脉冲的最小持续时间（tpulse）除以器件的有源区域的面积。
尽管主要参考碳化硅肖特基二极管进行了描述，但是应当理解，这里所述的凹陷保护环终端结构能够与许多不同种类的器件和许多不同种类的材料系统结合使用。如上所述，本发明的实施例可以提供半导体器件（如MOSFET和IGBT）的改进的性能稳定性。例如，本发明的实施例可以用于MOSFET上的高电场处单元端部保护。
具体的，图13是根据一些实施例的包括凹陷边缘终端区330的功率MOSFET300的平面图。功率MOSFET300包括栅接触304和多个栅极总线306，所述栅极总线沿着器件有源区域315内多个单位单元310的周围。凹陷边缘终端区域330围绕在有源区315周围。所述边缘终端区330可以包括多个保护环338和表面电荷补偿区336。在一些实施例中，所述边缘终端区330可以包括结型终端扩展（JTE）终端。
图14A是根据一些实施例的包括凹陷边缘终端区330的功率MOSFET300的局部320的细节图，而图14B是根据一些实施例的沿着图14A的A-A’线截取的包括凹陷边缘终端区330的功率MOSFET300的局部横截面图。
参照图14A和14B，所述MOSFET300的单位单元310包括在n型漂移层340内形成的p型阱342。在p型阱342内提供n+源接触348和p+接触区350。（导电类型如示例所示；根据一些实施例的器件，能够具有与公开的导电类型相反的导电类型。）图14B显示了所述功率MOSFET额外的细节，包括氧化层356，源接触358，场氧化物352和衬底360。
在凹陷边缘终端区330内与有源区域315相邻处提供保护环338。
参照图14A，当器件上加有反向偏压时，在所述p型阱区域342的末端358附近出现高电场。尽管不希望被特定的理论约束，目前相信在与单位单元310的末端相邻处提供凹陷边缘终端区330可以降低这些末端358处的场强，减少在这些末端358附近器件击穿的可能性，并且增加在有源区域315内发生击穿前在边缘终端区中发生雪崩击穿的可能性。
图15A是根据进一步的实施例的包括凹陷边缘终端区的功率MOSFET的局部细节图，而图15B是根据进一步的实施例的沿着图15A的B-B’线截取的包括凹陷边缘终端区的功率MOSFET的局部横截面图。
参照图15A和15B，所述MOSFET300的单位单元310包括在n型漂移层340内形成的p型阱342。在所述p型阱342内提供n+源接触348和p+接触区350。（导电类型如示例所示；根据一些实施例的器件能够具有与公开的导电类型相反的导电类型。）图14B显示了所述功率MOSFET额外的细节，包括氧化层356，场氧化物352和衬底360。
在凹陷边缘终端区330内与有源区域315相邻处提供保护环338。
将理解，尽管术语第一、第二等在这里可以用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于使一个元件区别于另一个元件。例如，第一个元件可以称为第二个元件，并且类似地，第二个元件能被称为第一个元件，并不背离本发明的范围。如这里使用的，术语“和/或”包括一个或多个关联的列出项的任何和所有组合。
这里使用的术语仅用于描述特定实施例的目的并且不应成为本发明的限制。如这里使用的，除非上下文清楚地另外指出，否则单数形式“一个”也应包括复数形式。将进一步理解，术语“包括”当在本说明书中使用时，指明了所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但是不应排除一个或多个其他的特征、整体、步骤、操作、元件、步骤和/或其组的存在或添加。
除非另外定义，否则这里使用的所有术语（包括技术和科学术语）具有与本发明所属领域的普通技术人员普遍理解的含义相同的含义。将进一步理解，在这里使用的术语应被解释为具有与其在本说明书和相关技术的背景中的含义一致的含义，并且除非明确地如此定义，否则将不在理想化或过度正规的意义上进行解释。
将理解，当一个元件如层，区域或衬底被称为本发明中“位于另一个元件上”或扩展的“到另一个元件之上”，其可以直接位于该另一元件上或者扩展到直接到该另一元件上或者可以存在中间元件。相反地，当元件被称为“直接位于另一元件上”或扩展的“直接到另一个元件之上”时，不存在中间元件。也将理解，当元件被称为“连接到”或者“耦合到”另一元件时，其可以直接连接到或者耦合到该另一元件或者可以存在中间元件。相反地，当元件被称为“直接连接到”或者“直接耦合到”另一元件时，不存在中间元件。
诸如“以下”，“以上”“上”“下”“水平”，“侧面”“垂直”“下方”“上方”等关系性术语在这里可以用于描述如附图中所示的一个元件，层或区域与另一元件，层或区域的关系。将理解，这些术语应涵盖除了图中示出的取向之外的不同的器件取向。
这里通过参照作为本发明的理想化的实施例（和中间结构）的示意图的剖视图描述了本发明的实施例。附图中的层和区域的厚度为了清晰可以放大。此外，可以预见到作为例如制造技术和/或公差的结果的图示形状的变化。因此，本发明的实施例不应被解释为限于这里图示的区域的特定形状，但是将包括因例如制造导致的形状的偏差。例如，被图示为矩形的注入区域将典型地在其边缘处具有圆形或弯曲的特征和/或注入浓度的梯度，而非从注入区域到非注入区域的骤变。同样地，通过注入形成的隐埋区域可以导致隐埋区域和通过其进行注入的表面之间的区域中的某种注入。因此，图中所示的区域在本质上是示意性的并且它们的形状并非图示器件区域的实际形状并且并不限制本发明的范围。
本发明的一些实施例被描述成半导体层和/或区域，其具有n型或p型的导电类型的特征，这涉及到在层和/或区域内的多数载流子浓度。因此，n型材料具有多数负电荷电子的平衡浓度，而p型材料具有多数正电荷空穴的平衡浓度。一些材料可以用“+”或者“-”（像n+,n-,p+,p-,n++,n--,p++,p--,诸如此类）描述，来说明相比另一层或者区域更大或更小的多数载流子浓度。然而，这样的符号并不意味着在层或区域中特别的多数或少数载流子浓度的存在。
连同前面的说明和附图，这里公开了许多不同的实施例。将理解，从字面上描述和说明这些实施例的每个组合和子组合是过分重复和混淆的。相应地，所有实施例用任何方式和/或组合被组合，并且包括附图，本说明书应该被解释构成一个在这里描述的实施例的所有组合和子组合以及制造和使用它们的方式和过程的完全书面描述，并且应该支持对于任何组合或者子组合的权利要求。
在附图和说明书中，已经公开了本发明的典型的首选的实施例，并且尽管使用了特定的术语，但它们只用于通用的描述意义而不受限制，本发明的范围被列在下面的权利要求中。

Claims (28)

1.一种电子器件，包括：
漂移区；
肖特基接触，位于所述漂移区的表面上；
边缘终端，位于所述漂移区内与所述肖特基接触相邻，其中所述边缘终端包括凹陷区和所述凹陷区内的边缘终端结构，所述凹陷区从所述漂移区的表面凹陷距离d；
在所述肖特基接触之下位于所述漂移区的表面处的上保护环；
其中所述边缘终端结构包括所述凹陷区的表面处的多个下保护环和所述凹陷区的表面处的轻掺杂区，其中所述多个下保护环延伸到所述轻掺杂区中，并且其中所述下保护环通过至少一个间隙彼此分隔，并且其中所述上保护环、所述轻掺杂区和所述多个下保护环具有与所述漂移区的第一导电类型相反的第二导电类型。
2.如权利要求1所述的电子器件，进一步包括多个结型势垒肖特基区，所述结型势垒肖特基区位于所述漂移区的表面处且与所述肖特基接触相接触，其中所述漂移区具有第一导电类型而所述多个结型势垒肖特基区具有与第一导电类型相反的第二导电类型。
3.如权利要求1所述的电子器件，其中所述距离d为0.2微米至1微米。
4.如权利要求1所述的电子器件，其中所述距离d为0.4微米至0.8微米。
5.如权利要求1所述的电子器件，其中所述距离d为约0.5微米。
6.如权利要求1所述的电子器件，进一步包括侧墙，所述侧墙在所述漂移区内位于所述肖特基接触和所述凹陷区之间，其中第一下保护环位于所述侧墙基底处与所述肖特基接触相邻。
7.如权利要求2所述的电子器件，其中所述距离d大于所述结型势垒肖特基区从所述漂移区表面进入所述漂移区的深度。
8.如权利要求1所述的电子器件，其中所述漂移区包括碳化硅。
9.如权利要求8所述的电子器件，其中所述漂移区包括具有多型2H，4H，6H，3C和/或15R的碳化硅。
10.如权利要求1所述的电子器件，所述电子器件具有超过780mJ/cm2的额定雪崩，其中额定雪崩被定义为VBR×IR×tpulse/芯片面积，其中VBR是所述器件的击穿电压，IR是所述器件的额定反向电流，tpulse是造成器件故障的电流脉冲的最小持续时间。
11.如权利要求10所述的电子器件，其中所述额定雪崩大于1000mJ/cm2。
12.如权利要求10所述的电子器件，其中所述额定雪崩大于1200mJ/cm2。
13.如权利要求10所述的电子器件，其中所述额定雪崩大于1500mJ/cm2。
14.如权利要求1所述的电子器件，所述电子器件具有比理论雪崩击穿电压小的漏电压，所述漏电压距所述理论雪崩击穿电压小于100V，其中所述漏电压被定义为造成至少100μA/cm2漏电流的所述器件上的反向电压。
15.如权利要求14所述的电子器件，其中所述电子器件具有比所述器件的理论雪崩击穿电压小的漏电压，所述漏电压距所述理论雪崩击穿电压小于25V。
16.一种电子器件，包括：
漂移区，具有第一导电类型；
有源区域，包括在所述漂移区表面处的第一区域，所述第一区域具有与第一导电类型相反的第二导电类型，其中当所述电子器件被反向偏压时，在所述漂移区与所述第一区域之间的p-n结被配置为承受电压；以及
边缘终端，所述边缘终端位于所述漂移区内与所述有源区域相邻，其中所述边缘终端包括凹陷区和在所述凹陷区内的边缘终端结构，所述凹陷区从所述漂移区表面凹陷距离d；
位于所述漂移区的表面处的上保护环；
其中所述边缘终端结构包括所述凹陷区的表面处的多个下保护环和所述凹陷区的表面处的轻掺杂区，其中所述多个下保护环延伸到所述轻掺杂区中，并且其中所述下保护环通过至少一个间隙彼此分隔，并且其中所述上保护环、所述轻掺杂区和所述多个下保护环具有与所述漂移区的第一导电类型相反的第二导电类型。
17.如权利要求16所述的电子器件，其中所述器件具有比所述器件的理论雪崩击穿电压小的漏电压，所述漏电压距所述理论雪崩击穿电压小于25V，其中所述漏电压被定义为造成至少100μA/cm2漏电流的所述器件上的反向电压。
18.如权利要求16所述的电子器件，其中所述电子器件包括MOSFET。
19.如权利要求16所述的电子器件，其中所述电子器件包括肖特基二极管，并且其中所述第一区域包括结型势垒区，所述结型势垒区被配置为当所述器件加有反向偏压时承受电压。
20.一种形成半导体器件的方法，包括：
提供半导体层；
提供位于所述半导体层内的凹陷区，所述凹陷区在所述半导体层内限定了台阶，所述台阶包括水平的台阶表面，所述台阶表面垂直偏离于所述凹陷区的基底；
提供位于所述台阶表面处的上保护环；
提供所述凹陷区内的结型终端结构，其中所述结型终端结构包括所述凹陷区的表面处的多个下保护环和所述凹陷区的表面处的轻掺杂区，其中所述多个下保护环延伸到所述轻掺杂区中，并且其中所述下保护环通过至少一个间隙彼此分隔，并且其中所述上保护环、所述轻掺杂区和所述多个下保护环具有与所述半导体层的第一导电类型相反的第二导电类型；并且
提供所述台阶表面上的金属接触。
21.如权利要求20所述的方法，其中提供结型终端结构包括向所述半导体层的凹陷区中注入掺杂剂离子以在所述半导体层的凹陷区的表面处形成轻掺杂区。
22.如权利要求21所述的方法，其中提供结型终端结构进一步包括形成在所述半导体层的凹陷区内的所述下保护环，其中所述下保护环具有比所述轻掺杂区的掺杂剂浓度高的掺杂剂浓度。
23.如权利要求20所述的方法，进一步包括在所述台阶表面上提供金属接触之前在所述半导体层内与所述台阶表面相邻处提供多个结型势垒区。
24.如权利要求20所述的方法，其中所述凹陷区的基底与所述台阶表面垂直间隔约0.5微米的距离。
25.如权利要求20所述的方法，其中所述金属接触包括肖特基接触。
26.如权利要求20所述的方法，其中所述金属接触包括源接触。
27.如权利要求20所述的方法，其中所述半导体层包括碳化硅。
28.如权利要求27所述的方法，其中所述半导体层包括具有多型2H，4H，6H，3C和/或15R的碳化硅。
CN201280025170.4A 2011-04-05 2012-04-04 凹陷终端结构和带有凹陷终端结构的电子器件的制备方法 Active CN103563087B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/080,126 2011-04-05
US13/080,126 US9318623B2 (en) 2011-04-05 2011-04-05 Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
PCT/US2012/032078 WO2012138697A1 (en) 2011-04-05 2012-04-04 Recessed termination structures and methods of fabricating electronic devices including recessed termination structures

Publications (2)

Publication Number Publication Date
CN103563087A CN103563087A (zh) 2014-02-05
CN103563087B true CN103563087B (zh) 2017-07-14

Family

ID=46965393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280025170.4A Active CN103563087B (zh) 2011-04-05 2012-04-04 凹陷终端结构和带有凹陷终端结构的电子器件的制备方法

Country Status (7)

Country Link
US (1) US9318623B2 (zh)
EP (1) EP2695197B1 (zh)
JP (1) JP5990255B2 (zh)
KR (1) KR101658693B1 (zh)
CN (1) CN103563087B (zh)
TW (1) TWI573282B (zh)
WO (1) WO2012138697A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912621B1 (en) * 2011-07-11 2014-12-16 Diodes Incorporated Trench schottky devices
ITMI20111416A1 (it) 2011-07-28 2013-01-29 St Microelectronics Srl Circuito integrato dotato di almeno una antenna integrata
US8680587B2 (en) * 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US20140048903A1 (en) * 2012-08-15 2014-02-20 Avogy, Inc. Method and system for edge termination in gan materials by selective area implantation doping
US9318624B2 (en) * 2012-11-27 2016-04-19 Cree, Inc. Schottky structure employing central implants between junction barrier elements
JP2014107499A (ja) * 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
US10181532B2 (en) * 2013-03-15 2019-01-15 Cree, Inc. Low loss electronic devices having increased doping for reduced resistance and methods of forming the same
US9704718B2 (en) * 2013-03-22 2017-07-11 Infineon Technologies Austria Ag Method for manufacturing a silicon carbide device and a silicon carbide device
US9159799B2 (en) * 2013-04-19 2015-10-13 Avogy, Inc. Method of fabricating a merged P-N junction and schottky diode with regrown gallium nitride layer
JP2014236171A (ja) * 2013-06-05 2014-12-15 ローム株式会社 半導体装置およびその製造方法
DE112014002993T5 (de) 2013-06-27 2016-03-03 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zum Herstellen derselben
US10347489B2 (en) 2013-07-02 2019-07-09 General Electric Company Semiconductor devices and methods of manufacture
US9064738B2 (en) * 2013-07-19 2015-06-23 Cree, Inc. Methods of forming junction termination extension edge terminations for high power semiconductor devices and related semiconductor devices
JP2015032627A (ja) * 2013-07-31 2015-02-16 株式会社東芝 半導体装置
FR3011385A1 (fr) * 2013-09-27 2015-04-03 St Microelectronics Tours Sas Diode schottky en nitrure de gallium avec anneau de garde
DE102013111966B4 (de) 2013-10-30 2017-11-02 Infineon Technologies Ag Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
US9899477B2 (en) 2014-07-18 2018-02-20 Infineon Technologies Americas Corp. Edge termination structure having a termination charge region below a recessed field oxide region
US20170213908A1 (en) * 2014-07-25 2017-07-27 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
JP6265274B2 (ja) * 2014-09-17 2018-01-24 富士電機株式会社 半導体装置
US9741873B2 (en) * 2015-03-27 2017-08-22 Fairchild Semiconductor Corporation Avalanche-rugged silicon carbide (SiC) power Schottky rectifier
CN105932046B (zh) * 2016-06-01 2019-03-01 清华大学 面向碳化硅高压大功率器件的边缘结终端结构
EP3379580A1 (en) * 2017-03-22 2018-09-26 Evince Technology Ltd Diamond semiconductor device
US10608122B2 (en) 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture
US10985242B2 (en) * 2019-03-06 2021-04-20 Littelfuse, Inc. Power semiconductor device having guard ring structure, and method of formation
US11195922B2 (en) * 2019-07-11 2021-12-07 Fast SiC Semiconductor Incorporated Silicon carbide semiconductor device
CN110610934B (zh) * 2019-09-17 2021-11-16 珠海格力电器股份有限公司 功率半导体器件、其封装结构及其制作方法和封装方法
CN111081705B (zh) * 2019-11-25 2022-06-10 重庆大学 单片集成式半桥功率器件模块
US20230178590A1 (en) * 2020-07-08 2023-06-08 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
US11164979B1 (en) * 2020-08-06 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor device
CN113555447B (zh) * 2021-06-09 2024-02-09 浙江芯科半导体有限公司 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101946322A (zh) * 2008-02-12 2011-01-12 三菱电机株式会社 碳化硅半导体装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242690A (en) 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
EP0176778B1 (de) 1984-09-28 1991-01-16 Siemens Aktiengesellschaft Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
DE59010606D1 (de) 1989-03-29 1997-01-30 Siemens Ag Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit
US4927772A (en) 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
JPH03225870A (ja) 1990-01-31 1991-10-04 Toshiba Corp ヘテロ接合バイポーラトランジスタの製造方法
DE4102888A1 (de) * 1990-01-31 1991-08-01 Toshiba Kawasaki Kk Verfahren zur herstellung eines miniaturisierten heterouebergang-bipolartransistors
CN1040814C (zh) 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
TW286435B (zh) 1994-07-27 1996-09-21 Siemens Ag
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
WO2000042662A1 (de) 1999-01-12 2000-07-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleiterbauelement mit mesa-randabschluss
JP4044332B2 (ja) * 2001-12-26 2008-02-06 関西電力株式会社 高耐電圧半導体装置
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
US9515135B2 (en) 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7229866B2 (en) 2004-03-15 2007-06-12 Velox Semiconductor Corporation Non-activated guard ring for semiconductor devices
JP3914226B2 (ja) 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
US7304363B1 (en) 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
US7304334B2 (en) 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
JP2007103784A (ja) 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP2007287782A (ja) 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
US7372087B2 (en) 2006-06-01 2008-05-13 Northrop Grumman Corporation Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage
JP4620075B2 (ja) 2007-04-03 2011-01-26 株式会社東芝 電力用半導体素子
JP2007258742A (ja) * 2007-05-23 2007-10-04 Kansai Electric Power Co Inc:The 高耐電圧半導体装置
CN101855726B (zh) * 2007-11-09 2015-09-16 克里公司 具有台面结构及包含台面台阶的缓冲层的功率半导体器件
JP2009177028A (ja) 2008-01-25 2009-08-06 Toshiba Corp 半導体装置
KR100929114B1 (ko) 2008-02-15 2009-11-30 삼성토탈 주식회사 염소화폴리에틸렌 수지
JP4683075B2 (ja) * 2008-06-10 2011-05-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8637386B2 (en) 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
JP5600411B2 (ja) * 2009-10-28 2014-10-01 三菱電機株式会社 炭化珪素半導体装置
US8928065B2 (en) * 2010-03-16 2015-01-06 Vishay General Semiconductor Llc Trench DMOS device with improved termination structure for high voltage applications
JP5621340B2 (ja) * 2010-06-16 2014-11-12 株式会社デンソー 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
KR20120022398A (ko) 2010-09-02 2012-03-12 주은만 슬링벨트
JP2012191038A (ja) * 2011-03-11 2012-10-04 Mitsubishi Electric Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101946322A (zh) * 2008-02-12 2011-01-12 三菱电机株式会社 碳化硅半导体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PLANAR TERMINATIONS IN 4H-SiC SCHOTTKY DIODES WITH LOW LEAKAGE AND HIGH YIELDS;R. Singh, et al.;《IEEE》;19970529;第157页右栏第2段至第160页右栏第1段，图2 *

Also Published As

Publication number Publication date
EP2695197B1 (en) 2022-12-14
EP2695197A4 (en) 2014-10-15
US20120256192A1 (en) 2012-10-11
WO2012138697A1 (en) 2012-10-11
TW201246562A (en) 2012-11-16
JP2014513424A (ja) 2014-05-29
TWI573282B (zh) 2017-03-01
CN103563087A (zh) 2014-02-05
JP5990255B2 (ja) 2016-09-07
KR101658693B1 (ko) 2016-09-21
EP2695197A1 (en) 2014-02-12
KR20140023942A (ko) 2014-02-27
US9318623B2 (en) 2016-04-19

Similar Documents

Publication Publication Date Title
CN103563087B (zh) 凹陷终端结构和带有凹陷终端结构的电子器件的制备方法
CN101981700B (zh) 用于碳化硅器件的双保护环边缘终端和制造具有双保护环边缘终端的碳化硅器件的方法
EP2710635B1 (en) Sic devices with high blocking voltage terminated by a negative bevel
US8901699B2 (en) Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US10566462B2 (en) Bipolar semiconductor device and manufacturing method
AU2007240996B2 (en) Junction barrier Schottky rectifiers and methods of making thereof
CN103443907B (zh) 包括具有重叠掺杂区的肖特基二极管的半导体器件及其制造方法
US20070235745A1 (en) Semiconductor device and manufacturing method thereof
US9349797B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
US11869940B2 (en) Feeder design with high current capability
EP0979531A1 (en) Silicon carbide field conrolled bipolar switch
JP2004519100A (ja) バイポーラダイオード
JP2000101101A (ja) ＳｉＣショットキーダイオード
US6919588B1 (en) High-voltage silicon controlled rectifier structure with improved punch through resistance
EP1225639A1 (en) Silicon Schottky barrier diode
Miura et al. Wafer-scale fabrication of vertical GaN pn diodes with graded JTE structures using multiple-zone boron implantation
KR101405511B1 (ko) 애벌런치 성능이 강화된 고전압 고속회복다이오드(ｈｖ－ｆｒｄ) 및 그 제조 방법
WO2015120432A1 (en) Trenched and implanted bipolar junction transistor
JP2018117084A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: North Carolina USA

Patentee after: Wofu Semiconductor Co.,Ltd.

Address before: North Carolina USA

Patentee before: CREE, Inc.

CP01 Change in the name or title of a patent holder