CN103443907B - 包括具有重叠掺杂区的肖特基二极管的半导体器件及其制造方法 - Google Patents

包括具有重叠掺杂区的肖特基二极管的半导体器件及其制造方法 Download PDF

Info

Publication number
CN103443907B
CN103443907B CN201280013926.3A CN201280013926A CN103443907B CN 103443907 B CN103443907 B CN 103443907B CN 201280013926 A CN201280013926 A CN 201280013926A CN 103443907 B CN103443907 B CN 103443907B
Authority
CN
China
Prior art keywords
doped region
semiconductor layer
semiconductor devices
longitudinal extending
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280013926.3A
Other languages
English (en)
Other versions
CN103443907A (zh
Inventor
张清纯
J·亨宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN103443907A publication Critical patent/CN103443907A/zh
Application granted granted Critical
Publication of CN103443907B publication Critical patent/CN103443907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种半导体器件，包括：具有第一导电类型的且具有半导体器件的有源区被界定于其中的表面的半导体层，以及在有源区内的多个被间隔开的掺杂区。该多个掺杂区具有与第一导电类型相反的第二导电类型，并且在有源区内界定半导体层的多个裸露部分。该多个掺杂区包括沿纵向延伸的多个行。每个行都包括多个纵向延伸区段，并且在第一行中的纵向延伸区段在与纵向垂直的横向上与在相邻行中的纵向延伸区段至少部分地重叠。

Description

包括具有重叠掺杂区的肖特基二极管的半导体器件及其制造 方法
相关申请的交叉引用
本申请是在2009年6月26日提交的，题目为“Semiconductor Devices IncludingSchottky Diode Having Doped Regions Arranged As Islands And Methods OfFabricating Same”的美国申请No.12/492,670的部分继续申请，该申请No.12/492,670是在2006年8月1日提交的，题目为“Semiconductor Devices Including Schottky DiodesWith Controlled Breakdown And Methods Of Fabricating Same”的申请No.11/496,842的继续申请，这两个申请被转让给本申请的受让人，这两个申请的公开内容由此通过引用的方式全文并入本文，如同完全在此阐明一样。
技术领域
本发明涉及半导体器件及其制造，并且更特别地涉及结势垒肖特基（JBS）二极管及其制造。
背景技术
可以具有例如大约600V至2.5kV的电压闭锁额定值（voltage blocking rating）的高电压碳化硅（SiC）肖特基二极管有望与具有类似的电压额定值的硅PIN二极管竞争。此类二极管可以处理高达大约100安培或更大的正向电流，取决于它们的活动面积设计。高压肖特基二极管具有许多重要的应用，特别是在功率调节、分配和控制的领域中。
在此类应用中，SiC肖特基二极管的重要特性是其开关速度。基于硅的PIN器件典型地展示出相对较差的开关速度。硅PIN二极管可以具有大约20kHz的最大开关速度，取决于其电压额定值。相反，基于碳化硅的肖特基器件在理论上能够具有高得多的开关速度，例如，较硅优越超过大约100倍。另外，与硅器件相比，碳化硅器件有能力处理更高的电流密度。
常规的SiC肖特基二极管结构具有起着漂移区的作用的n-外延层形成于其上的n型SiC基板。器件典型地包括直接形成于n-层上的肖特基触头。结终端区（例如，保护环和/或p型JTE（结终端扩展）区）典型地被形成为包围着肖特基结有源区。结终端区的作用是减少或防止在肖特基结的边缘处的电场拥挤，并且减少或防止耗尽区与器件的表面的相互作用。表面效应会导致耗尽区不均匀地展开，这会对器件的击穿电压造成不利影响。其他终端技术包括可能受表面效应影响更强烈的场板和浮动场环。沟道停止区同样可以通过注入n型掺杂物来形成，以便防止耗尽区延伸到器件的边缘。
不管所使用的终端是何类型，如果对结施加足够大的反向电压，则肖特基二极管都将失效。这样的失效一般是灾难性的，并且可以破坏或毁坏器件。而且，甚至在结失效之前，肖特基二极管可能经历到大的反向泄漏电流。为了减小这样的泄漏电流，结势垒肖特基（JBS）二极管被开发出来。JBS二极管有时称为混合PIN-肖特基（MPS）二极管。图1示出了常规的JBS二极管10。如图所示，常规的JBS二极管包括n-漂移层14形成于其上的n型基板12。多个p+区16典型地通过离子注入形成于n-漂移层14的表面中。金属阳极触头18形成于n-漂移层14的表面上，与n-漂移层14和p+区16两者接触。阳极触头18与漂移层14的裸露部分形成肖特基结，并且可以与p+区16形成欧姆接触。阴极触头20形成于基板12上。基于碳化硅的JBS二极管在例如美国专利No.6,104,043和6,524,900中进行了描述。
在正向操作中，在阳极触头18与漂移层14之间的结J1于p+区16与漂移层14之间的结J2之前导通。因而，在低的正向电压下，器件展示出肖特基二极管的行为。也就是，在器件内的电流传输受在低的正向电压下被注入穿过肖特基结J1的多数载流子（电子）所控制。由于在正常操作电压下在器件内可能没有少数载流子注入（并且因而没有少数电荷存储），因而JBS二极管具有肖特基二极管快速的开关速度特性。
但是，在反向偏压条件之下，由在p+区16与漂移层14之间的PN结J2形成的耗尽区扩大以阻断通过器件10的反向电流，从而保护肖特基结J1并且限制器件10内的反向泄漏电流。因而，在反向偏压下，JBS二极管10像PIN二极管那样工作。器件10的电压闭锁能力典型地由漂移层14的厚度和掺杂以及边缘终止的设计来确定。
与正向偏压操作之下的基于碳化硅的肖特基二极管相关的一个问题由于肖特基结J1的特性而产生。即，基于碳化硅的器件的肖特基结与例如PIN结相比可以具有相对较高的电阻。在某些功率开关应用中，会时不时地经历到电流浪涌（例如，瞬时电流尖峰）。在肖特基器件中，这样的电流浪涌会在结处导致大量功率的耗散，这会导致结发热。肖特基结的发热会降低结的势垒，从而导致甚至更大的电流流过器件。这种被称为热失控的现象可以破坏或毁坏器件。
热失控同样可以发生于反向偏压条件下的器件内，因为反向泄漏电流会由于热失控而随温度增大。而且，在反向偏压条件下还会产生其他问题。例如，如上所述，如果器件的闭锁电压被超过，则器件会以不可控的方式击穿，这可以破坏或毁坏器件。
发明内容
根据某些实施例的半导体器件包括：具有第一导电类型的且具有半导体器件的有源区被界定于其中的表面的半导体层，以及在有源区内的多个被间隔开的掺杂区。该多个掺杂区具有与第一导电类型相反的第二导电类型，并且在有源区内界定半导体层的多个裸露部分。该多个掺杂区包括沿纵向延伸的多个行。每个行都包括多个纵向延伸区段，并且在第一行中的纵向延伸区段在与纵向垂直的横向上与在相邻行中的纵向延伸区段至少部分地重叠。
在第一行中的第一纵向延伸区段可以在横向上与在相邻行中的两个纵向延伸区段至少部分地重叠。
在第一行中的纵向延伸区段中的纵向相邻区段可以被间隔开达距离L，并且在相邻行中的横向相邻的纵向延伸区段可以被间隔开距离W，L约等于W。
在半导体器件的有源区内的任何点都可以至少接近于至少一个纵向延伸区段达在相邻行中的横向相邻的纵向延伸区段的重叠部分之间的间距的一半。
在半导体器件的有源区内的任何点可以至少接近于至少一个纵向延伸区段达在一行中的纵向相邻的纵向延伸区段之间的间距的一半。
该器件还可以包括与半导体层的裸露部分及掺杂区接触的金属区。
半导体层可以包括碳化硅半导体层。掺杂区包括p型碳化硅，所述p型碳化硅可以具有大约1×1017-大约1×1018cm-3的掺杂浓度。
该器件还可以包括在半导体层中的具有比所述掺杂区的掺杂浓度大的掺杂浓度的第二掺杂区。该多个掺杂区和第二掺杂区可以位于半导体层的表面，并且由该多个掺杂区和第二掺杂区占用的表面积与器件的有源区的总表面积之比约小于大约0.4。
该器件还可以包括在半导体层上的与半导体层的裸露部分形成肖特基结的金属层。在第二掺杂区与半导体层之间的p-n结的导通电压高于在金属层与半导体层的裸露部分之间的肖特基结的导通电压。
掺杂区可以具有使得在掺杂区与半导体层之间的p-n结的穿通在比在金属层与半导体层的裸露部分之间的肖特基结的击穿低的电压下发生的厚度和掺杂浓度。
该器件还可以包括边缘终止区，并且掺杂区可以具有使得在掺杂区与半导体层之间的p-n结的穿通在比边缘终止区的击穿电压低的电压下发生的厚度和掺杂浓度。
一种形成根据某些实施例的半导体器件的方法包括：在半导体层内设置多个掺杂区，其中半导体层具有第一导电类型，并且掺杂区具有与第一导电类型相反的第二导电类型使得半导体层与第一掺杂区形成各自的p-n结。该多个掺杂区包括沿纵向延伸的多个行，每个行都包括多个纵向延伸区段，并且在第一行中的纵向延伸区段可以在与纵向垂直的横向上与在相邻行中的纵向延伸区段至少部分地重叠。该方法还包括在半导体层上设置金属层。金属层与半导体层形成肖特基结并且接触掺杂区。
该方法还可以包括在半导体层中设置提供第二掺杂区。第二掺杂区可以具有与半导体层的导电类型相反的导电类型，并且可以具有比所述掺杂区的掺杂浓度高的掺杂浓度。在第二掺杂区和半导体层之间的第二p-n结被配置以在比金属层与半导体层之间的肖特基结的导通电压高的电压下导通。
在第一行中的第一纵向延伸区段可以在横向上与相邻行中的两个纵向延伸区段至少部分地重叠。
在第一行中的纵向延伸区段中的纵向相邻区段可以被间隔开距离L，并且在相邻行中的横向相邻的纵向延伸区段可以被间隔开距离W，L约等于W。
该方法还可以包括在半导体层中设置具有比所述掺杂区的掺杂浓度大的掺杂浓度的第二掺杂区。该多个掺杂区和第二掺杂区可以位于半导体层的表面，并且由该多个掺杂区和第二掺杂区占用的表面积与二极管的有源区的总表面积之比可以小于大约0.4。
半导体层可以包括碳化硅半导体层。掺杂区包括p型碳化硅，所述p型碳化硅可以具有大约1×1017-大约1×1018cm-3的掺杂浓度。
附图说明
为了提供对本发明的更深入理解而引入的并且被并入本申请内并构成其一部分的附图示出了本发明的某种或某些实施例。在附图中：
图1是常规JBS二极管的截面图。
图2是根据本发明的某些实施例的JBS二极管的顶视图。
图3是根据本发明的某些实施例的JBS二极管的截面图。
图4A和4B是在根据本发明的某些实施例的JBS二极管中的电场对深度的曲线图。
图5A和5B是根据本发明的某些实施例的JBS二极管的反向电流对反向偏压的曲线图。
图6是根据本发明的某些实施例的JBS二极管的闭锁电压对掺杂的图表。
图7是根据本发明的另一些实施例的JBS二极管的截面图。
图8是根据本发明的另一些实施例的JBS二极管的顶视图。
图9是示出根据本发明的某些实施例的操作的流程图。
图10A和10B示出了在根据某些实施例的JBS二极管内的岛状JBS区周围的耗尽区的扩大。
图11A和11B示出了在根据另一些实施例的JBS二极管内的岛状JBS区周围的耗尽区的扩大。
图12是根据本发明的另一些实施例的JBS二极管的顶视图。
图13是管芯面积对JBS区之间的间距的曲线图。
具体实施方式
本发明的实施例现在将参照附图在下文更全面地描述，在附图中示出了本发明的实施例。但是，本发明可以按照许多不同的形式来实现，并且不应当被理解为限定于本文所阐明的实施例。相反，这些实施例的提供是为了使得本公开内容将是彻底和全面的，并且将给本领域技术人员充分传达本发明的范围。在所有附图中，类似的数字指代类似的元件。
应当理解，虽然在此可以使用第一、第二等术语来描述各种元件，但是这些元件并不应当由这些术语所限定。这些术语仅被用来使元件相互区分开。例如，在不脱离本发明的范围的情况下，能够将第一元件称为第二元件，并且同样地，也能够将第二元件称为第一元件。如同本文所使用的，术语“和/或”包括一个或多个相关列示项的任意或所有组合。
本文所使用的术语只是为了描述特定的实施例，而并不非旨在对本发明进行限定。如同本文所使用的，单数形式“一（a）”、“一个（an）”和“该（the）”意指同样包括复数形式，除非上下文另有明确说明。还应当理解，术语“包括”、“包含”、“含有”和/或“具有”在用于本文时指定存在规定的特征、整数、步骤、操作、元件和/或构件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、构件和/或它们的组合。
除非另有说明，否则本文所使用的所有术语（包括技术和科学术语）都具有与本领域技术人员一般所理解的意思相同的意思。还应当理解，本文所使用的术语应当被理解为具有与它们在本说明书及相关领域的背景下的意思一致的意思，而不应当被理解为理想的或者过于正式的，除非本文中明确这样规定。
应当理解，当诸如层、区域或基板之类的元件被提作处于或延伸至另一个元件“之上”时，它能够直接位于或直接延伸至该另一元件之上，或者也可以存在中介元件。相比之下，当元件被提作“直接位于”或“直接延伸至”另一元件之上时，则没有中介元件存在。还应当理解，当元件被提作“连接”或“耦接”至另一元件时，它能够直接连接或耦接至该另一个元件，或者可以存在中介元件。相比之下，当元件被提作“直接连接”或“直接耦接”至另一元件时，则没有中介元件存在。
相对术语（例如，“下方”、“上方”、“上部”、“下部”、“水平”、“横向”或“竖向”）在本文中可以被用来描述如图所示的一个元件、层或区域与另一个元件、层或区域的关系。应当理解，这些术语除了附图所示的取向外还意指包含器件的不同取向。
本发明的实施例在此参照作为本发明的理想化实施例（及中间结构）的示意图的截面图来描述。为了清晰起见，在附图中可以放大层和区域的厚度。另外，由例如制造技术和/或容差引起的示图的形状的变化应当可预料到的。因而，本发明的实施例不应当被理解为限定于本文所说明的具体形状的区域，而应当包括由例如制造引起的形状变化。例如，被示为矩形的注入区典型地应当具有圆形的或弯曲的特征和/或注入浓度在其边缘处的渐变，而不是从注入区到非注入区的不连续变化。同样地，由注入形成的隐埋区会导致在隐埋区与注入通过其而发生的表面之间的区域内的某些注入。因而，在附图中示出的区域实际上是示意性的，并且它们的形状并非旨在示出器件的区域的实际形状，也并非旨在限定本发明的范围。
本发明的某些实施例参考其特征在于具有诸如n型或p型之类的导电类型的半导体层和/或区域来描述，所述导电类型指的是在层和/或区域内的多数载流子浓度。因而，n型材料具有带负电的电子的多数平衡浓度，而p型材料具有带正电的空穴的多数平衡浓度。一些材料可以用“+”或“-”来标明（例如，n+、n-、p+、p-、n++、n--、p++、p--等），用于指示与另一个层或区域相比相对较大（“+”）的或相对较小（“-”）的多数载流子浓度。但是，这样的表示并非暗指在层或区域内存在特定浓度的多数或少数载流子。
图2是根据本发明的某些实施例的二极管100的顶视图。二极管100包括具有其中形成有导电类型与漂移层114相反的多个轻掺杂区130的上表面的漂移层114。在图2的实施例中，轻掺杂区130在漂移层114中被形成为条纹形区域。但是，轻掺杂区130可以被形成为其他形状。
漂移层114可以由例如具有大约2×1014cm-3至大约1×1017cm-3的掺杂浓度的2H、4H、6H、3C和/或15R多型体的n型碳化硅形成，取决于对二极管100的电压闭锁及导通电阻的设计要求。其他类型的半导体材料（例如，GaN、GaAs、硅或锗）也可以使用。在特定的实施例中，漂移层114包括以浓度为大约5×1015cm-3的n型掺杂物掺杂的4H-SiC。轻掺杂区130可以通过例如将p型掺杂物（例如，硼和/或铝）按大约1×1017cm-3至大约1×1018cm-3的浓度离子注入漂移层114之内来形成，并且可以延伸到漂移层114的表面下方大约0.3μm至大约0.5μm的深度处。在特定的实施例中，轻掺杂区130可以按大约5×1017cm-3的掺杂浓度来掺杂，并且可以延伸到漂移层114的表面下方大约0.3μm的深度处。
在漂移层114内还设置有多个重掺杂区116。重掺杂区116可以通过例如将p型掺杂物（例如，硼和/或铝）按大约1×1018cm-3至大约1×1019cm-3的浓度离子注入漂移层114之内来形成，并且可以延伸到漂移层114的表面下方0.3μm至大约0.5μm的深度处。在特定的实施例中，重掺杂区116可以按大约5×1018cm-3的掺杂浓度来掺杂，并且可以延伸到漂移层114的表面下方大约0.3μm的深度处。区域116可以通过例如外延生长来形成。
在图2的实施例中示出的轻掺杂区130被设置为被间隔开的条纹区，这些条纹区使漂移层114的表面的一些部分114A裸露并且延伸横过漂移层114的有源区110（除了漂移层的裸露部分114A和重掺杂区116外）。金属肖特基触头（未示出）覆盖着漂移层114并且与漂移层114的裸露部分114A以及轻掺杂区130和重掺杂区116接触。如同本文所使用的，术语“有源区”指的是在其内肖特基金属与漂移层接触的器件的二维区域，并且包括漂移层114的裸露部分114A、轻掺杂区130和重掺杂区116。因此，有源区包括肖特基结区，但不包括例如下文所描述的边缘终止区。
二极管100可以包括包围着二极管100的有源区110的边缘终止区115。边缘终止区115可以包括结终端扩展（JTE）区、场环、场板、保护环和/或前述或其他终端的组合。
SiC肖特基二极管的另外的常规终端在Singh等人的“Planar Terminations in4H-SiC Schottky Diodes With Low Leakage And High Yields”（ISPSD’97，pp.157160）进行了描述。用于SiC肖特基势垒二极管的p型外延保护环终端在Ueno等人的“The Guard-Ring Termination for High-Voltage SiC Schottky Barrier Diodes”（IEEE ElectronDevice Letters,Vol.16，No.7，July，1995，pp.331 332）进行了描述。另外，其他终端技术在题目为“SiC Semiconductor Device Comprising A PN Junction With A VoltageAbsorbing Edge”的公开PCT申请No.WO97/08754中进行了描述。
另一种类型的结终端被公开于本发明的受让人所受让的美国专利No.7,026,650中，该美国专利No.7,026,650以引用的方式并入本文，如同完全于本文中阐明一样。
图3是一般沿图2的直线A-A截取的二极管100的截面图。为了清晰起见，二极管100的某些特征的尺寸被放大。如图3所示，二极管100包括漂移层114形成于其上的基板112。重掺杂区116可以形成为在漂移层114之内的注入区。同样地，轻掺杂区130可以形成为在漂移层114中的注入区。由于重掺杂区116和轻掺杂区130具有与漂移层114相反的导电类型，因而轻掺杂区130与漂移层114形成p-n结J3，而重掺杂区116与漂移层114形成p-n结J5。
由轻掺杂区130和重掺杂区116占用的器件100的有源区110的表面积与有源区110的总表面积之比可以影响器件100的反向泄漏电流以及器件100的正向电压降两者。例如，如果由轻掺杂区130和重掺杂区116占用的面积相对有源区110的总面积增加，则可以降低反向泄漏电流，但是会增加器件100的正向电压降。因而，由轻掺杂区130和重掺杂区116占用的器件100的有源区110的表面积与有源区110的总表面积之比的选择可能伴随着在反向泄漏电流和正向电压降之间的权衡。在某些实施例中，由轻掺杂区130和重掺杂区116占用的器件100的有源区110的表面积与有源区110的总表面积之比可以为大约2%-40%之间。
在漂移层114的表面上的阳极触头118与在相邻的轻掺杂区130之间和/或在轻掺杂区130与重掺杂区116之间的漂移层114的裸露部分114A形成肖特基结J4。阳极触头118可以包括可以与重掺杂区116形成欧姆接触的、同时与漂移层114形成肖特基接触的金属，例如，铝、钛和/或镍。
阴极触头120被形成于基板112的与漂移层114相反的那侧上。阴极触头120可以包括能够与n型碳化硅形成欧姆接触的金属，例如，镍。
在正向操作中，在阴极触头118与漂移层114的裸露部分114A之间的结J4在重掺杂区116与漂移层114之间的结J5之前导通。因而，在低的正向电压下，器件展示出肖特基二极管行为。也就是，在低的正向电压下，二极管100的操作受穿过肖特基结J4的多数载流子的注入所控制。由于在正常操作条件下缺少多数载流子注入，因而二极管100可以具有很快的开关能力，这一般是肖特基二极管的特性。
重掺杂区116可以被设计为在比肖特基结J4的导通电压高的正向电压下开始导通。因而，如果发生导致二极管100的正向电压增加的电流浪涌，则p-n结J5将开始导通。一旦p-n结J5开始导通，二极管100的操作就受穿过p-n结J5的少数载流子的注入及再结合所控制。在这种情况下，会降低二极管的导通电阻，这会降低二极管100在给定电流水平下所耗散的功率量。因而，p-n结J5在二极管100的正向电压增大时的导通可以减少和/或防止在二极管100中的正向电流失控。
但是，在反向偏压条件下，由在轻掺杂区130和漂移层114之间的p-n结J3形成的耗尽区、以及p-n结J5的耗尽区，可以扩大以阻挡通过器件100的反向电流，从而保护肖特基结J4并且限定器件100内的反向泄漏电流。因而，在反向偏压下，二极管100可以基本上如同PIN二极管一样工作。
与常规的JBS肖特基二极管不同，根据本发明的某些实施例的二极管100的电压闭锁能力通过轻掺杂区130的厚度和掺杂来确定。也就是，当足够大的反向电压被施加于二极管100时，在轻掺杂区130内的耗尽区将穿通到与阳极触头118相关的耗尽区，从而允许大的反向电流流过器件100。由于轻掺杂区130分布于二极管100的整个有源区上，因而该反向击穿可以被均匀地分布并受到控制，使得它不会破坏二极管100。也就是，器件100的击穿可以被定位于轻掺杂区130的穿通，这可以产生均匀分布于二极管100的整个有源区110上的击穿电流。结果，二极管100的击穿特性可以得到控制，并且在不破坏和/或毁坏二极管100的情况下，有能力维持二极管100大的反向电流。
在某些实施例中，可以选择轻掺杂区130的掺杂，使得穿通电压稍微小于可以另外由二极管100的边缘终止支持的最大反向电压。
图4A是在根据本发明的某些实施例的器件（在轻掺杂区130中具有变化的掺杂水平的器件，以及没有轻掺杂区130的常规的JBS肖特基二极管器件）中的例如沿着图3的直线B-B的模拟垂直电场分布的曲线图。对于常规的JBS肖特基二极管，图中示出了通过p+区16和漂移层14（图1）之一的垂直场分布。特别地，图4A示出了包括具有2.5×1017cm-3（曲线152）、5×1017cm-3（曲线154）、7.5×1017cm-3（曲线156）、和1×1018cm-3（曲线158）的掺杂浓度的轻掺杂区130的四个器件的、以及一个常规的JBS肖特基二极管（曲线160）的在击穿电压下的垂直场。
对于在轻掺杂区130内具有2.5×1017cm-3的掺杂浓度的器件，在轻掺杂区130内的耗尽区已经穿通到肖特基触头118，从而导致器件内的电场的降低，如曲线152所示。对于在轻掺杂区130内具有1×1018cm-3的掺杂浓度的器件，器件的行为更像常规的JBS肖特基二极管，因为耗尽区没有延伸远至轻掺杂区130之内。在剩余的器件中，在轻掺杂区130内的耗尽区开始接近肖特基触头118下方的耗尽区。当轻掺杂区130的耗尽区接触与肖特基触头118关联的耗尽区时，开始发生穿通，这允许从漂移层114到肖特基触头118的反向电流随反向电压快速地增加。
在图4B中更详细地示出了轻掺杂区130内的耗尽区的形状，图4B是图4A的曲线154和160的重定比例的曲线图。可从图4B看出，对于在轻掺杂区130内具有5×1017cm-3的掺杂浓度的器件，与在轻掺杂区130和漂移层114之间的p-n结关联的在轻掺杂区130内的耗尽区延伸到轻掺杂区130之内至它与由肖特基触头118形成的耗尽区接触的位置。
图5A是在轻掺杂区130内具有变化的掺杂水平的额定值为600V的JBS肖特基器件的，以及没有轻掺杂区的器件的模拟反向电流对反向偏压的曲线图。特别地，图5A示出了包括在轻掺杂区130内具有2.5×1017cm-3（曲线172）、5×1017cm-3（曲线174）、7.5×1017cm-3（曲线176）和1×1018cm-3（曲线178）的掺杂浓度的轻掺杂区130的四个器件的以及一个常规的JBS肖特基二极管（曲线180）的反向电流。在轻掺杂区130内具有2.5×1017cm-3的掺杂浓度的器件（曲线172）展示出了过早的击穿，而曲线178和180实际上是一致的，指出具有1×1018cm-3的掺杂浓度的器件不会由于轻掺杂区130的穿通而击穿。
图5B是曲线174和180的重定比例的曲线图。可从图5B中看出，包括具有5×1017cm-3的掺杂浓度的轻掺杂区130的肖特基二极管能够展示出与标准的JBS肖特基二极管类似的击穿行为，即使具有更均匀的反向电流泄漏分布。
图6是根据本发明的某些实施例的JBS二极管的闭锁电压对掺杂浓度的图表。如图6所示，轻掺杂区130的低至5×1017cm-3的掺杂浓度会导致二极管具有所期望的闭锁电压。但是，随着掺杂浓度被增大到大约7.5×1017cm-3之上，闭锁电压基本上不增加。但是，如上所述，对于在轻掺杂区130内具有较高掺杂浓度的器件，击穿机制可以不是穿通。
本领域技术人员应当意识到，为在根据本发明来制造的器件内获得期望穿通电压所需的掺杂浓度和尺寸可以由于例如制造技术的差异而不同于以上所描述的浓度和/或尺寸。
在图7中示出了根据本发明的另一些实施例的二极管200。二极管200包括基板112和漂移层114。重掺杂区116连同多个轻掺杂区130一起被形成于漂移层114中。二极管200还包括阳极触头218，该阳极触头218包括在重掺杂区116上形成欧姆接触的第一部分228以及与漂移层114形成肖特基接触的第二部分238。如图7所示，第二部分238可以被形成为覆盖着阳极触头218的第一部分228。第一部分228可以包含例如铝、钛和/或镍，而第二部分238可以包含例如铝、钛和/或镍。用于与碳化硅形成欧姆和/或肖特基接触的其他合适的材料是本技术领域已知的，并且可以结合本发明的某些实施例来使用。
图8示出了根据本发明的另一些实施例的二极管300。如图8所示，二极管300可以包括被布置为漂移层114中的圆形岛330的多个轻掺杂区330，与图2的器件100的条纹形区域相对。在某些实施例中，轻掺杂区330可以具有一般为矩形的和/或不规则的形状。
在图9的流程图中示出了根据本发明的某些实施例的方法。如该图所示，方法包括在半导体层114中形成轻掺杂区130（方框410）。如上所述，轻掺杂区130具有与半导体层114的导电类型相反的导电类型。
方法还包括在半导体层114中形成重掺杂区116（方框420）。重掺杂区116具有与轻掺杂区130相同的导电类型，但是比轻掺杂区130掺杂得更重。轻掺杂区130和重掺杂区可以经由离子注入来形成。
第一金属层228被形成为重掺杂区116上的欧姆触头（方框430），而第二金属层238被形成于半导体层114和轻掺杂区130上（方框440）。第二金属层238可以与半导体层114的裸露部分114A形成肖特基接触。第二金属层238还可以与轻掺杂区130形成肖特基接触。
图10A和10B示出了在根据某些实施例的JBS二极管中的岛状轻掺杂区（或岛）330周围的耗尽区的扩大。随着不断增大的反向电压被施加于器件，耗尽区340开始形成于轻掺杂区330周围。基本上，耗尽区推开漂移层114内的自由载流子以平衡所施加的反向电压的电荷。当两个相邻的耗尽区340相遇时，它们合并在一起以形成自由电荷载流子耗尽的区域。
通过将JBS区设计为具有重叠的耗尽区域，JBS区能够更有效地夹断传导通路并且屏蔽漂移层114的表面114A免受不断增大电场的影响。
由于耗尽区在轻掺杂区330周围沿所有方向延伸，因而能够通过利用这种对称耗尽来减小掺杂区的尺寸。密集的点或岛阵列可以提供相对于器件的有源区的尺寸的最小掺杂区。但是，如图10B所示，离岛330最远的区域350是表面114A的最后耗尽的部分，并且因此可以是最少屏蔽的。
根据某些实施例，提供了可以比圆形岛或六边形岛更均匀地耗尽的、并因此可以更有效地屏蔽漂移区114的表面114A的中间配置的岛。
特别地，根据某些实施例，二极管的JBS区可以包括被布置为重叠的纵向区段的多个轻掺杂区430，如图11A和11B所示，该图11A和11B示出了在JBS二极管内的纵向JBS区430周围的耗尽区440的扩张。图12是包括多个重叠的纵向JBS区段430的JBS二极管的顶视图。
参照图11A、11B和12，纵向JBS区段430被形成为在JBS二极管400的漂移层114中的轻掺杂区。纵向JBS区段430包括相对的纵向侧壁430A和相对的端壁430B。纵向侧壁430A比端壁430B长，使得纵向JBS区段430具有大于1的纵横比，该纵横比被定义为纵向侧壁430A的长度除以端壁430B的长度。在某些实施例中，纵向JBS区段430的纵横比可以为大约2至100之间。
特别地，纵向侧壁430A可以具有大约1-100微米的长度，而端壁430B可以具有大约0.1-10微米的长度。
纵向JBS区段430在纵向上可以被间隔开大约0.1-20微米的距离L，并且在横向上可以被间隔开大约0.1-20微米的距离W。在某些实施例中，纵向距离L可以等于横向距离W，使得从横向偏移的JBS区段430扩展开的耗尽区可以在与来自纵向偏移JBS区段430的耗尽区合并时的电压近似相同的反向电压下合并，如图11B所示。
参照图12，在另一方面，轻掺杂区430包括沿纵向（例如，图12所示的X方向）延伸的多个行432。每个行432都包括多个纵向延伸的JBS区段430，并且在每个行中的纵向延伸的JBS区段432都可以在与纵向垂直的横向（例如，图12所示的Y方向）上与在相邻行中的纵向延伸区段至少部分地重叠，如图12中的直线434A所示。
而且，如图12所示，在第一行432中的第一纵向延伸的JBS区段430可以在横向上与在相邻行中的两个纵向延伸的JBS区段430至少部分地重叠，如图12中的直线434a、434b所示。
因此，在半导体器件400的有源区110内的漂移层114的表面114A上的任何点都可以至少接近于至少一个纵向延伸的JBS区段430达在相邻行432中的横向相邻的纵向延伸的JBS区段430的重叠部分之间的间距W的一半。而且，在半导体器件400的有源区110中的漂移层114的表面114A上的任何点都可以至少接近于至少一个纵向延伸的区段430达在行432中的纵向相邻的纵向延伸的JBS区段430之间的间距的一半。由此，器件400在其整个有源区110上可以具有更均匀的耗尽特性。
虽然在图12中没有示出，但是JBS二极管400可以包括如图8所示的一个或多个重掺杂区116。
图13是JBS区的各种配置的归一化管芯面积对JBS区之间的间距的曲线图，所述配置包括图2所示的直线（曲线502）、图8所示的点或圆形岛（曲线504），以及图12所示的纵向区段（曲线506）。图13指出为在纵向区段之间的具体间距所需的管芯面积大于为圆形岛所需的管芯面积，但是小于为直线所需的管芯面积。因此，将纵向区段用作JBS区能够减小为给定的闭锁能力所需的管芯面积的大小，同时还提供了耗尽区的更均匀合并。
虽然本发明的实施例已经参考特定的操作序列进行了描述，但是本领域技术人员应当意识到，在该序列之内的某些操作可以被重新排序，同时仍然获益于本发明的教导。因此，本发明不应当被理解为限定于本文所描述的具体操作序列。
在附图和本说明书中，已经公开了本发明的典型实施例，并且，虽然采用了具体的术语，但是它们仅按照通用的和描述性的意思来使用，而并非用于限定在后面的权利要求书中所阐明的本发明的范围。

Claims (20)

1.一种半导体器件，包括：
半导体层，具有第一导电类型且具有所述半导体器件的有源区被界定于其中的表面；
在所述有源区内的多个被间隔开的掺杂区，所述多个掺杂区具有与所述第一导电类型相反的第二导电类型并且将所述半导体层的多个裸露部分界定于所述有源区内；
其中所述多个掺杂区包括沿纵向延伸的多个行，所述行每个都包括多个纵向延伸区段；并且
其中在第一行中的所述纵向延伸区段在与所述纵向垂直的横向上与在相邻行中的所述纵向延伸区段部分地重叠；并且
其中每一个所述纵向延伸区段具有大于1的纵横比，所述纵横比被定义为所述掺杂区的纵向长度除以所述掺杂区的横向长度。
2.根据权利要求1所述的半导体器件，其中所述纵向延伸区段在所述横向上与在相邻行中的两个纵向延伸区段至少部分地重叠。
3.根据权利要求1所述的半导体器件，其中在所述第一行中的所述纵向延伸区段中的纵向相邻区段被间隔开距离L，而在相邻行中横向相邻的纵向延伸区段被间隔开距离W，其中L等于W。
4.根据权利要求1所述的半导体器件，其中在所述半导体器件的所述有源区内的任何点都以一定的距离接近于所述纵向延伸区段中的至少一个，所述距离为直到在相邻行中横向相邻的纵向延伸区段的重叠部分之间的间距的一半。
5.根据权利要求1所述的半导体器件，其中在所述半导体器件的所述有源区内的任何点都以一定的距离接近于所述纵向延伸区段中的至少一个，所述距离为直到在一行中的纵向相邻的纵向延伸区段之间的间距的一半。
6.根据权利要求1所述的半导体器件，还包括与所述半导体层的所述裸露部分和所述掺杂区相接触的金属区。
7.根据权利要求6所述的半导体器件，其中所述半导体层包括碳化硅半导体层。
8.根据权利要求7所述的半导体器件，其中所述掺杂区包括具有从1×1017cm-3至1×1018cm-3的掺杂剂浓度的p型碳化硅。
9.根据权利要求1所述的半导体器件，还包括在所述半导体层中的第二掺杂区，所述第二掺杂区具有第二导电类型，所述第二掺杂区具有比所述掺杂区的掺杂浓度大的掺杂浓度，其中所述多个掺杂区和所述第二掺杂区位于所述半导体层的表面处，并且其中由所述多个掺杂区和所述第二掺杂区占用的表面积与半导体器件的所述有源区的总表面积之比小于0.4。
10.根据权利要求9所述的半导体器件，还包括在所述半导体层上且用于与所述半导体层的所述裸露部分形成肖特基结的金属层，其中在所述第二掺杂区和所述半导体层之间的p-n结的导通电压高于在所述金属层和所述半导体层的所述裸露部分之间的所述肖特基结的导通电压。
11.根据权利要求10所述的半导体器件，其中所述掺杂区具有使得在所述掺杂区和所述半导体层之间的p-n结的穿通在比所述金属层和所述半导体层的所述裸露部分之间的所述肖特基结的击穿电压低的电压下发生的厚度和掺杂剂浓度。
12.根据权利要求1所述的半导体器件，还包括边缘终止区，其中所述掺杂区具有使得在所述掺杂区和所述半导体层之间的p-n结的穿通在比所述边缘终止区的击穿电压低的电压下发生的厚度和掺杂剂浓度。
13.一种形成半导体器件的方法，包括：
在半导体层中设置多个第一掺杂区，其中所述半导体层具有第一导电类型，而所述第一掺杂区具有与所述第一导电类型相反的第二导电类型，使得所述半导体层和第一掺杂区形成相应的p-n结，
其中所述多个第一掺杂区包括沿纵向延伸的多个行，所述行每个都包括多个纵向延伸区段；并且
其中在第一行中的所述纵向延伸区段在与所述纵向垂直的横向上与在相邻行中的所述纵向延伸区段至少部分地重叠，并且其中每一个所述纵向延伸区段具有大于1的纵横比，所述纵横比被定义为所述第一掺杂区的纵向长度除以所述第一掺杂区的横向长度；并且
在所述半导体层上设置金属层，所述金属层与所述半导体层形成肖特基结并且接触所述第一掺杂区。
14.根据权利要求13所述的方法，还包括：
在所述半导体层中设置第二掺杂区，所述第二掺杂区具有与所述半导体层的所述导电类型相反的导电类型并且具有比所述第一掺杂区的掺杂剂浓度高的掺杂剂浓度，其中在所述第二掺杂区和所述半导体层之间的第二p-n结被配置以在比所述金属层和所述半导体层之间的所述肖特基结的导通电压高的电压下导通。
15.根据权利要求13所述的方法，其中在所述第一行中的第一纵向延伸区段与在所述相邻行中的两个纵向延伸区段在所述横向上至少部分地重叠。
16.根据权利要求13所述的方法，其中在所述第一行中的纵向相邻的纵向延伸区段被间隔开距离L，而在相邻行中的横向相邻的纵向延伸区段被间隔开距离W，其中L等于W。
17.根据权利要求13所述的方法，还包括在所述半导体层中设置第二掺杂区，所述第二掺杂区具有比所述第一掺杂区的掺杂浓度大的掺杂浓度。
18.根据权利要求17所述的方法，其中所述半导体层具有其中限定有半导体器件的有源区的表面，所述多个第一掺杂区和所述第二掺杂区位于所述半导体层的所述表面，并且其中由所述多个第一掺杂区和所述第二掺杂区占用的所述半导体器件的有源区的表面积与所述半导体器件的有源区的总表面积之比小于0.4。
19.根据权利要求13所述的方法，其中所述半导体层包括碳化硅半导体层。
20.根据权利要求13所述的方法，其中所述第一掺杂区包括具有从1×1017cm-3至1×1018cm-3的掺杂剂浓度的p型碳化硅。
CN201280013926.3A 2011-03-18 2012-03-06 包括具有重叠掺杂区的肖特基二极管的半导体器件及其制造方法 Active CN103443907B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/051,606 US8432012B2 (en) 2006-08-01 2011-03-18 Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US13/051,606 2011-03-18
PCT/US2012/027874 WO2012128934A1 (en) 2011-03-18 2012-03-06 Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same

Publications (2)

Publication Number Publication Date
CN103443907A CN103443907A (zh) 2013-12-11
CN103443907B true CN103443907B (zh) 2017-06-09

Family

ID=46879673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280013926.3A Active CN103443907B (zh) 2011-03-18 2012-03-06 包括具有重叠掺杂区的肖特基二极管的半导体器件及其制造方法

Country Status (7)

Country Link
US (1) US8432012B2 (zh)
EP (1) EP2686876B1 (zh)
JP (1) JP5990204B2 (zh)
KR (1) KR101675626B1 (zh)
CN (1) CN103443907B (zh)
TW (1) TWI550884B (zh)
WO (1) WO2012128934A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
KR20130049919A (ko) * 2011-11-07 2013-05-15 현대자동차주식회사 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법
JP6029397B2 (ja) * 2012-09-14 2016-11-24 三菱電機株式会社 炭化珪素半導体装置
JP2014236171A (ja) 2013-06-05 2014-12-15 ローム株式会社 半導体装置およびその製造方法
CN104282732B (zh) 2013-07-01 2017-06-27 株式会社东芝 半导体装置
KR20150026531A (ko) 2013-09-03 2015-03-11 삼성전자주식회사 반도체 장치 그 제조 방법
CN105206681B (zh) 2014-06-20 2020-12-08 意法半导体股份有限公司 宽带隙高密度半导体开关器件及其制造方法
JP6347999B2 (ja) * 2014-06-25 2018-06-27 シナプティクス・ジャパン合同会社 ジャンクションバリアショットキーダイオード及びその製造方法
CN104576763B (zh) * 2014-12-31 2017-07-11 杭州士兰集成电路有限公司 一种二极管结构及其制造方法
US9583561B2 (en) * 2015-03-27 2017-02-28 Monolithic Power Systems, Inc. Schottky diodes with mesh style region and associated methods
KR101846879B1 (ko) * 2016-07-05 2018-04-09 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
US10510905B2 (en) 2017-07-06 2019-12-17 Cree, Inc. Power Schottky diodes having closely-spaced deep blocking junctions in a heavily-doped drift region
US10957759B2 (en) 2018-12-21 2021-03-23 General Electric Company Systems and methods for termination in silicon carbide charge balance power devices
CN112216746B (zh) * 2019-07-11 2024-05-14 即思创意股份有限公司 碳化硅半导体器件
CN110534583B (zh) * 2019-08-01 2023-03-28 山东天岳电子科技有限公司 一种肖特基二极管及其制备方法
CN110571282B (zh) * 2019-08-01 2023-04-28 山东天岳电子科技有限公司 一种肖特基二极管及其制造方法
CN111628007B (zh) * 2020-04-29 2023-09-05 株洲中车时代半导体有限公司 功率二极管及其制造方法
CN115621329B (zh) * 2022-12-19 2023-03-28 深圳腾睿微电子科技有限公司 Jbs的元胞结构及对应的碳化硅器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown

Family Cites Families (242)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439189A (en) 1965-12-28 1969-04-15 Teletype Corp Gated switching circuit comprising parallel combination of latching and shunt switches series-connected with input-output control means
US3629011A (en) 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
FR2347780A1 (fr) 1976-07-21 1977-11-04 Bicosa Recherches Perfectionnements apportes a un element bistable et circuit interrupteur comportant un tel element bistable
US4242690A (en) 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4581542A (en) 1983-11-14 1986-04-08 General Electric Company Driver circuits for emitter switch gate turn-off SCR devices
US4644637A (en) 1983-12-30 1987-02-24 General Electric Company Method of making an insulated-gate semiconductor device with improved shorting region
DE3581348D1 (de) 1984-09-28 1991-02-21 Siemens Ag Verfahren zum herstellen eines pn-uebergangs mit hoher durchbruchsspannung.
US4811065A (en) 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
JPS6449273A (en) 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
US4945394A (en) 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
US5011549A (en) 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
JP2680083B2 (ja) 1988-12-06 1997-11-19 富士通株式会社 半導体基板及びその製造方法
JPH02275675A (ja) 1988-12-29 1990-11-09 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
EP0389863B1 (de) 1989-03-29 1996-12-18 Siemens Aktiengesellschaft Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US4927772A (en) 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
US5028977A (en) 1989-06-16 1991-07-02 Massachusetts Institute Of Technology Merged bipolar and insulated gate transistors
JP2623850B2 (ja) 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5155289A (en) 1991-07-01 1992-10-13 General Atomics High-voltage solid-state switching devices
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US5242841A (en) 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5629531A (en) 1992-06-05 1997-05-13 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
JP3146694B2 (ja) 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
JPH0799312A (ja) 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
JP2811526B2 (ja) * 1993-04-19 1998-10-15 東洋電機製造株式会社 静電誘導ショットキー短絡構造を有する静電誘導型半導体素子
US5371383A (en) 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
US5539217A (en) 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
JPH0766433A (ja) 1993-08-26 1995-03-10 Hitachi Ltd 半導体整流素子
JPH07122749A (ja) 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
US5510630A (en) 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5396085A (en) 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5385855A (en) 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
US5488236A (en) 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
CN1040814C (zh) 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JPH08213607A (ja) 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
US5510281A (en) 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
EP0735591B1 (en) 1995-03-31 1999-09-08 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Improved DMOS device structure, and related manufacturing process
SE9501310D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US5734180A (en) 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
US6693310B1 (en) 1995-07-19 2004-02-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
FR2738394B1 (fr) 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
JP4001960B2 (ja) 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
US6133587A (en) 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
SE9601174D0 (sv) 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5877045A (en) 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
EP1895595B8 (en) 1996-10-18 2013-11-06 Hitachi, Ltd. Semiconductor device and electric power conversion apparatus therewith
US6028012A (en) 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
JP3225870B2 (ja) 1996-12-05 2001-11-05 トヨタ車体株式会社 ルーフスポイラの取付構造
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
SE9700141D0 (sv) 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US6180958B1 (en) 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
JP3206727B2 (ja) 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
EP0865085A1 (en) 1997-03-11 1998-09-16 STMicroelectronics S.r.l. Insulated gate bipolar transistor with high dynamic ruggedness
JPH10284718A (ja) 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
US6121633A (en) 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
US5969378A (en) 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
US6063698A (en) 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
US5877041A (en) 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
DE19832329A1 (de) 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
CN1267397A (zh) 1997-08-20 2000-09-20 西门子公司 具有预定的α碳化硅区的半导体结构及此半导体结构的应用
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
WO1999013512A1 (de) 1997-09-10 1999-03-18 Infineon Technologies Ag Halbleiterbauelement mit einer driftzone
SE9704150D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JP3085272B2 (ja) 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP3616258B2 (ja) 1998-08-28 2005-02-02 株式会社ルネサステクノロジ ショットキーダイオードおよびそれを用いた電力変換器
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
JP2000133633A (ja) 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
JP4186337B2 (ja) 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6048766A (en) 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6239466B1 (en) 1998-12-04 2001-05-29 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
US6190973B1 (en) 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
WO2000042662A1 (de) 1999-01-12 2000-07-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleiterbauelement mit mesa-randabschluss
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3943749B2 (ja) 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
US6420225B1 (en) 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6399996B1 (en) 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6448160B1 (en) 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
JP4006879B2 (ja) * 1999-04-07 2007-11-14 富士電機ホールディングス株式会社 ショットキーバリアダイオードおよびその製造方法
US6238967B1 (en) 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6137139A (en) 1999-06-03 2000-10-24 Intersil Corporation Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
US6218254B1 (en) 1999-09-22 2001-04-17 Cree Research, Inc. Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
US6329675B2 (en) 1999-08-06 2001-12-11 Cree, Inc. Self-aligned bipolar junction silicon carbide transistors
US6365932B1 (en) 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
JP3630594B2 (ja) 1999-09-14 2005-03-16 株式会社日立製作所 ＳｉＣショットキーダイオード
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4160752B2 (ja) 1999-09-22 2008-10-08 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
US6373076B1 (en) 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6303508B1 (en) 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US7186609B2 (en) 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6703642B1 (en) 2000-02-08 2004-03-09 The United States Of America As Represented By The Secretary Of The Army Silicon carbide (SiC) gate turn-off (GTO) thyristor structure for higher turn-off gain and larger voltage blocking when in the off-state
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6429041B1 (en) 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3881840B2 (ja) 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3940560B2 (ja) 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP3489567B2 (ja) * 2001-02-16 2004-01-19 サンケン電気株式会社 半導体素子
DE10214150B4 (de) 2001-03-30 2009-06-18 Denso Corporation, Kariya Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
JP4892787B2 (ja) 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
JP2002314098A (ja) * 2001-04-13 2002-10-25 Sanken Electric Co Ltd 半導体装置
US6524900B2 (en) 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20030025175A1 (en) 2001-07-27 2003-02-06 Sanyo Electric Company, Ltd. Schottky barrier diode
JP4026339B2 (ja) 2001-09-06 2007-12-26 豊田合成株式会社 ＳｉＣ用電極及びその製造方法
JP3559971B2 (ja) 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
US7183575B2 (en) 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
SE525574C2 (sv) 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
US7132321B2 (en) 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
DE10259373B4 (de) 2002-12-18 2012-03-22 Infineon Technologies Ag Überstromfeste Schottkydiode mit niedrigem Sperrstrom
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
JP2004247545A (ja) 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
WO2004079789A2 (en) 2003-03-05 2004-09-16 Rensselaer Polytechnic Institute Interstage isolation in darlington transistors
US7217954B2 (en) 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
KR100900562B1 (ko) 2003-03-24 2009-06-02 페어차일드코리아반도체 주식회사 향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US20050012143A1 (en) 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
JP4383250B2 (ja) * 2003-07-04 2009-12-16 パナソニック株式会社 ショットキバリアダイオード及びその製造方法
US7138668B2 (en) 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
JP2007511105A (ja) 2003-11-12 2007-04-26 クリー　インコーポレイテッド 発光デバイス（ｌｅｄ）をその上に有する半導体ウエハ裏面を加工する方法およびその方法により形成されたｌｅｄ
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7005333B2 (en) 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
US7407837B2 (en) 2004-01-27 2008-08-05 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
JP2005303027A (ja) 2004-04-13 2005-10-27 Nissan Motor Co Ltd 半導体装置
DE102005017814B4 (de) 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
US7071518B2 (en) 2004-05-28 2006-07-04 Freescale Semiconductor, Inc. Schottky device
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
EP1619276B1 (en) 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
US20060211210A1 (en) 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
JP4777630B2 (ja) 2004-09-21 2011-09-21 株式会社日立製作所 半導体装置
JP3914226B2 (ja) 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
JP4954463B2 (ja) 2004-10-22 2012-06-13 三菱電機株式会社 ショットキーバリアダイオード
JP4899405B2 (ja) 2004-11-08 2012-03-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7304363B1 (en) 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
US7247550B2 (en) 2005-02-08 2007-07-24 Teledyne Licensing, Llc Silicon carbide-based device contact and contact fabrication method
US7737522B2 (en) 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7679223B2 (en) 2005-05-13 2010-03-16 Cree, Inc. Optically triggered wide bandgap bipolar power switching devices and circuits
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US20060267021A1 (en) 2005-05-27 2006-11-30 General Electric Company Power devices and methods of manufacture
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7304334B2 (en) 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
KR20080046658A (ko) 2005-09-16 2008-05-27 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체웨이퍼들의 가공방법들
JP2007103784A (ja) 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP5560519B2 (ja) 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
JP2007287782A (ja) 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
US7372087B2 (en) 2006-06-01 2008-05-13 Northrop Grumman Corporation Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage
EP2674966B1 (en) 2006-06-29 2019-10-23 Cree, Inc. Silicon carbide switching devices including P-type channels
EP2052414B1 (en) 2006-08-17 2016-03-30 Cree, Inc. High power insulated gate bipolar transistors
US7598567B2 (en) 2006-11-03 2009-10-06 Cree, Inc. Power switching semiconductor devices including rectifying junction-shunts
US8384181B2 (en) 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5090043B2 (ja) * 2007-03-30 2012-12-05 オンセミコンダクター・トレーディング・リミテッド ダイオード
JP4356767B2 (ja) 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4375439B2 (ja) 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8866150B2 (en) 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
JP4539684B2 (ja) 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2007311822A (ja) * 2007-07-23 2007-11-29 Toshiba Corp ショットキーバリヤダイオード
US7687825B2 (en) 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
EP2208230B1 (en) 2007-11-09 2015-10-21 Cree, Inc. Power semiconductor devices with mesa structures and buffer layers including mesa steps
JP2009141062A (ja) * 2007-12-05 2009-06-25 Panasonic Corp 半導体装置及びその製造方法
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US7842590B2 (en) 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP2010040857A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 半導体装置
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
JP5370985B2 (ja) * 2008-09-22 2013-12-18 日本インター株式会社 Ｊｂｓの製造方法
US8536582B2 (en) 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown

Also Published As

Publication number Publication date
JP5990204B2 (ja) 2016-09-07
TWI550884B (zh) 2016-09-21
EP2686876B1 (en) 2019-07-31
JP2014512090A (ja) 2014-05-19
TW201244115A (en) 2012-11-01
CN103443907A (zh) 2013-12-11
KR101675626B1 (ko) 2016-11-11
US8432012B2 (en) 2013-04-30
WO2012128934A1 (en) 2012-09-27
KR20140015412A (ko) 2014-02-06
EP2686876A4 (en) 2014-09-17
US20110248285A1 (en) 2011-10-13
EP2686876A1 (en) 2014-01-22

Similar Documents

Publication Publication Date Title
CN103443907B (zh) 包括具有重叠掺杂区的肖特基二极管的半导体器件及其制造方法
EP2418685B1 (en) Semiconductor devices including Schottky diodes with controlled breakdown and methods of fabricating same
CN103563087B (zh) 凹陷终端结构和带有凹陷终端结构的电子器件的制备方法
JP5452914B2 (ja) 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード
EP2545587B1 (en) Schottky diode with heterojunction barrier regions and methods of fabricating the same
US8232558B2 (en) Junction barrier Schottky diodes with current surge capability
CN101536194B (zh) 包括整流结分流器的功率开关半导体器件
JP4564510B2 (ja) 電力用半導体素子
JP5554042B2 (ja) ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法
EP2754182A1 (en) Semiconductor devices with non-implanted barrier regions and methods of fabricating same
KR101416361B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
EP3154091A1 (en) Reverse-conducting semiconductor device
US11195922B2 (en) Silicon carbide semiconductor device
CN112216746A (zh) 碳化硅半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: North Carolina USA

Patentee after: Wofu Semiconductor Co.,Ltd.

Address before: North Carolina USA

Patentee before: CREE, Inc.

CP01 Change in the name or title of a patent holder