JP5370985B2 - Jbsの製造方法 - Google Patents
Jbsの製造方法 Download PDFInfo
- Publication number
- JP5370985B2 JP5370985B2 JP2008242528A JP2008242528A JP5370985B2 JP 5370985 B2 JP5370985 B2 JP 5370985B2 JP 2008242528 A JP2008242528 A JP 2008242528A JP 2008242528 A JP2008242528 A JP 2008242528A JP 5370985 B2 JP5370985 B2 JP 5370985B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- trenches
- jbs
- layer
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 86
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 105
- 229910052737 gold Inorganic materials 0.000 claims abstract description 104
- 239000004065 semiconductor Substances 0.000 claims abstract description 93
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 69
- 229920005591 polysilicon Polymers 0.000 claims abstract description 64
- 239000012535 impurity Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 61
- 239000002184 metal Substances 0.000 claims description 61
- 230000004888 barrier function Effects 0.000 claims description 41
- 238000000137 annealing Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000003892 spreading Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 29
- -1 phosphorus ions Chemical class 0.000 description 21
- 229910052796 boron Inorganic materials 0.000 description 18
- 230000002441 reversible effect Effects 0.000 description 17
- 230000002829 reductive effect Effects 0.000 description 16
- 239000000969 carrier Substances 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 239000007787 solid Substances 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 7
- 230000002411 adverse Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 241000519995 Stachys sylvatica Species 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 239000011343 solid material Substances 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 239000004811 fluoropolymer Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
N−型エピタキシャル層(2)上に形成された第1の酸化膜(3)に複数の開口(3a)を形成し、次いで、
それらの複数の開口(3a)を介してN−型エピタキシャル層(2)に、鉛直方向に広がっている側面(2a1)と水平方向に広がっている底面(2a2)とを有する複数のトレンチ(2a)を形成し、次いで、
それらの複数のトレンチ(2a)の側面(2a1)および底面(2a2)を介してP型不純物をN−型エピタキシャル層(2)中に導入して拡散させることにより、ガードリング部(4)と、ガードリング部(4)よりも半導体チップの中心側に位置するP型層(5)とを形成し、次いで、
複数のトレンチ(2a)の側面(2a1)上および底面(2a2)上に第2の酸化膜(3)を形成し、次いで、
半導体チップの外周部のN−型エピタキシャル層(2)の表面にN+型チャンネルストッパー(6)を形成し、次いで、
N+型チャンネルストッパー(6)の表面上に第3の酸化膜(3)を形成し、次いで、
第2の酸化膜(3)のうち、複数のトレンチ(2a)の底面(2a2)に隣接する部分に開口(3b)を形成し、次いで、
半導体チップの表面全体にPtまたはAu(7)を蒸着し、次いで、
蒸着されたPtまたはAu(7)の上から半導体チップの表面全体にポリシリコン(8)を堆積させることにより、複数のトレンチ(2a)の内部にポリシリコン(8)を充填し、次いで、
複数のトレンチ(2a)の内部以外のポリシリコン(8)およびPtまたはAu(7)を除去し、次いで、
複数のトレンチ(2a)の底面(2a2)の開口(3b)を介して、複数のトレンチ(2a)の内部のPtまたはAu(7)を複数のトレンチ(2a)の底面(2a2)の下方に拡散させ、次いで、
半導体チップの表面を覆っている第1の酸化膜(3)および第3の酸化膜(3)のうち、ガードリング部(4)よりも半導体チップの中心側に位置する部分に開口(3c)を形成すると共に、N+型チャンネルストッパー(6)の表面上に位置する部分に開口(3d)を形成し、次いで、
第1の酸化膜(3)の開口(3c)を介してバリアメタル(9)を形成し、次いで、
バリアメタル(9)上にアノード電極メタル(10)を形成すると共に、第3の酸化膜(3)の開口(3d)を介してEQR電極メタル(11)を形成し、次いで、
N+型半導体基板(1)の裏面にカソード電極メタル(13)を形成し、
それにより、N−型エピタキシャル層(2)とバリアメタル(9)とによってショットキー接合界面が形成され、P型層(5)とN−型エピタキシャル層(2)とによってPN接合界面が形成されることを特徴とするJBSの製造方法が提供される。
半導体チップの表面全体にPtまたはAu(7)を蒸着する前に、
複数のトレンチ(2a)の底面(2a2)の開口(3b)を介して高濃度のP型不純物をガードリング部(4)およびP型層(5)中に導入して拡散させることにより、ガードリング部(4)およびP型層(5)よりも高濃度のP+型層(14)を形成することを特徴とする請求項1に記載のJBSの製造方法が提供される。
複数のトレンチ(2a)の底面(2a2)の開口(3b)を介して、複数のトレンチ(2a)の内部のPtまたはAu(7)を複数のトレンチ(2a)の底面(2a2)の下方に拡散させる前に、
複数のトレンチ(2a)の内部のポリシリコン(8)に砒素またはリンのイオン注入を行うことを特徴とする請求項1又は2に記載のJBSの製造方法が提供される。
半導体チップの表面全体にPtまたはAu(7)を蒸着する前に、
複数のトレンチ(2a)の底面(2a2)の開口(3b)を介して高濃度のP型不純物をガードリング部(4)およびP型層(5)中に導入し、アニールを行うことなく拡散させることにより、ガードリング部(4)およびP型層(5)よりも高濃度のP+型層(14)を形成することを特徴とする請求項2又は3に記載のJBSの製造方法が提供される。
活性領域(A1)中のN−型エピタキシャル層(2)の表面の長手方向寸法を、活性領域(A1)に収まる最長の長さに設定し、
複数の線状のN−型エピタキシャル層(2)の表面をストライプ状に配列することを特徴とする請求項1〜4のいずれか一項に記載のJBSの製造方法が提供される。
作りつけ電圧VDは、周知の下記の数式2から見積もることができるが、通常、0.4[V]〜0.6[V]であるから、下記の表1のようになる。
逆方向印加電圧VRがピンチオフ付近での空乏層幅は下記の表2のようになる。
逆方向印加電圧VRが定格VRに近づいてくると、空乏層が横方向および下方向に更に延びてきて、空乏層の形状が、図9中の空乏層形状(3)になる。この時、ガードリング領域A2(図4参照)と活性(セル)領域A1(図4参照)との境界部分に位置する環状の白ヌキ部分(図4参照)のN−型エピタキシャル層2(図2(E)参照)の下方では、空乏層の端部がN+型半導体基板1(図2(E)参照)にほぼ到達する程度まで延びている。更に、ガードリング部4(図2(E)参照)の下方では、空乏層の端部がN+型半導体基板1に到達(リーチスルー)している。また、活性(セル)領域A1(図4参照)の下方でも、空乏層の端部がN+型半導体基板1に到達(リーチスルー)している。一方、耐圧維持領域A3(図4参照)のN−型エピタキシャル層2(図2(E)参照)では、空乏層が、N+型チャンネルストッパー6(図2(E)参照)の付近まで横方向に延びている。
2 N−型エピタキシャル層
2a トレンチ
2a1 側面
2a2 底面
3 酸化膜
3a 開口
3b 開口
3c 開口
3d 開口
4 ガードリング部
5 P型層
6 N+型チャンネルストッパー
7 PtまたはAu
8 ポリシリコン
9 バリアメタル
10 アノード電極メタル
11 EQR電極メタル
13 カソード電極メタル
Claims (5)
- N+型半導体基板(1)上にエピタキシャル成長させたN−型エピタキシャル層(2)を形成し、次いで、
N−型エピタキシャル層(2)上に形成された第1の酸化膜(3)に複数の開口(3a)を形成し、次いで、
それらの複数の開口(3a)を介してN−型エピタキシャル層(2)に、鉛直方向に広がっている側面(2a1)と水平方向に広がっている底面(2a2)とを有する複数のトレンチ(2a)を形成し、次いで、
それらの複数のトレンチ(2a)の側面(2a1)および底面(2a2)を介してP型不純物をN−型エピタキシャル層(2)中に導入して拡散させることにより、ガードリング部(4)と、ガードリング部(4)よりも半導体チップの中心側に位置するP型層(5)とを形成し、次いで、
複数のトレンチ(2a)の側面(2a1)上および底面(2a2)上に第2の酸化膜(3)を形成し、次いで、
半導体チップの外周部のN−型エピタキシャル層(2)の表面にN+型チャンネルストッパー(6)を形成し、次いで、
N+型チャンネルストッパー(6)の表面上に第3の酸化膜(3)を形成し、次いで、
第2の酸化膜(3)のうち、複数のトレンチ(2a)の底面(2a2)に隣接する部分に開口(3b)を形成し、次いで、
半導体チップの表面全体にPtまたはAu(7)を蒸着し、次いで、
蒸着されたPtまたはAu(7)の上から半導体チップの表面全体にポリシリコン(8)を堆積させることにより、複数のトレンチ(2a)の内部にポリシリコン(8)を充填し、次いで、
複数のトレンチ(2a)の内部以外のポリシリコン(8)およびPtまたはAu(7)を除去し、次いで、
複数のトレンチ(2a)の底面(2a2)の開口(3b)を介して、複数のトレンチ(2a)の内部のPtまたはAu(7)を複数のトレンチ(2a)の底面(2a2)の下方に拡散させ、次いで、
半導体チップの表面を覆っている第1の酸化膜(3)および第3の酸化膜(3)のうち、ガードリング部(4)よりも半導体チップの中心側に位置する部分に開口(3c)を形成すると共に、N+型チャンネルストッパー(6)の表面上に位置する部分に開口(3d)を形成し、次いで、
第1の酸化膜(3)の開口(3c)を介してバリアメタル(9)を形成し、次いで、
バリアメタル(9)上にアノード電極メタル(10)を形成すると共に、第3の酸化膜(3)の開口(3d)を介してEQR電極メタル(11)を形成し、次いで、
N+型半導体基板(1)の裏面にカソード電極メタル(13)を形成し、
それにより、N−型エピタキシャル層(2)とバリアメタル(9)とによってショットキー接合界面が形成され、P型層(5)とN−型エピタキシャル層(2)とによってPN接合界面が形成されることを特徴とするJBSの製造方法。 - 第2の酸化膜(3)のうち、複数のトレンチ(2a)の底面(2a2)に隣接する部分に開口(3b)を形成した後であって、
半導体チップの表面全体にPtまたはAu(7)を蒸着する前に、
複数のトレンチ(2a)の底面(2a2)の開口(3b)を介して高濃度のP型不純物をガードリング部(4)およびP型層(5)中に導入して拡散させることにより、ガードリング部(4)およびP型層(5)よりも高濃度のP+型層(14)を形成することを特徴とする請求項1に記載のJBSの製造方法。 - 複数のトレンチ(2a)の内部以外のポリシリコン(8)およびPtまたはAu(7)を除去した後であって、
複数のトレンチ(2a)の底面(2a2)の開口(3b)を介して、複数のトレンチ(2a)の内部のPtまたはAu(7)を複数のトレンチ(2a)の底面(2a2)の下方に拡散させる前に、
複数のトレンチ(2a)の内部のポリシリコン(8)に砒素またはリンのイオン注入を行うことを特徴とする請求項1又は2に記載のJBSの製造方法。 - 第2の酸化膜(3)のうち、複数のトレンチ(2a)の底面(2a2)に隣接する部分に開口(3b)を形成した後であって、
半導体チップの表面全体にPtまたはAu(7)を蒸着する前に、
複数のトレンチ(2a)の底面(2a2)の開口(3b)を介して高濃度のP型不純物をガードリング部(4)およびP型層(5)中に導入し、アニールを行うことなく拡散させることにより、ガードリング部(4)およびP型層(5)よりも高濃度のP+型層(14)を形成することを特徴とする請求項2又は3に記載のJBSの製造方法。 - 活性領域(A1)中のN−型エピタキシャル層(2)の表面を線状に構成し、
活性領域(A1)中のN−型エピタキシャル層(2)の表面の長手方向寸法を、活性領域(A1)に収まる最長の長さに設定し、
複数の線状のN−型エピタキシャル層(2)の表面をストライプ状に配列することを特徴とする請求項1〜4のいずれか一項に記載のJBSの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008242528A JP5370985B2 (ja) | 2008-09-22 | 2008-09-22 | Jbsの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008242528A JP5370985B2 (ja) | 2008-09-22 | 2008-09-22 | Jbsの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010074058A JP2010074058A (ja) | 2010-04-02 |
JP5370985B2 true JP5370985B2 (ja) | 2013-12-18 |
Family
ID=42205549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008242528A Active JP5370985B2 (ja) | 2008-09-22 | 2008-09-22 | Jbsの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5370985B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107004725A (zh) * | 2014-12-17 | 2017-08-01 | 丰田自动车株式会社 | 肖特基势垒二极管及其制造方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8432012B2 (en) * | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
JP5810522B2 (ja) * | 2010-12-14 | 2015-11-11 | 日産自動車株式会社 | 異種材料接合型ダイオード及びその製造方法 |
JP2013030618A (ja) | 2011-07-28 | 2013-02-07 | Rohm Co Ltd | 半導体装置 |
KR102145909B1 (ko) * | 2013-12-19 | 2020-08-19 | 엘지이노텍 주식회사 | 전력 반도체 소자 및 이를 포함하는 전력 반도체 회로 |
JP6667584B2 (ja) * | 2018-08-08 | 2020-03-18 | ローム株式会社 | ショットキーバリアダイオード |
TWI692866B (zh) * | 2018-08-17 | 2020-05-01 | 實用半導體有限公司 | 半導體元件、半導體基板及半導體元件製作方法 |
JP2020092282A (ja) * | 2020-02-25 | 2020-06-11 | ローム株式会社 | ショットキーバリアダイオード |
CN113471302B (zh) * | 2021-07-09 | 2022-10-14 | 弘大芯源(深圳)半导体有限公司 | 一种带内外电位保护环的肖特基二极管 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58168227A (ja) * | 1982-03-29 | 1983-10-04 | Mitsubishi Electric Corp | 半導体装置 |
JP4193993B2 (ja) * | 2005-01-14 | 2008-12-10 | 日本インター株式会社 | Jbsおよびその製造方法 |
JP5083885B2 (ja) * | 2007-11-20 | 2012-11-28 | 日本インター株式会社 | Jbsおよびmosfet |
-
2008
- 2008-09-22 JP JP2008242528A patent/JP5370985B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107004725A (zh) * | 2014-12-17 | 2017-08-01 | 丰田自动车株式会社 | 肖特基势垒二极管及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2010074058A (ja) | 2010-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5370985B2 (ja) | Jbsの製造方法 | |
US11552172B2 (en) | Silicon carbide device with compensation layer and method of manufacturing | |
US12094939B2 (en) | Semiconductor device having a gate electrode, an interlayer insulating film and a barrier metal provided in a trench | |
JP7020570B2 (ja) | 半導体装置およびその製造方法 | |
JP6648331B1 (ja) | 半導体装置及び半導体装置の製造方法 | |
US11362202B2 (en) | Semiconductor device and manufacturing method thereof | |
US20140048872A1 (en) | Avalanche capability improvement in power semiconductor devices using three masks process | |
US10411141B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2013058575A (ja) | 半導体装置及びその製造方法 | |
US11217707B2 (en) | Schottky device and method of manufacturing the same | |
JP6903222B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2010147065A (ja) | 縦型半導体装置及びその製造方法 | |
JP6524279B2 (ja) | 半導体装置およびその製造方法 | |
CN111406323B (zh) | 宽带隙半导体装置 | |
CN113903800B (zh) | 半导体装置 | |
JP2023096841A (ja) | 半導体装置およびその製造方法 | |
CN113410286A (zh) | 半导体装置 | |
JP7276078B2 (ja) | ショットキーバリアダイオードとその製造方法 | |
JP6926261B2 (ja) | 半導体装置及びその製造方法 | |
JP7506628B2 (ja) | 半導体装置 | |
US20240072110A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
WO2024166494A1 (ja) | 半導体装置 | |
US20160049484A1 (en) | Semiconductor device | |
CN111886680B (zh) | 碳化硅半导体装置及其制造方法 | |
CN114156336A (zh) | 半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130718 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130911 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5370985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |