JP2014512090A - 重なったドープ領域を有するショットキーダイオードを含む半導体デバイス及びその製造方法 - Google Patents

重なったドープ領域を有するショットキーダイオードを含む半導体デバイス及びその製造方法 Download PDF

Info

Publication number
JP2014512090A
JP2014512090A JP2013558045A JP2013558045A JP2014512090A JP 2014512090 A JP2014512090 A JP 2014512090A JP 2013558045 A JP2013558045 A JP 2013558045A JP 2013558045 A JP2013558045 A JP 2013558045A JP 2014512090 A JP2014512090 A JP 2014512090A
Authority
JP
Japan
Prior art keywords
doped region
semiconductor layer
region
longitudinally extending
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013558045A
Other languages
English (en)
Other versions
JP5990204B2 (ja
Inventor
チンチュン チャン
ジェイソン ヘニング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2014512090A publication Critical patent/JP2014512090A/ja
Application granted granted Critical
Publication of JP5990204B2 publication Critical patent/JP5990204B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体デバイスが、第１の導電型を有するとともに、半導体デバイスの活性領域を定める表面を有する半導体層と、この活性領域内の複数の離間したドープ領域とを含む。複数のドープ領域は、第１の導電型とは逆の第２の導電型を有し、活性領域内に半導体層の複数の露出部分を定める。複数のドープ領域は、長手方向に延びる複数の列を含む。これらの列の各々は、複数の長手方向に延びるセグメントを含み、第１の列内の長手方向に延びるセグメントは、長手方向とは垂直の横方向の隣接する列内の長手方向に延びるセグメントに少なくとも部分的に重なる。
【選択図】図１２

Description

〔関連出願との相互参照〕
本出願は、２００６年８月１日に出願された「降伏を制御したショットキーダイオードを含む半導体デバイス及びその製造方法」という名称の米国特許出願第１１／４９６，８４２号の継続出願である、２００９年６月２６日に出願された、「アイランド状に配置したドープ領域を有するショットキーダイオードを含む半導体デバイス及びその製造方法」という名称の米国特許出願第１２／４９２，６７０号の一部継続出願であり、これらの特許出願は本発明の譲受人に譲渡されるとともに、その開示内容は本明細書に完全に記載されているかのように全体が引用により本明細書に組み入れられる。
本発明は、半導体デバイス及び半導体デバイスの製造に関し、より具体的には、ジャンクションバリアショットキー（ＪＢＳ）ダイオード及びこのようなダイオードの製造に関する。
例えば、約６００Ｖ〜約２．５ｋＶの定格阻止電圧を有することができる高電圧炭化ケイ素（ＳｉＣ）ショットキーダイオードは、同様の定格電圧を有するシリコンＰＩＮダイオードに匹敵することが期待されている。このようなダイオードは、これらの活性領域の設計に応じて、約１００アンペア又はそれ以上と同量の順方向電流を処理することができる。高電圧ショットキーダイオードは、特に電力調節、配電及び電力制御の分野において多くの重要な用途がある。
このような用途におけるＳｉＣショットキーダイオードの重要な特性は、そのスイッチング速度である。シリコンベースのＰＩＮデバイスは、一般に比較的低いスイッチング速度を示す。シリコンＰＩＮダイオードは、その定格電圧に応じて約２０ｋＨｚの最大スイッチング速度を有することができる。対照的に、炭化ケイ素ベースのショットキーデバイスは、例えばシリコンを約１００倍上回る非常に高いスイッチング速度が理論的に可能である。また、炭化ケイ素デバイスは、シリコンデバイスよりも高い電流密度を処理することができる。
従来のＳｉＣショットキーダイオード構造はｎ型ＳｉＣ基板を有し、この上にドリフト領域として機能するｎエピタキシャル層が形成される。通常、このデバイスは、ｎ層上に直接形成されたショットキー接点を含む。通常は、ショットキー接合部の活性領域を取り囲むように、ガードリング及び／又はｐ型ＪＴＥ（接合終端延長）領域などの接合部終端領域が形成される。接合部終端領域の目的は、ショットキー接合部のエッジに電界が集中するのを低減又は防止すること、及び空乏領域がデバイスの表面と相互作用するのを低減又は防止することである。表面効果によって空乏領域が不均一に拡がり、これによりデバイスの降伏電圧に悪影響が及ぶ恐れがある。表面効果の影響をより強く受ける恐れがある他の終端技術には、フィールドプレート及びフローティングフィールドリングがある。空乏領域がデバイスのエッジに及ぶのを防ぐために、ｎ型ドーパントを注入することによってチャネルストップ領域を形成することもできる。
使用する終端のタイプに関わらず、十分に大きな逆電圧が接合部に印加された場合、ショットキーダイオードは機能しなくなる。一般に、このような障害は破局的なものであり、デバイスを損傷又は破壊する恐れがある。さらに、たとえ接合部が機能しなくなる前であっても、ショットキーダイオードに大きな逆方向漏れ電流が生じることがある。このような漏れ電流を低減するために、ジャンクションバリアショットキー（ＪＢＳ）ダイオードが開発された。ＪＢＳダイオードは、マージドＰＩＮショットキー（ＭＰＳ）ダイオードと呼ばれることもある。図１に、従来のＪＢＳダイオード１０を示す。この図に示すように、従来のＪＢＳダイオードはｎ型基板１２を含み、この上にｎドリフト層１４が形成される。ｎドリフト層１４の表面内には、通常はイオン注入によって複数のｐ＋領域１６が形成される。ｎドリフト層１４の表面上には、ｎドリフト層１４及びｐ＋領域１６の両方に接触して金属陽極接点１８が形成される。この陽極接点１８は、ドリフト層１４の露出部分との間にショットキー接合部を形成し、ｐ＋領域１６との間にオ−ム接点を形成することができる。基板１２上には、陰極接点２０が形成される。炭化ケイ素ベースのＪＢＳダイオードは、例えば、米国特許第６，１０４，０４３号及び第６，５２４，９００号に記載されている。
順方向動作では、陽極接点１８とドリフト層１４の間の接合部Ｊ１が、ｐ＋領域１６とドリフト層１４の間の接合部Ｊ２よりも先にオンになる。従って、デバイスは、低い順方向電圧ではショットキーダイオードの挙動を示す。すなわち、低い順方向電圧では、デバイス内の電流輸送が、ショットキー接合部Ｊ１を越えて注入される多数キャリア（電子）によって支配される。通常の動作電圧では、デバイス内に少数キャリアが注入される（従って少数電荷が蓄積される）可能性はなく、ＪＢＳダイオードは、ショットキーダイオードの高速スイッチング速度特性を有する。
しかしながら、逆バイアス条件下では、ｐ＋領域１６とドリフト層１４の間のＰＮ接合部Ｊ２により形成される空乏領域が拡がって、デバイス１０を通る逆電流を阻止し、ショットキー接合部Ｊ１を保護してデバイス１０内の逆方向漏れ電流を制限する。従って、逆バイアスでは、ＪＢＳダイオード１０はＰＩＮダイオードのように挙動する。通常、デバイス１０の電圧阻止能力は、ドリフト層１４の厚み及びドーピング、並びにエッジ終端の設計によって決まる。
米国特許第６，１０４，０４３号明細書 米国特許第６，５２４，９００号明細書 国際公開第１９９７／００８７５４号 米国特許第７，０２６，６５０号明細書
Ｓｉｎｇｈ他著、「漏れが少なく歩留まりが高い４Ｈ−ＳｉＣショットキーダイオード内の平面終端（Ｐｌａｎａｒ Ｔｅｒｍｉｎａｔｉｏｎｓ ｉｎ ４Ｈ−ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅｓ Ｗｉｔｈ Ｌｏｗ Ｌｅａｋａｇｅ Ａｎｄ Ｈｉｇｈ Ｙｉｅｌｄｓ）」、ＩＳＰＳＤ ’９７、ｐｐ１５７〜１６０ Ｕｅｎｏ他著、「高電圧ＳｉＣショットキー障壁ダイオードのためのガードリング終端（Ｔｈｅ Ｇｕａｒｄ−Ｒｉｎｇ Ｔｅｒｍｉｎａｔｉｏｎ ｆｏｒ Ｈｉｇｈ−Ｖｏｌｔａｇｅ ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅｓ）」、ＩＥＥＥ電子デバイスレター 第１６巻、第７号、１９９５年７月 ｐｐ３３１〜３３２
順方向バイアス動作下における炭化ケイ素ベースのショットキーダイオードに関連する１つの問題点は、ショットキー接合部Ｊ１の性質に起因して生じるものである。すなわち、炭化ケイ素ベースのデバイスのショットキー接合部は、例えばＰＩＮ接合部に比べて比較的高い抵抗を有することがある。電力スイッチング用途によっては、時に（過渡電流スパイクなどの）電流サージが生じることがある。ショットキーデバイスでは、このような電流サージの結果、接合部において大量の電力が散逸し、これにより接合部に加熱が生じることがある。ショットキー接合部が加熱すると、接合部の障壁が弱くなり、デバイスを流れる電流がさらに多くなることがある。この現象は熱暴走として知られており、デバイスを損傷又は破壊する恐れがある。
熱暴走の結果、温度と共に逆方向漏れ電流が増大し得るので、逆バイアス条件下でもデバイス内に熱暴走が生じる可能性がある。さらに、逆バイアス条件では、他の問題が生じることもある。例えば、上述したように、デバイスの阻止電圧を上回った場合、デバイスに制御不能な形で降伏現象が生じ、これによりデバイスが損傷又は破壊される可能性がある。
いくつかの実施形態によれば、半導体デバイスが、第１の導電型を有するとともに、半導体デバイスの活性領域を定める表面を有する半導体層と、この活性領域内の複数の離間したドープ領域とを含む。複数のドープ領域は、第１の導電型とは逆の第２の導電型を有し、活性領域内に半導体層の複数の露出部分を定める。複数のドープ領域は、長手方向に延びる複数の列を含む。これらの列の各々は、複数の長手方向に延びるセグメントを含み、第１の列内の長手方向に延びるセグメントは、長手方向とは垂直の横方向の隣接する列内の長手方向に延びるセグメントに少なくとも部分的に重なる。
第１の列内の第１の長手方向に延びるセグメントは、横方向の隣接する列内の２つの長手方向に延びるセグメントに少なくとも部分的に重なることができる。
第１の列内の長手方向に延びるセグメントのうちの長手方向に隣接するセグメント同士は距離Ｌだけ離間することができ、隣接する列内の長手方向に延びるセグメントのうちの横方向に隣接するセグメントは距離Ｗだけ離間することができ、ＬはＷにほぼ等しい。
半導体デバイスの活性領域内の任意の地点は、長手方向に延びるセグメントのうちの少なくとも１つに対し、隣接する列内の長手方向に延びるセグメントのうちの横方向に隣接するセグメントの重なった部分間の間隔の２分の１と同じほど少なくとも近接することができる。
半導体デバイスの活性領域内の任意の地点は、長手方向に延びるセグメントのうちの少なくとも１つに対し、列内の長手方向に延びるセグメントのうちの長手方向に隣接するセグメント間の間隔の２分の１と同じほど少なくとも近接することができる。
このデバイスは、半導体層の露出部分及びドープ領域に接触する金属領域をさらに含むことができる。
半導体層は、炭化ケイ素半導体層を含むことができる。ドープ領域は、約１×１０17〜約１×１０18ｃｍ-3のドーパント濃度を有することができるｐ型炭化ケイ素を含む。
このデバイスは、ドープ領域のドーピング濃度よりも高いドーピング濃度を有する第２のドープ領域を半導体層内にさらに含むことができる。複数のドープ領域及び第２のドープ領域は、半導体層の表面に位置することができ、複数のドープ領域及び第２のドープ領域が占める表面積の、ダイオードの活性領域の総表面積に対する比率は約０．４未満である。
このデバイスは、半導体層の露出部分との間にショットキー接合部を形成する、半導体層上の金属層をさらに含むことができる。第２のドープ領域と半導体層の間のｐｎ接合部のターンオン電圧は、金属層と半導体層の露出部分との間のショットキー接合部のターンオン電圧よりも高い。
ドープ領域は、金属層と半導体層の露出部分との間のショットキー接合の降伏よりも低い電圧においてドープ領域と半導体層の間のｐｎ接合部の突き抜けが生じるような厚み及びドーパント濃度を有することができる。
このデバイスは、エッジ終端領域をさらに含むことができ、ドープ領域は、エッジ終端領域の降伏電圧よりも低い電圧においてドープ領域と半導体層の間のｐｎ接合部の突き抜けが生じるような厚み及びドーパント濃度を有することができる。
いくつかの実施形態によれば、半導体デバイスの形成方法が、第１の導電型を有する半導体層内に、第１の導電型とは逆の第２の導電型を有する複数のドープ領域を設けることにより、半導体層及び第１のドープ領域がそれぞれのｐｎ接合部を形成するようにするステップを含む。複数のドープ領域は、複数の長手方向に延びるセグメントを各々が含む長手方向に延びる複数の列を有し、第１の列内の長手方向に延びるセグメントは、長手方向とは垂直の横方向の隣接する列内の長手方向に延びるセグメントに少なくとも部分的に重なることができる。この方法は、半導体層上に金属層を設けるステップをさらに含む。この金属層は、半導体層との間にショットキー接合部を形成するとともにドープ領域に接触する。
この方法は、半導体層内に第２のドープ領域を設けるステップをさらに含むことができる。この第２のドープ領域は、半導体層の導電型とは逆の導電型を有するとともに、ドープ領域のドーパント濃度よりも高いドーパント濃度を有することができる。第２のドープ領域と半導体層との間のｐｎ接合部は、金属層と半導体層の間のショットキー接合部のターンオン電圧よりも高い電圧においてオンになるように構成される。
第１の列内の第１の長手方向に延びるセグメントは、横方向の隣接する列内の２つの長手方向に延びるセグメントに少なくとも部分的に重なることができる。
第１の列内の長手方向に延びるセグメントのうちの長手方向に隣接するセグメント同士は距離Ｌだけ離間することができ、隣接する列内の長手方向に延びるセグメントのうちの横方向に隣接するセグメント同士は距離Ｗだけ離間することができ、ＬはＷにほぼ等しい。
この方法は、半導体層内に、ドープ領域のドーピング濃度よりも高いドーピング濃度を有する第２のドープ領域を設けるステップをさらに含むことができる。複数のドープ領域及び第２のドープ領域は、半導体層の表面に位置することができ、複数のドープ領域及び第２のドープ領域が占める表面積の、ダイオードの活性領域の総表面積に対する比率は約０．４未満である。
半導体層は、炭化ケイ素半導体層を含むことができる。ドープ領域は、約１×１０17〜約１×１０18ｃｍ-3のドーパント濃度を有することができるｐ型炭化ケイ素を含む。
本発明のさらなる理解をもたらすように本出願に組み入れられてその一部を構成する添付図面に、本発明のいくつかの実施形態を示す。
従来のＪＢＳダイオードの断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの平面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードにおける電界と深さを対比させたグラフである。 本発明のいくつかの実施形態によるＪＢＳダイオードにおける電界と深さを対比させたグラフである。 本発明のいくつかの実施形態によるＪＢＳダイオードの逆電流と逆バイアスを対比させたグラフである。 本発明のいくつかの実施形態によるＪＢＳダイオードの逆電流と逆バイアスを対比させたグラフである。 本発明のいくつかの実施形態によるＪＢＳダイオードの阻止電圧とドーピングを対比させたグラフである。 本発明のさらなる実施形態によるＪＢＳダイオードの断面図である。 本発明のさらなる実施形態によるＪＢＳダイオードの平面図である。 本発明のいくつかの実施形態による動作を示すフローチャートである。 いくつかの実施形態によるＪＢＳダイオードにおけるアイランド状ＪＢＳ領域を取り囲む空乏領域の拡がりを示す図である。 いくつかの実施形態によるＪＢＳダイオードにおけるアイランド状ＪＢＳ領域を取り囲む空乏領域の拡がりを示す図である。 さらなる実施形態によるＪＢＳダイオードにおけるアイランド状ＪＢＳ領域を取り囲む空乏領域の拡がりを示す図である。 さらなる実施形態によるＪＢＳダイオードにおけるアイランド状ＪＢＳ領域を取り囲む空乏領域の拡がりを示す図である。 本発明のさらなる実施形態によるＪＢＳダイオードの平面図である。 ダイ面積とＪＢＳ領域間の間隔とを対比させたグラフである。
以下、本発明の実施形態を示す添付図面を参照しながら、本発明の実施形態についてより完全に説明する。しかしながら、本発明は、多くの異なる形で具体化することができ、本明細書で説明する実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示を徹底的かつ完全なものとして当業者に本発明の範囲を十分に伝えるように提供するものである。全体を通じ、同じ番号は同じ要素を示す。
本明細書では、様々な要素を説明するために「第１の」、「第２の」などの用語を使用するが、これらの要素をこれらの用語によって限定すべきではないと理解されたい。これらの用語は、要素を互いに区別するために使用するものにすぎない。例えば、本発明の範囲から逸脱することなく、第１の領域を第２の領域と呼ぶこともでき、同様に第２の領域を第１の領域と呼ぶこともできる。本明細書で使用する「及び／又は（ａｎｄ／ｏｒ）」という用語は、関連する記載項目の１又はそれ以上のありとあらゆる組み合わせを含む。
本明細書で使用する用語は、特定の実施形態を説明するためのものにすぎず、本発明を限定するためのものではない。本明細書で使用する単数形の「１つの（英文不定冠詞）」及び「その（英文定冠詞）」は、その文脈で別様に明確に示していない限り、複数形も含むことが意図される。「備える、含む（ｃｏｍｐｒｉｓｅｓ、ｃｏｍｐｒｉｓｉｎｇ、ｉｎｃｌｕｄｅｓ、及び／又はｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用する場合、上述した特徴、整数、ステップ、動作、要素、及び／又は構成部品の存在を示すが、１又はそれ以上の他の特徴、整数、ステップ、動作、要素、構成部品、及び／又はこれらの群の存在又は追加を除外するものではない。
特に定めがない限り、本明細書で使用する（技術用語及び科学用語を含む）全ての用語は、本発明が属する技術の当業者が一般に理解している意味と同じ意味を有する。さらに、本明細書で使用する用語は、本明細書及び関連技術との関連におけるこれらの意味に従う意味を有すると解釈すべきであり、本明細書で明確に定義しない限り、理想的な又は過度に形式的な意味で解釈されるものではないと理解されたい。
層、領域又は基板などの要素が、別の要素「上に（ｏｎ）」存在する、又は別の要素「上に（ｏｎｔｏ）」延びていると言う場合、この要素は他の要素の上に直接存在し、又は他の要素の上に直接延びている場合もあれば、或いは介在要素が存在する場合もあると理解されたい。対照的に、ある要素が別の要素「の上に直接（ｄｉｒｅｃｔｌｙ ｏｎ）」存在する、又は別の要素「の上に直接（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」延びていると言う場合、介在要素は存在しない。ある要素が別の要素に「接続（ｃｏｎｎｅｃｔｅｄ）」されている、又は「結合（ｃｏｕｐｌｅｄ）」されていると言う場合、この要素は他の要素に直接接続又は結合している場合もあれば、或いは介在要素が存在する場合もあると理解されたい。対照的に、ある要素が別の要素に「直接接続（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）」されている、又は「直接結合（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」されていると言う場合、介在要素は存在しない。
本明細書では、「下方の（ｂｅｌｏｗ）」、「上方の（ａｂｏｖｅ）」、「上部の（ｕｐｐｅｒ）」、「下部の（ｌｏｗｅｒ）」、「水平の（ｈｏｒｉｚｏｎｔａｌ）」、「横方向の（ｌａｔｅｒａｌ）」、「垂直の（ｖｅｒｔｉｃａｌ）」などの相対語を使用して、図に示すような要素、層又は領域同士の関係を説明することがある。これらの用語は、図に示す方向に加え、デバイスの異なる方向を含むことを意図されたものであると理解されたい。
本明細書では、本発明の理想的な実施形態（及び中間構造）の概略図である断面図を参照しながら本発明の実施形態を説明する。説明を明確にするために、図面内の層及び領域の厚みは誇張している場合がある。また、例えば、製造技術及び／又は製造公差の結果、形状が説明図のものとは異なることが予想される。従って、本発明の実施形態を、本明細書に示す領域の特定の形状に限定されると解釈すべきではなく、例えば製造に起因する形状の変動を含むと解釈すべきである。例えば、長方形として示す被注入領域は、一般に丸みのある又は曲がった特徴部を有し、及び／又はその端部では、注入物の濃度が被注入領域から非注入領域へ不連続に変化するのではなく、ある勾配で変化する。同様に、注入によって埋没領域が形成された結果、この埋没領域と注入を行う表面との間の領域に一部の注入物が残ることもある。従って、図示の領域は本質的に概略的なものであり、これらの形状は、デバイスの領域の実際の形状を示すことを意図したものではなく、本発明の範囲を限定することを意図したものでもない。
本発明のいくつかの実施形態については、層及び／又は領域内の多数キャリアの濃度を示すｎ型又はｐ型などの導電型を有することを特徴とする半導体層及び／又は領域を参照しながら説明する。従って、ｎ型材料は、負に帯電した電子の多数平衡濃度を有し、ｐ型材料は、正に帯電した正孔の多数平衡濃度を有する。材料によっては、別の層又は領域よりも多数キャリアの濃度が相対的に高い（「＋」）こと、又は低い（「−」）ことを示すために、（ｎ＋、ｎ−、ｐ＋、ｐ−、ｎ＋＋、ｎ−−、ｐ＋＋、ｐ−−などのように）「＋」又は「−」を付して示す場合がある。しかしながら、このような表記は、ある層又は領域内に特定の濃度の多数又は少数キャリアが存在することを意味するものではない。
図２は、本発明のいくつかの実施形態によるダイオード１００の平面図である。ダイオード１００は、上面を有するドリフト層１１４を含み、この上面内には、ドリフト層１１４とは逆の導電型の複数の低ドープ領域１３０が形成される。図２の実施形態では、この低ドープ領域１３０が、ドリフト層１１４内にストライプ状領域として形成される。しかしながら、低ドープ領域１３０を他の形状で形成することもできる。
ドリフト層１１４は、ダイオード１００の電圧阻止及びオン抵抗の設計要件に応じて、例えば、約２×１０14〜約１×１０17ｃｍ-3のドーパント濃度を有する２Ｈ、４Ｈ、６Ｈ、３Ｃ及び／又は１５Ｒポリタイプのｎ型炭化ケイ素で形成することができる。ＧａＮ、ＧａＡｓ、シリコン又はゲルマニウムなどの他のタイプの半導体材料を使用することもできる。特定の実施形態では、ドリフト層１１４が、約５×１０15ｃｍ-3の濃度のｎ型ドーパントでドープされた４Ｈ−ＳｉＣを含む。低ドープ領域１３０は、例えば、約１×１０17〜約１×１０18ｃｍ-3の濃度のホウ素及び／又はアルミニウムなどのｐ型ドーパントをドリフト層１１４内にイオン注入することにより形成することができ、ドリフト層１１４の表面下の約０．３〜約０．５μｍの深さにまで及ぶことができる。特定の実施形態では、低ドープ領域１３０が、約５×１０17ｃｍ-3のドーパント濃度にドープされ、ドリフト層１１４の表面下の約０．３μｍの深さにまで及ぶことができる。
ドリフト層１１４内には、複数の高ドープ領域１１６も設けられる。高ドープ領域１１６は、例えば、約１×１０18〜約１×１０19ｃｍ-3の濃度のホウ素及び／又はアルミニウムなどのｐ型ドーパントをドリフト層１１４内にイオン注入することにより形成することができ、ドリフト層１１４の表面下の約０．３〜約０．５μｍの深さにまで及ぶことができる。特定の実施形態では、低ドープ領域１３０が、約５×１０18ｃｍ-3のドーパント濃度にドープされ、ドリフト層１１４の表面下の約０．３μｍの深さにまで及ぶことができる。領域１１６は、例えばエピタキシャル成長により形成することができる。
図２の実施形態に示す低ドープ領域１３０は、ドリフト層１１４の表面の一部１１４Ａを露出させて（ドリフト層１１４の露出部分１１４Ａ及び高ドープ領域１１６を除き）ドリフト層１１４の活性領域１１０全体に拡がる離間したストライプ領域として設けられる。このドリフト層１１４を金属ショットキー接点（図示せず）が覆い、ドリフト層１１４の露出部分１１４Ａ、並びに低ドープ領域１３０及び高ドープ領域１１６に接触する。本明細書で使用する「活性領域」という用語は、ショットキー金属がドリフト層と接触するデバイスの２次元領域を意味し、ドリフト層１１４の露出部分１１４Ａ、低ドープ領域１３０及び高ドープ領域１１６を含む。従って、活性領域はショットキー接合領域を含むが、例えば、以下で説明するエッジ終端領域は含まない。
ダイオード１００は、ダイオード１００の活性領域１１０を取り囲むエッジ終端領域１１５を含むことができる。エッジ終端領域１１５は、接合終端延長（ＪＴＥ）領域、フィールドリング、フィールドプレート、ガードリング、及び／又は上述した又はその他の終端の組み合わせを含むことができる。
Ｓｉｎｇｈ他による「漏れが少なく歩留まりが高い４Ｈ−ＳｉＣショットキーダイオード内の平面終端（Ｐｌａｎａｒ Ｔｅｒｍｉｎａｔｉｏｎｓ ｉｎ ４Ｈ−ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅｓ Ｗｉｔｈ Ｌｏｗ Ｌｅａｋａｇｅ Ａｎｄ Ｈｉｇｈ Ｙｉｅｌｄｓ）」、ＩＳＰＳＤ ’９７、ｐｐ１５７〜１６０には、ＳｉＣショットキーダイオードのさらなる従来の終端が記載されている。Ｕｅｎｏ他による、「高電圧ＳｉＣショットキー障壁ダイオードのためのガードリング終端（Ｔｈｅ Ｇｕａｒｄ−Ｒｉｎｇ Ｔｅｒｍｉｎａｔｉｏｎ ｆｏｒ Ｈｉｇｈ−Ｖｏｌｔａｇｅ ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅｓ）」、ＩＥＥＥ電子デバイスレター 第１６巻、第７号、１９９５年７月 ｐｐ３３１〜３３２には、ＳｉＣショットキー障壁ダイオードのためのｐ型エピタキシャルガードリング終端が記載されている。また、「電圧吸収エッジとのＰＮ接合部を含むＳｉＣ半導体デバイス（ＳｉＣ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ Ｃｏｍｐｒｉｓｉｎｇ Ａ ＰＮ Ｊｕｎｃｔｉｏｎ Ｗｉｔｈ Ａ Ｖｏｌｔａｇｅ Ａｂｓｏｒｂｉｎｇ Ｅｄｇｅ）」という名称の国際公開第１９９７／００８７５４号にも、他の終端技術が記載されている。
米国特許第７，０２６，６５０号には別のタイプの接合終端が開示されており、この特許は本発明の譲受人に譲渡され、その開示内容は本明細書に完全に記載されているかのように引用により組み入れられる。
図３は、大まかに図２の線Ａ−Ａに沿って切り取ったダイオード１００の断面図である。ダイオード１００の特徴部の中には、明確にするために寸法を誇張しているものもある。図３で分かるように、ダイオード１００は基板１１２を含み、その上にドリフト層１１４が形成されている。高ドープ領域１１６は、ドリフト層１１４内の注入領域として形成することができる。同様に、低ドープ領域１３０も、ドリフト層１１４内の注入領域として形成することができる。高ドープ領域１１６及び低ドープ領域１３０は、ドリフト層１１４とは逆の導電型を有するので、低ドープ領域１３０は、ドリフト層１１４との間にｐｎ接合部Ｊ３を形成し、高ドープ領域１１６は、ドリフト層１１４との間にｐｎ接合部Ｊ５を形成する。
低ドープ領域１３０及び高ドープ領域１１６が占めるデバイス１００の活性領域１１０の表面積の、活性領域１１０の総表面積に対する比率は、デバイス１００の逆方向漏れ電流及びデバイス１００の順方向電圧低下の両方に影響し得る。例えば、活性領域１１０の総面積に対し、低ドープ領域１３０及び高ドープ領域１１６が占める面積が増加した場合、逆方向漏れ電流は低下し得るが、デバイス１００の順方向電圧低下は増大することがある。従って、低ドープ領域１３０及び高ドープ領域１１６が占めるデバイス１００の活性領域１１０の表面積の、活性領域１１０の総表面積に対する比率の選択には、逆方向漏れ電流と順方向電圧低下の間のトレードオフが伴うことがある。いくつかの実施形態では、低ドープ領域１３０及び高ドープ領域１１６が占めるデバイス１００の活性領域１１０の表面積の、活性領域１１０の総表面積に対する比率を約２％〜４０％とすることができる。
ドリフト層１１４の表面上の陽極接点１１８は、ドリフト層１１４の隣接する低ドープ領域１３０間の、及び／又は低ドープ領域１３０と高ドープ領域１１６の間の露出部分１１４Ａとの間にショットキー接合部Ｊ４を形成する。陽極接点１１８は、高ドープ領域１１６との間にオ−ム接点を形成できる一方で、ドリフト層１１４との間にショットキー接点を形成するアルミニウム、チタン及び／又はニッケルなどの金属を含むことができる。
ドリフト層１１４とは逆の基板１１２側には、陰極接点１２０が形成される。陰極接点１２０は、ｎ型炭化ケイ素とのオ−ム接点を形成できるニッケルなどの金属を含むことができる。
順方向動作では、陽極接点１１８とドリフト層１１４の露出部分１１４Ａとの間の接合部Ｊ４が、高ドープ領域１１６とドリフト層１１４の間の接合部Ｊ５よりも先にオンになる。従って、デバイスは、低い順方向電圧では、ショットキーダイオードの挙動を示す。すなわち、低い順方向電圧では、ダイオード１００の動作が、ショットキー接合部を越えて注入される多数キャリアにより支配される。通常の動作条件下では、少数キャリアが注入されることはないので、ダイオード１００は、一般にショットキーダイオードの特性である非常に高速なスイッチング能力を有することができる。
高ドープ領域１１６は、ショットキー接合部Ｊ４のターンオン電圧よりも高い順方向電圧で導通し始めるように設計することができる。従って、電流サージによってダイオード１００の順方向電圧が上昇した場合、ｐｎ接合部Ｊ５が導通し始める。ｐｎ接合部Ｊ５が導通し始めると、ダイオード１００の動作は、ｐｎ接合部Ｊ５を横切る少数キャリアの注入及び再結合によって支配される。この場合、ダイオードのオン抵抗が低下して、これにより所定の電流レベルの場合にダイオード１００が消失する電力量を低下させることができる。従って、ダイオード１００の順方向電圧が上昇したときにｐｎ接合部Ｊ５がオンになることにより、ダイオード１００の順方向電流暴走を低減及び／又は防止することができる。
しかしながら、逆バイアス条件下では、低ドープ領域１３０とドリフト層１１４の間のｐｎ接合部Ｊ３により形成される空乏領域、及びｐｎ接合部Ｊ５の空乏領域が、デバイス１００内を通る逆電流を阻止するように拡がって、ショットキー接合部Ｊ４を保護するとともにデバイス１００内の逆方向漏れ電流を制限することができる。従って、逆バイアスでは、ダイオード１００は、実質的にＰＩＮダイオードのように機能することができる。
従来のＪＢＳショットキーダイオードとは異なり、本発明のいくつかの実施形態によるダイオード１００の電圧阻止能力は、低ドープ領域１３０の厚み及びドーピングによって決まる。すなわち、十分に大きな逆電圧がダイオード１００に印加されると、低ドープ領域１３０内の空乏領域が、陽極接点１１８に関連する空乏領域に突き抜けて、デバイス１００内に大きな逆電流が流れるようになる。低ドープ領域１３０は、ダイオード１００の活性領域全体に分布しているので、この逆方向降伏を均一に分散してダイオード１００に損傷を与えないように制御することができる。すなわち、デバイス１００の降伏を低ドープ領域１３０の突き抜けに局所化することにより、降伏電圧をダイオード１００の活性領域１１０全体に均等に分散することができる。この結果、ダイオード１００の降伏特性を制御することができ、ダイオード１００は、ダイオード１００の損傷／破壊を伴わずに大きな逆電流に耐えることができる。
いくつかの実施形態では、低ドープ領域１３０のドーピングを、ダイオード１００のエッジ終端によって担持できるはずの最大逆電圧よりも突き抜け電圧の方がわずかに低くなるように選択することができる。
図４Ａは、低ドープ領域１３０内のドーピングレベルが異なるデバイス、及び低ドープ領域１３０を有していない従来のＪＢＳショットキーダイオードデバイスの、例えば図３の線Ｂ−Ｂに沿った、本発明のいくつかの実施形態によるシミュレートしたデバイス内垂直電界分布のグラフである。従来のＪＢＳショットキーダイオードについては、ｐ＋領域１６の１つ及びドリフト層１４（図１）を通じた垂直電界分布を示している。具体的には、図４Ａには、ドーパント濃度が２．５×１０17ｃｍ-3（曲線１５２）、５×１０17ｃｍ-3（曲線１５４）、７．５×１０17ｃｍ-3（曲線１５６）及び１×１０18ｃｍ-3（曲線１５８）である低ドープ領域１３０を含む４つのデバイス、並びに１つの従来のショットキーダイオード（曲線１６０）の降伏電圧における垂直電界を示している。
低ドープ領域１３０内のドーパント濃度が２．５×１０17ｃｍ-3であるデバイスでは、低ドープ領域１３０内の空乏領域がショットキー接点１１８に突き抜けた結果、曲線１５２で示すようにデバイス内の電界が低下している。低ドープ領域１３０内のドーパント濃度が１×１０18ｃｍ-3であるデバイスは、空乏領域が低ドープ領域１３０内の奥にまで拡がらないという点で、従来のＪＢＳショットキーダイオードに近い挙動を見せる。残りのデバイスでは、低ドープ領域１３０内の空乏領域が、ショットキー接点１１８の下方の空乏領域に接近し始めている。低ドープ領域１３０の空乏領域が、ショットキー接点１１８に関連する空乏領域に接すると、突き抜け現象が生じ始め、これによりドリフト層１１４からショットキー接点１１８への逆電流の流れが、逆電圧と共に急速に増加するようになる。
図４Ａの曲線１５４及び曲線１６０を再スケーリングしたグラフである図４Ｂに、低ドープ領域１３０内の空乏領域の形状をより詳細に示している。図４Ｂで分かるように、低ドープ領域１３０内のドーパント濃度が５×１０17ｃｍ-3であるデバイスでは、低ドープ領域１３０とドリフト層１１４の間のｐｎ接合部に関連する低ドープ領域１３０内の空乏領域が、低ドープ領域１３０内のショットキー接点１１８により形成される空乏領域に接する地点まで及んでいる。
図５Ａは、低ドープ領域１３０内のドーピングレベルが異なる６００Ｖ定格のＪＢＳショットキーデバイス、並びに低ドープ領域を有していないデバイスの、逆電流と逆バイアスの対比をシミュレートしたグラフである。具体的には、図５Ａには、低ドープ領域１３０内のドーパント濃度が２．５×１０17ｃｍ-3（曲線１７２）、５×１０17ｃｍ-3（曲線１７４）、７．５×１０17ｃｍ-3（曲線１７６）及び１×１０18ｃｍ-3（曲線１７８）である低ドープ領域１３０を含む４つのデバイス、並びに１つの従来のＪＢＳショットキーダイオード（曲線１８０）の逆電流を示している。低ドープ領域１３０内のドーパント濃度が２．５×１０17ｃｍ-3であるデバイス（曲線１７２）は早々と降伏を示すのに対し、曲線１７８と曲線１８０は実質的に一致しており、ドーパント濃度が１×１０18ｃｍ-3であるデバイスは、低ドープ領域１３０の突き抜けに起因して降伏しないことが示されている。
図５Ｂは、曲線１７４及び曲線１８０を再スケーリングしたグラフである。図５Ｂで分かるように、ドーパント濃度が５×１０17ｃｍ-3である低ドープ領域１３０を含むショットキーダイオードは、逆方向漏れ電流がより均一に分散しているにもかかわらず、標準的なＪＢＳショットキーダイオードと同様の降伏挙動を示すことができる。
図６は、本発明のいくつかの実施形態によるＪＢＳダイオードの阻止電圧とドーピングを対比させたプロットである。図６に示すように、低ドープ領域１３０のドーパント濃度が５×１０17ｃｍ-3ほどの低さであれば、所望の阻止電圧を有するダイオードを得ることができる。しかしながら、ドーパント濃度が約７．５×１０17ｃｍ-3よりも高くなると、阻止電圧は実質的に上昇しない。しかしながら、上述したように、低ドープ領域１３０内のドーパント濃度がより高いデバイスでは、降伏機構が突き抜けではないこともある。
当業者であれば、本発明により作製されたデバイスにおいて所望の突き抜け電圧を得るために必要なドーピング濃度及び寸法は、例えば製造技術の相違に起因して、上述した濃度及び／又は寸法とは異なる場合もあると理解するであろう。
図７に、本発明のさらなる実施形態によるダイオード２００を示す。ダイオード２００は、基板１１２及びドリフト層１１４を含む。ドリフト層１１４内には、高ドープ領域１１６及び複数の低ドープ領域１３０が形成される。ダイオード２００は、陽極接点２１８をさらに含み、この陽極接点２１８は、高ドープ領域１１６上にオ−ム接点を形成する第１の部分２２８と、ドリフト層１１４との間にショットキー接点を形成する第２の部分２３８とを含む。図７に示すように、第２の部分２３８は、陽極接点２１８の第１の部分２２８を覆うように形成することができる。第１の部分２２８は、例えば、アルミニウム、チタン及び／又はニッケルを含むことができ、第２の部分２３８も、アルミニウム、チタン及び／又はニッケルを含むことができる。当業では、炭化ケイ素とのオ−ム接点及び／又はショットキー接点を形成するための他の好適な材料が公知であり、本発明のいくつかの実施形態に関連してこれらを使用することもできる。
図８に、本発明のさらなる実施形態によるダイオード３００を示す。図８に示すように、ダイオード３００は、図２のデバイス１００のストライプ状領域とは対照的に、ドリフト１１４内に円形アイランド３３０として配置された複数の低ドープ領域３３０を含むことができる。いくつかの実施形態では、低ドープ領域３３０が、一般に長方形の及び／又は不規則な形状を有することができる。
図９のフローチャートに、本発明のいくつかの実施形態による方法を示す。図９に示すように、この方法は、半導体層１１４内に低ドープ領域１３０を形成するステップを含む（ブロック４１０）。上述したように、低ドープ領域１３０は、半導体層１１４の導電型とは逆の導電型を有する。
この方法は、半導体層１１４内に高ドープ領域１１６を形成するステップをさらに含む（ブロック４２０）。高ドープ領域１１６は、低ドープ領域１３０と同じ導電型を有するが、低ドープ領域１３０よりも高濃度にドープされる。低ドープ領域１３０及び高ドープ領域は、イオン注入を通じて形成することができる。
高ドープ領域１１６上には、第１の金属層２２８をオ−ム接点として形成し（ブロック４３０）、半導体層１１４及び低ドープ領域１３０上には、第２の金属層２３８を形成する（ブロック４４０）。第２の金属層２３８は、半導体層１１４の露出部分１１４Ａとの間にショットキー接点を形成することができる。第２の金属層２３８は、低ドープ領域１３０との間にもショットキー接点を形成することができる。
図１０Ａ及び図１０Ｂに、いくつかの実施形態によるＪＢＳダイオード内のアイランド状低ドープ領域（又はアイランド）３３０を取り囲む空乏領域の拡がりを示す。デバイスに印加される逆電圧が高まるにつれ、低ドープ領域３３０の周囲に空乏領域３４０が形成され始める。基本的に、空乏領域は、ドリフト層１１４内の自由キャリアを押しのけて、印加された逆電圧の電荷を平衡させる。２つの隣接する空乏領域３４０が出くわすと、これらは共に融合して、自由電荷キャリアが枯渇した領域を形成する。
重なった空乏領域を有するようにＪＢＳ領域を設計することにより、ＪＢＳ領域は、導電路をより効果的にピンチオフし、ドリフト層１１４の表面１１４Ａを高まる電界から保護することができる。
空乏領域は、低ドープ領域３３０の周囲の全ての方向に拡がるので、この対称的な空乏化を利用してドープ領域のサイズを縮小することができる。一連の密に詰まったドット又はアイランドは、デバイスの活性領域のサイズに対して最も小さなドープ領域をもたらすことができる。しかしながら、図１０Ｂに示すように、いずれのアイランド３３０からも最も離れた領域３５０は、表面１１４Ａの最も空乏化しそうにない部分であり、従って遮蔽が最も弱くなる可能性がある。
いくつかの実施形態によれば、円形又は六角形のアイランドよりも均一に空乏化でき、従ってドリフト領域１１４の表面１１４Ａをより効果的に遮蔽できる中間形態のアイランドが設けられる。
具体的には、いくつかの実施形態によれば、ＪＢＳダイオード内の長手方向ＪＢＳセグメント４３０を取り囲む空乏領域４４０の拡がりを示す図１１Ａ及び図１１Ｂに示すように、ダイオードのＪＢＳ領域が、重なった長手方向セグメントとして配置された複数の低ドープ領域４３０を含むことができる。図１２は、複数の重なった長手方向ＪＢＳセグメント４３０を含むＪＢＳダイオードの平面図である。
図１１Ａ、図１１Ｂ及び図１２を参照すると、長手方向ＪＢＳセグメント４３０が、ＪＢＳダイオード４００のドリフト層１１４内の低ドープ領域として形成されている。長手方向ＪＢＳセグメント４３０は、対向する長手方向側壁４３０Ａ及び対向する端壁４３０Ｂを含む。長手方向側壁４３０Ａは端壁４３０Ｂよりも長く、これにより長手方向ＪＢＳセグメント４３０は、長手方向側壁４３０Ａの長さを端壁４３０Ｂの長さで除したものとして定義される縦横比が１よりも大きくなる。いくつかの実施形態では、長手方向ＪＢＳセグメント４３０の縦横比を、約２〜１００とすることができる。
具体的には、長手方向側壁４３０Ａは、約１〜１００ミクロンの長さを有することができ、端壁４３０Ｂは、約０．１〜１０ミクロンの長さを有することができる。
長手方向ＪＢＳセグメント４３０は、長手方向に約０．１〜２０ミクロンの距離Ｌだけ離間することができ、横方向に約０．１〜２０ミクロンの距離Ｗだけ離間することができる。いくつかの実施形態では、図１１Ｂに示すように、長手方向距離Ｌを横方向距離Ｗと等しくして、横方向にオフセットされたＪＢＳセグメント４３０から拡がる空乏領域が、長手方向にオフセットされたＪＢＳセグメント４３０からの空乏領域が融合するのとほぼ同じ逆電圧で融合できるようにすることができる。
図１２を参照すると、別の態様では、低ドープ領域４３０が、長手方向（例えば、図１２に示すＸ方向）に延びる複数の列４３２を含む。列４３２の各々は、複数の長手方向に延びるＪＢＳセグメント４３０を含み、各列内の長手方向に延びるＪＢＳセグメント４３２は、図１２の線４３４ａによって示すように、長手方向とは垂直の横方向（例えば、図１２に示すＹ方向）の隣接する列内の長手方向に延びるセグメントに少なくとも部分的に重なることができる。
さらに、図１２に示すように、第１の列４３２内の第１の長手方向に延びるＪＢＳセグメント４３０は、図１２の線４３４ａ、４３４ｂによって示すように、横方向の隣接する列内の２つの長手方向に延びるＪＢＳセグメント４３０に少なくとも部分的に重なることができる。
従って、半導体デバイス４００の活性領域１１０内のドリフト層１１４の表面１１４Ａ上の任意の地点は、長手方向に延びるＪＢＳセグメント４３０の少なくとも１つに対し、少なくとも隣接する列４３２内の長手方向に延びるＪＢＳセグメント４３０のうちの横方向に隣接するＪＢＳセグメント４３０同士の重なった部分間の間隔Ｗの２分の１と同じほど少なくとも近接することができる。さらに、半導体デバイス４００の活性領域１１０内のドリフト層１１４の表面１１４Ａ上の任意の地点は、長手方向に延びるセグメント４３０の少なくとも１つに対し、少なくとも列４３２内の長手方向に延びるＪＢＳセグメント４３０の長手方向に隣接するＪＢＳセグメント４３０間の間隔の２分の１と同じほど少なくとも近接することができる。これにより、デバイス４００は、その活性領域１１０全体にわたってより均一な空乏化特性を有することができる。
図１２には示していないが、ＪＢＳダイオード４００は、図８に示すような１又はそれ以上の高ドープ領域１１６を含むこともできる。
図１３は、図２に示す線（曲線５０２）、図８に示すドット又は円形アイランド（曲線５０４）、及び図１２に示す長手セグメント（曲線５０６）を含む様々なＪＢＳ領域構成の正規化したダイ面積とＪＢＳ領域間の間隔とを対比させたグラフである。図１３では、長手セグメント間の特定の間隔のために必要なダイ面積は、円形アイランドのために必要なダイ面積よりも広いが、線のために必要なダイ面積よりも狭いことが示されている。従って、ＪＢＳ領域として長手セグメントを使用すると、所与の阻止能力のために必要なダイ面積の量を減少させながら、空乏領域をより均一に融合させることができる。
特定の動作順を参照しながら本発明の実施形態について説明したが、当業者であれば理解するように、順序内のいくつかの動作を並べ換えても、本発明の教示から恩恵を受けることができる。従って、本発明を、本明細書で説明した正確な動作順に限定されるものと解釈すべきではない。
図面及び明細書には、本発明の実施形態を開示し、また特定の用語を使用しているが、これらは一般的かつ記述的な意味でのみ使用したものであって限定を目的とするものではなく、本発明の範囲は以下の特許請求の範囲に示す。
１１０ 活性領域
１１４ ドリフト層
１１４Ａ 露出部分
４００ ＪＢＳダイオード
４３０ 長手方向ＪＢＳセグメント
４３２ 列
４３４ａ 線
４３４ｂ 線

Claims (20)

  1. 半導体デバイスであって、
    第１の導電型を有するとともに、前記半導体デバイスの活性領域を定める表面を有する半導体層と、
    前記第１の導電型とは逆の第２の導電型を有するとともに、前記活性領域内に前記半導体層の複数の露出部分を定める、前記活性領域内の複数の離間したドープ領域と、
    を含み、
    前記複数のドープ領域は、複数の長手方向に延びるセグメントを各々が含む長手方向に延びる複数の列を有し、
    第１の列内の前記長手方向に延びるセグメントは、前記長手方向とは垂直の横方向の隣接する列内の前記長手方向に延びるセグメントに少なくとも部分的に重なる、
    ことを特徴とする半導体デバイス。
  2. 前記第１の列内の第１の長手方向に延びるセグメントは、前記横方向の前記隣接する列内の２つの長手方向に延びるセグメントに少なくとも部分的に重なる、
    ことを特徴とする請求項１に記載の半導体デバイス。
  3. 前記第１の列内の前記長手方向に延びるセグメントのうちの長手方向に隣接するセグメント同士は距離Ｌだけ離間し、隣接する列内の前記長手方向に延びるセグメントのうちの横方向に隣接するセグメント同士は距離Ｗだけ離間し、ＬはＷにほぼ等しい、
    ことを特徴とする請求項１に記載の半導体デバイス。
  4. 前記半導体デバイスの前記活性領域内の任意の地点は、前記長手方向に延びるセグメントのうちの少なくとも１つに対し、隣接する列内の前記長手方向に延びるセグメントのうちの横方向に隣接するセグメント同士の重なった部分間の間隔の２分の１と同じほど少なくとも近接する、
    ことを特徴とする請求項１に記載の半導体デバイス。
  5. 前記半導体デバイスの前記活性領域内の任意の地点は、前記長手方向に延びるセグメントのうちの少なくとも１つに対し、列内の前記長手方向に延びるセグメントのうちの長手方向に隣接するセグメント間の間隔の２分の１と同じほど少なくとも近接する、
    ことを特徴とする請求項１に記載の半導体デバイス。
  6. 前記半導体層の前記露出部分及び前記ドープ領域に接触する金属領域をさらに含む、
    ことを特徴とする請求項１に記載の半導体デバイス。
  7. 前記半導体層は、炭化ケイ素半導体層を含む、
    ことを特徴とする請求項６に記載の半導体デバイス。
  8. 前記ドープ領域は、約１×１０17〜約１×１０18ｃｍ-3のドーパント濃度を有するｐ型炭化ケイ素を含む、
    ことを特徴とする請求項７に記載の半導体デバイス。
  9. 前記ドープ領域のドーピング濃度よりも高いドーピング濃度を有する第２のドープ領域を前記半導体層内にさらに含み、前記複数のドープ領域及び前記第２のドープ領域は、前記半導体層の前記表面に位置し、前記複数のドープ領域及び前記第２のドープ領域が占める表面積の、前記ダイオードの前記活性領域の総表面積に対する比率は約０．４未満である、
    ことを特徴とする請求項１に記載の半導体デバイス。
  10. 前記半導体層の露出部分との間にショットキー接合部を形成する金属層を前記半導体層上にさらに含み、前記第２のドープ領域と前記半導体層の間のｐｎ接合部のターンオン電圧は、前記金属層と前記半導体層の前記露出部分との間の前記ショットキー接合部のターンオン電圧よりも高い、
    ことを特徴とする請求項９に記載の半導体デバイス。
  11. 前記ドープ領域は、前記金属層と前記半導体層の前記露出部分との間の前記ショットキー接合部の降伏よりも低い電圧において前記ドープ領域と前記半導体層の間のｐｎ接合部の突き抜けが生じるような厚み及びドーパント濃度を有する、
    ことを特徴とする請求項１０に記載の半導体デバイス。
  12. エッジ終端領域をさらに含み、前記ドープ領域は、前記エッジ終端領域の降伏電圧よりも低い電圧において前記ドープ領域と前記半導体層の間のｐｎ接合部の突き抜けが生じるような厚み及びドーパント濃度を有する、
    ことを特徴とする請求項１に記載の半導体デバイス。
  13. 半導体デバイスの形成方法であって、
    第１の導電型を有する半導体層内に、前記第１の導電型とは逆の第２の導電型を有する複数のドープ領域を設けることにより、前記半導体層及び前記第１のドープ領域がそれぞれのｐｎ接合部を形成するようにするステップを含み、
    前記複数のドープ領域は、複数の長手方向に延びるセグメントを各々が含む長手方向に延びる複数の列を有し、
    第１の列内の前記長手方向に延びるセグメントは、前記長手方向とは垂直の横方向の隣接する列内の前記長手方向に延びるセグメントに少なくとも部分的に重なり、前記方法は、
    前記半導体層上に、該半導体層との間にショットキー接合部を形成するとともに前記ドープ領域に接触する金属層を設けるステップをさらに含む、
    ことを特徴とする方法。
  14. 前記半導体層内に、該半導体層の前記導電型とは逆の導電型を有するとともに、前記ドープ領域のドーパント濃度よりも高いドーパント濃度を有する第２のドープ領域を設けるステップをさらに含み、前記第２のドープ領域と前記半導体層の間の第２のｐｎ接合部は、前記金属層と前記半導体層の間のショットキー接合部のターンオン電圧よりも高い電圧においてオンになるように構成される、
    ことを特徴とする請求項１３に記載の方法。
  15. 前記第１の列内の第１の長手方向に延びるセグメントは、前記横方向の前記隣接する列内の２つの長手方向に延びるセグメントに少なくとも部分的に重なる、
    ことを特徴とする請求項１３に記載の方法。
  16. 前記第１の列内の前記長手方向に延びるセグメントのうちの長手方向に隣接するセグメント同士は距離Ｌだけ離間し、隣接する列内の前記長手方向に延びるセグメントのうちの横方向に隣接するセグメント同士は距離Ｗだけ離間し、ＬはＷにほぼ等しい、
    請求項１３に記載の方法。
  17. 前記半導体層内に、前記ドープ領域のドーピング濃度よりも高いドーピング濃度を有する第２のドープ領域を設けるステップをさらに含む、
    ことを特徴とする請求項１３に記載の方法。
  18. 前記複数のドープ領域及び前記第２のドープ領域は、前記半導体層の前記表面に位置し、前記複数のドープ領域及び前記第２のドープ領域が占める表面積の、前記ダイオードの前記活性領域の総表面積に対する比率は約０．４未満である、
    ことを特徴とする請求項１７に記載の方法。
  19. 前記半導体層は、炭化ケイ素半導体層を含む、
    ことを特徴とする請求項１３に記載の方法。
  20. 前記ドープ領域は、約１×１０17〜約１×１０18ｃｍ-3のドーパント濃度を有するｐ型炭化ケイ素を含む、
    ことを特徴とする請求項１３に記載の方法。
JP2013558045A 2011-03-18 2012-03-06 重なったドープ領域を有するショットキーダイオードを含む半導体デバイス及びその製造方法 Active JP5990204B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/051,606 2011-03-18
US13/051,606 US8432012B2 (en) 2006-08-01 2011-03-18 Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
PCT/US2012/027874 WO2012128934A1 (en) 2011-03-18 2012-03-06 Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same

Publications (2)

Publication Number Publication Date
JP2014512090A true JP2014512090A (ja) 2014-05-19
JP5990204B2 JP5990204B2 (ja) 2016-09-07

Family

ID=46879673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013558045A Active JP5990204B2 (ja) 2011-03-18 2012-03-06 重なったドープ領域を有するショットキーダイオードを含む半導体デバイス及びその製造方法

Country Status (7)

Country Link
US (1) US8432012B2 (ja)
EP (1) EP2686876B1 (ja)
JP (1) JP5990204B2 (ja)
KR (1) KR101675626B1 (ja)
CN (1) CN103443907B (ja)
TW (1) TWI550884B (ja)
WO (1) WO2012128934A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018107399A (ja) * 2016-12-28 2018-07-05 新電元工業株式会社 半導体装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
KR20130049919A (ko) * 2011-11-07 2013-05-15 현대자동차주식회사 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법
JP6029397B2 (ja) * 2012-09-14 2016-11-24 三菱電機株式会社 炭化珪素半導体装置
JP2014236171A (ja) 2013-06-05 2014-12-15 ローム株式会社 半導体装置およびその製造方法
CN104282732B (zh) 2013-07-01 2017-06-27 株式会社东芝 半导体装置
KR20150026531A (ko) 2013-09-03 2015-03-11 삼성전자주식회사 반도체 장치 그 제조 방법
CN204966510U (zh) 2014-06-20 2016-01-13 意法半导体股份有限公司 宽带隙高密度半导体开关器件
JP6347999B2 (ja) * 2014-06-25 2018-06-27 シナプティクス・ジャパン合同会社 ジャンクションバリアショットキーダイオード及びその製造方法
CN104576763B (zh) * 2014-12-31 2017-07-11 杭州士兰集成电路有限公司 一种二极管结构及其制造方法
US9583561B2 (en) * 2015-03-27 2017-02-28 Monolithic Power Systems, Inc. Schottky diodes with mesh style region and associated methods
KR101846879B1 (ko) 2016-07-05 2018-04-09 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
US10510905B2 (en) 2017-07-06 2019-12-17 Cree, Inc. Power Schottky diodes having closely-spaced deep blocking junctions in a heavily-doped drift region
US10957759B2 (en) * 2018-12-21 2021-03-23 General Electric Company Systems and methods for termination in silicon carbide charge balance power devices
CN112216746B (zh) * 2019-07-11 2024-05-14 即思创意股份有限公司 碳化硅半导体器件
CN110534583B (zh) * 2019-08-01 2023-03-28 山东天岳电子科技有限公司 一种肖特基二极管及其制备方法
CN110571282B (zh) * 2019-08-01 2023-04-28 山东天岳电子科技有限公司 一种肖特基二极管及其制造方法
CN111628007B (zh) * 2020-04-29 2023-09-05 株洲中车时代半导体有限公司 功率二极管及其制造方法
CN115621329B (zh) * 2022-12-19 2023-03-28 深圳腾睿微电子科技有限公司 Jbs的元胞结构及对应的碳化硅器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294804A (ja) * 1999-04-07 2000-10-20 Fuji Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP2002246610A (ja) * 2001-02-16 2002-08-30 Sanken Electric Co Ltd 半導体素子
JP2005045212A (ja) * 2003-07-04 2005-02-17 Matsushita Electric Ind Co Ltd ショットキバリアダイオード及びその製造方法
JP2007311822A (ja) * 2007-07-23 2007-11-29 Toshiba Corp ショットキーバリヤダイオード
JP2008042198A (ja) * 2006-08-01 2008-02-21 Cree Inc 半導体デバイス及びその製造方法
JP2010040857A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 半導体装置

Family Cites Families (238)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3439189A (en) 1965-12-28 1969-04-15 Teletype Corp Gated switching circuit comprising parallel combination of latching and shunt switches series-connected with input-output control means
US3629011A (en) 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US3924024A (en) 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
FR2347780A1 (fr) 1976-07-21 1977-11-04 Bicosa Recherches Perfectionnements apportes a un element bistable et circuit interrupteur comportant un tel element bistable
US4242690A (en) 1978-06-06 1980-12-30 General Electric Company High breakdown voltage semiconductor device
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4581542A (en) 1983-11-14 1986-04-08 General Electric Company Driver circuits for emitter switch gate turn-off SCR devices
US4644637A (en) 1983-12-30 1987-02-24 General Electric Company Method of making an insulated-gate semiconductor device with improved shorting region
EP0176778B1 (de) 1984-09-28 1991-01-16 Siemens Aktiengesellschaft Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
US4811065A (en) 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
JPS6449273A (en) 1987-08-19 1989-02-23 Mitsubishi Electric Corp Semiconductor device and its manufacture
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5011549A (en) 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4945394A (en) 1987-10-26 1990-07-31 North Carolina State University Bipolar junction transistor on silicon carbide
JP2680083B2 (ja) 1988-12-06 1997-11-19 富士通株式会社 半導体基板及びその製造方法
JPH02275675A (ja) 1988-12-29 1990-11-09 Fuji Electric Co Ltd Ｍｏｓ型半導体装置
DE59010606D1 (de) 1989-03-29 1997-01-30 Siemens Ag Verfahren zur Herstellung eines planaren pn-Übergangs hoher Spannungsfestigkeit
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US4927772A (en) 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
US5028977A (en) 1989-06-16 1991-07-02 Massachusetts Institute Of Technology Merged bipolar and insulated gate transistors
JP2623850B2 (ja) 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5155289A (en) 1991-07-01 1992-10-13 General Atomics High-voltage solid-state switching devices
US5170455A (en) 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US5242841A (en) 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5629531A (en) 1992-06-05 1997-05-13 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
JP3146694B2 (ja) 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
JPH0799312A (ja) 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
JP2811526B2 (ja) 1993-04-19 1998-10-15 東洋電機製造株式会社 静電誘導ショットキー短絡構造を有する静電誘導型半導体素子
US5371383A (en) 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
US5539217A (en) 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US5479316A (en) 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
JPH0766433A (ja) 1993-08-26 1995-03-10 Hitachi Ltd 半導体整流素子
JPH07122749A (ja) 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
US5510630A (en) 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5396085A (en) 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5385855A (en) 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
US5488236A (en) 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
CN1040814C (zh) 1994-07-20 1998-11-18 电子科技大学 一种用于半导体器件的表面耐压区
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JPH08213607A (ja) 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
US5510281A (en) 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
DE69512021T2 (de) 1995-03-31 2000-05-04 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania DMOS-Anordnung-Struktur und Verfahren zur Herstellung
SE9501310D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US5734180A (en) 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
US6693310B1 (en) 1995-07-19 2004-02-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
KR100199997B1 (ko) 1995-09-06 1999-07-01 오카메 히로무 탄화규소 반도체장치
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
JP4001960B2 (ja) 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) 1996-01-05 2000-10-24 Yale University Water vapor annealing process
US6133587A (en) 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
SE9601174D0 (sv) 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5877045A (en) 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
EP0837508A3 (en) 1996-10-18 1999-01-20 Hitachi, Ltd. Semiconductor device and electric power conversion apparatus therewith
US6028012A (en) 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
JP3225870B2 (ja) 1996-12-05 2001-11-05 トヨタ車体株式会社 ルーフスポイラの取付構造
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
SE9700141D0 (sv) 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US6180958B1 (en) 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
JP3206727B2 (ja) 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
EP0865085A1 (en) 1997-03-11 1998-09-16 STMicroelectronics S.r.l. Insulated gate bipolar transistor with high dynamic ruggedness
JPH10284718A (ja) 1997-04-08 1998-10-23 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
US6121633A (en) 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
US5969378A (en) 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
US6063698A (en) 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
US5877041A (en) 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
DE19832329A1 (de) 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
WO1999009598A1 (de) 1997-08-20 1999-02-25 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
WO1999013512A1 (de) 1997-09-10 1999-03-18 Infineon Technologies Ag Halbleiterbauelement mit einer driftzone
SE9704150D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JP3085272B2 (ja) 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US5960289A (en) 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
JP3616258B2 (ja) 1998-08-28 2005-02-02 株式会社ルネサステクノロジ ショットキーダイオードおよびそれを用いた電力変換器
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
JP2000133633A (ja) 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
JP4186337B2 (ja) 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6048766A (en) 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US6204203B1 (en) 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6239466B1 (en) 1998-12-04 2001-05-29 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
US6190973B1 (en) 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
WO2000042662A1 (de) 1999-01-12 2000-07-20 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleiterbauelement mit mesa-randabschluss
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3943749B2 (ja) 1999-02-26 2007-07-11 株式会社日立製作所 ショットキーバリアダイオード
US6399996B1 (en) 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6448160B1 (en) 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6420225B1 (en) 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6238967B1 (en) 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6137139A (en) 1999-06-03 2000-10-24 Intersil Corporation Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
US6218254B1 (en) 1999-09-22 2001-04-17 Cree Research, Inc. Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
US6329675B2 (en) 1999-08-06 2001-12-11 Cree, Inc. Self-aligned bipolar junction silicon carbide transistors
US6365932B1 (en) 1999-08-20 2002-04-02 Denso Corporation Power MOS transistor
JP3630594B2 (ja) 1999-09-14 2005-03-16 株式会社日立製作所 ＳｉＣショットキーダイオード
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
DE50009436D1 (de) 1999-09-22 2005-03-10 Siced Elect Dev Gmbh & Co Kg SiC-Halbleitervorrichtung mit einem Schottky-Kontakt und Verfahren zu deren Herstellung
US6373076B1 (en) 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
US6303508B1 (en) 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US7186609B2 (en) 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
US6703642B1 (en) 2000-02-08 2004-03-09 The United States Of America As Represented By The Secretary Of The Army Silicon carbide (SiC) gate turn-off (GTO) thyristor structure for higher turn-off gain and larger voltage blocking when in the off-state
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6429041B1 (en) 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
JP3881840B2 (ja) 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3940560B2 (ja) 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
DE10214150B4 (de) 2001-03-30 2009-06-18 Denso Corporation, Kariya Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
JP4892787B2 (ja) 2001-04-09 2012-03-07 株式会社デンソー ショットキーダイオード及びその製造方法
JP2002314098A (ja) * 2001-04-13 2002-10-25 Sanken Electric Co Ltd 半導体装置
US6524900B2 (en) 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20030025175A1 (en) 2001-07-27 2003-02-06 Sanyo Electric Company, Ltd. Schottky barrier diode
JP4026339B2 (ja) 2001-09-06 2007-12-26 豊田合成株式会社 ＳｉＣ用電極及びその製造方法
JP3559971B2 (ja) 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
US7183575B2 (en) 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
SE525574C2 (sv) 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
US7132321B2 (en) 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
DE10259373B4 (de) 2002-12-18 2012-03-22 Infineon Technologies Ag Überstromfeste Schottkydiode mit niedrigem Sperrstrom
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
JP2004247545A (ja) 2003-02-14 2004-09-02 Nissan Motor Co Ltd 半導体装置及びその製造方法
WO2004079789A2 (en) 2003-03-05 2004-09-16 Rensselaer Polytechnic Institute Interstage isolation in darlington transistors
CN1532943B (zh) 2003-03-18 2011-11-23 松下电器产业株式会社 碳化硅半导体器件及其制造方法
KR100900562B1 (ko) 2003-03-24 2009-06-02 페어차일드코리아반도체 주식회사 향상된 ｕｉｓ 내성을 갖는 모스 게이트형 트랜지스터
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US20050012143A1 (en) 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
US7138668B2 (en) 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7018554B2 (en) 2003-09-22 2006-03-28 Cree, Inc. Method to reduce stacking fault nucleation sites and reduce forward voltage drift in bipolar devices
US7291529B2 (en) 2003-11-12 2007-11-06 Cree, Inc. Methods of processing semiconductor wafer backsides having light emitting devices (LEDs) thereon
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7005333B2 (en) 2003-12-30 2006-02-28 Infineon Technologies Ag Transistor with silicon and carbon layer in the channel region
WO2005065385A2 (en) * 2003-12-30 2005-07-21 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7407837B2 (en) 2004-01-27 2008-08-05 Fuji Electric Holdings Co., Ltd. Method of manufacturing silicon carbide semiconductor device
JP2005303027A (ja) 2004-04-13 2005-10-27 Nissan Motor Co Ltd 半導体装置
DE102005017814B4 (de) 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
US7071518B2 (en) 2004-05-28 2006-07-04 Freescale Semiconductor, Inc. Schottky device
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
EP1619276B1 (en) 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
US20060211210A1 (en) 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
JP4777630B2 (ja) 2004-09-21 2011-09-21 株式会社日立製作所 半導体装置
JP3914226B2 (ja) 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
JP4954463B2 (ja) 2004-10-22 2012-06-13 三菱電機株式会社 ショットキーバリアダイオード
JP4899405B2 (ja) 2004-11-08 2012-03-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7304363B1 (en) 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
US7247550B2 (en) 2005-02-08 2007-07-24 Teledyne Licensing, Llc Silicon carbide-based device contact and contact fabrication method
US7737522B2 (en) 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US7679223B2 (en) 2005-05-13 2010-03-16 Cree, Inc. Optically triggered wide bandgap bipolar power switching devices and circuits
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US20060267021A1 (en) 2005-05-27 2006-11-30 General Electric Company Power devices and methods of manufacture
JP4777699B2 (ja) 2005-06-13 2011-09-21 本田技研工業株式会社 バイポーラ型半導体装置およびその製造方法
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US7304334B2 (en) 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
WO2007035333A1 (en) 2005-09-16 2007-03-29 Cree, Inc. Methods of processing semiconductor wafers having silicon carbide power devices thereon
JP2007103784A (ja) 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP5560519B2 (ja) 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法
JP2007287782A (ja) 2006-04-13 2007-11-01 Hitachi Ltd メサ型バイポーラトランジスタ
US7372087B2 (en) 2006-06-01 2008-05-13 Northrop Grumman Corporation Semiconductor structure for use in a static induction transistor having improved gate-to-drain breakdown voltage
WO2008005092A2 (en) 2006-06-29 2008-01-10 Cree, Inc. Silicon carbide switching devices including p-type channels and methods of forming the same
JP5645404B2 (ja) 2006-08-17 2014-12-24 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 高電力絶縁ゲート・バイポーラ・トランジスタ
US7598567B2 (en) 2006-11-03 2009-10-06 Cree, Inc. Power switching semiconductor devices including rectifying junction-shunts
US8384181B2 (en) 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5090043B2 (ja) * 2007-03-30 2012-12-05 オンセミコンダクター・トレーディング・リミテッド ダイオード
JP4356767B2 (ja) 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4375439B2 (ja) 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8866150B2 (en) 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
JP4539684B2 (ja) 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7687825B2 (en) 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
CN101855726B (zh) 2007-11-09 2015-09-16 克里公司 具有台面结构及包含台面台阶的缓冲层的功率半导体器件
JP2009141062A (ja) * 2007-12-05 2009-06-25 Panasonic Corp 半導体装置及びその製造方法
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
US9640609B2 (en) 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
US7842590B2 (en) 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8097919B2 (en) 2008-08-11 2012-01-17 Cree, Inc. Mesa termination structures for power semiconductor devices including mesa step buffers
JP5370985B2 (ja) * 2008-09-22 2013-12-18 日本インター株式会社 Ｊｂｓの製造方法
US8536582B2 (en) 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US8497552B2 (en) 2008-12-01 2013-07-30 Cree, Inc. Semiconductor devices with current shifting regions and related methods
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294804A (ja) * 1999-04-07 2000-10-20 Fuji Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
JP2002246610A (ja) * 2001-02-16 2002-08-30 Sanken Electric Co Ltd 半導体素子
JP2005045212A (ja) * 2003-07-04 2005-02-17 Matsushita Electric Ind Co Ltd ショットキバリアダイオード及びその製造方法
JP2008042198A (ja) * 2006-08-01 2008-02-21 Cree Inc 半導体デバイス及びその製造方法
JP2007311822A (ja) * 2007-07-23 2007-11-29 Toshiba Corp ショットキーバリヤダイオード
JP2010040857A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018107399A (ja) * 2016-12-28 2018-07-05 新電元工業株式会社 半導体装置

Also Published As

Publication number Publication date
TW201244115A (en) 2012-11-01
JP5990204B2 (ja) 2016-09-07
KR101675626B1 (ko) 2016-11-11
WO2012128934A1 (en) 2012-09-27
EP2686876A1 (en) 2014-01-22
EP2686876A4 (en) 2014-09-17
TWI550884B (zh) 2016-09-21
CN103443907B (zh) 2017-06-09
US8432012B2 (en) 2013-04-30
CN103443907A (zh) 2013-12-11
EP2686876B1 (en) 2019-07-31
KR20140015412A (ko) 2014-02-06
US20110248285A1 (en) 2011-10-13

Similar Documents

Publication Publication Date Title
JP5990204B2 (ja) 重なったドープ領域を有するショットキーダイオードを含む半導体デバイス及びその製造方法
US8330244B2 (en) Semiconductor devices including Schottky diodes having doped regions arranged as islands and methods of fabricating same
JP6203703B2 (ja) ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法
EP2816608B1 (en) Junction barrier schottky diodes with current surge capability
JP5452914B2 (ja) 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード
US9318623B2 (en) Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US9466674B2 (en) Semiconductor devices with non-implanted barrier regions and methods of fabricating same
EP2710635B1 (en) Sic devices with high blocking voltage terminated by a negative bevel

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150305

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160519

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160812

R150 Certificate of patent or registration of utility model

Ref document number: 5990204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250