JP2005045212A - ショットキバリアダイオード及びその製造方法 - Google Patents

Abstract

【課題】ショットキバリアダイオードの逆方向リーク電流を抑えつつ、従来のものより順方向電圧Ｖｆ及び電気容量を小さくすることを目的とする。
【解決手段】アクセプタが高濃度のｐ型Ｓｉである埋込層１３ｂを、アノード電極１４に接触することなく、ドナーが低濃度のｎ型Ｓｉであるｎエピタキシャル層１１内部に埋め込み形成し、アクセプタが高濃度のｐ型Ｓｉであるガードリング層１２を、アノード電極１４と接触し、且つ埋込層１３ｂに接触することなく取り囲むようにｎエピタキシャル層１１内部に形成する。
【選択図】 図２

Description

本発明は、ショットキバリアダイオード（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）に関し、特に逆方向のリーク電流を抑えつつ、順方向電圧Ｖｆ及び電気容量を小さくした低損失ショットキバリアダイオードに関する。

近年、電子製品の省電力化及び高速化を図るために、整流素子としてショットキバリアダイオードが多用されている。ショットキバリアダイオードは、一般的なＰＮ接合ダイオードより（ａ）順方向電圧Ｖｆが小さい、（ｂ）電気容量が小さい、といった特性を持つ。
ショットキバリアダイオードの順方向電圧Ｖｆは、ショットキ接合障壁を低くすればする程、小さくすることができるが、ショットキ接合障壁が低くなると今度は逆バイアス印加時に逆方向に流れる電流、いわゆるリーク電流が増大するという問題が生じる。

係る問題を解決するべくなされた発明の一つとして、下記の特許文献に開示されているショットキバリアダイオード（以下、先行ショットキバリアダイオードと称する。）が挙げられる。
先行ショットキバリアダイオードは、第一導電型半導体層の表面にショットキ接合を形成する金属のアノード電極を配置し、第一導電型半導体層の裏面側にオーミックなカソード電極を設けたショットキバリアダイオードにおいて、第一導電型半導体層内部に第二導電型半導体層を、逆バイアス印加時に空乏層が連続するような間隔で形成して埋め込み、その第二導電型半導体層（以下、埋込層と呼ぶ。）をショットキ接合したアノード電極と同電位としたことを特徴とする。

上記構成によると、第一導電型半導体層内部に埋め込まれた埋込層をアノード電極と同電位にしているため、逆バイアスが印加されると、埋込層と第一導電型半導体層との境界部分に形成される空乏層が広がり、この空乏層の広がりによってリーク電流を抑える働きをする。
特開平１１−３３０４９８号公報

しかしながら、第一導電型半導体層に埋込層を埋め込むことにより、順方向電圧印加時にショットキ接合障壁を超えて移動するキャリアの通過面積が縮小されるため、これが抵抗成分となって、先行ショットキバリアダイオードの順方向電圧Ｖｆを大きくする原因になる。
また、アノード電極と同電位の埋込層とカソード電極と同電位の第一導電型半導体層との境界部分に形成される空乏層の電気容量が、スイッチング動作の高速性を低下させる原因となる。

本発明は、逆方向のリーク電流を抑えつつ、上述の先行ショットキバリアダイオードより順方向電圧Ｖｆ及び電気容量を小さくしたショットキバリアダイオード及び当該ショットキバリアダイオードの製造方法を提供することを目的とする。

上記目的を達成するために本発明に係るショットキバリアダイオードは、第一導電型半導体層の表面に金属層である第一電極をショットキ接合し、当該第一導電型半導体層の裏面に第二電極をオーミック接合したショットキバリアダイオードにおいて、第一導電型半導体層とキャリアが異なる第二導電型の埋込層が、第一電極に接触することなく第一導電型半導体層内部に埋め込み形成され、第二導電型のガードリング層が、第一電極と接触し、且つ埋込層に接触することなく取り囲むように第一導電型半導体層内部に形成されていることを特徴としている。

また、本発明に係るショットキバリアダイオードの製造方法は、第一導電型半導体層の表面に金属層である第一電極をショットキ接合し、当該第一導電型半導体層の裏面に第二電極をオーミック接合したショットキバリアダイオードの製造方法において、第一導電型半導体層とキャリアが異なる第二導電型のガードリング層を、第一導電型半導体層の表面に一部を露呈させて、第一導電型半導体層内に環状に形成するガードリング層形成工程と、第二導電型の埋込層を、ガードリング層に接触することなく、ガードリング層の内側の第一導電型半導体層内に埋め込み形成する埋込層形成工程と、 前記ガードリング層の露呈部分と接するように前記第一電極を形成する第一電極形成工程とを含むことを特徴としている。

ここで、前記埋込層形成工程において、前記埋込層と共に、第二導電型の第二埋込層を、前記ガードリング層の環状と接触させて、埋込層を取り囲むように形成するとしてもよい。

上記構成のショットキバリアダイオードは、ガードリング層の内側に、ガードリング層と接触せずに、埋込層が形成されているので、上述の先行ショットキバリアダイオードより埋込層の面積を縮小することができる。すなわち、抵抗成分が抑えられるので、先行ショットキバリアダイオードより順方向電圧Ｖｆが小さくなる。
また、埋込層がガードリング層と接触していないため、第一電極と同電位となる第二導電型の半導体層の面積が縮小されるので、電極間の電気容量を小さくすることができる。

更に、逆バイアス印加時に第一電極と同電位となるガードリング層と、第一導電型半導体層との境界部分から空乏層が広がり、埋込層と第一導電型半導体層との境界部分に形成された空乏層と接触することで、ガードリング層の内側が空乏層で満たされるので、逆バイアス印加によるキャリアの移動を空乏層で阻止することができる。すなわち、リーク電流を抑えることができる。

ここで、前記埋込層は、複数の島状部材から成るものとしてもよいし、各島状部材は、長尺状であって、その長手方向に直交する方向に実質的に等間隔に並んでいるとしてもよい。
この構成により、埋込層の面積を更に縮小することができる。
更に、前記第一導電型半導体層は、不純物が高濃度のサブストレートと不純物が低濃度のエピタキシャル層から成り、前記ガードリング層及び前記埋込層は不純物が高濃度の第二導電型半導体であって、エピタキシャル層内部に形成されているとしてもよい。

この構成により、不純物が低濃度のエピタキシャル層の＋イオンによる空乏層の広がり幅を大きくすることができる。
また、上記目的を達成するために本発明に係るショットキバリアダイオードは、第一導電型半導体層の表面に金属層である第一電極をショットキ接合し、当該第一導電型半導体層の裏面に第二電極をオーミック接合したショットキバリアダイオードにおいて、第一導電型半導体層とキャリアが異なる第二導電型の第一埋込層が、第一電極に接触することなく第一導電型半導体層内部に埋め込み形成され、第二導電型の第二埋込層が、第一電極及び第一埋込層に接触することなく、第一埋込層を取り囲むように第一導電型半導体層内部に埋め込み形成され、第二導電型のガードリング層が、第一電極及び第二埋込層と接触し、且つ第二埋込層を取り囲むように第一導電型半導体層内部に形成されていることを特徴としている。

係る構成のショットキバリアダイオードは、ガードリング層及び第二埋込層の内側に、ガードリング層及び第二埋込層と接触せずに、第一埋込層が形成されているので、上述の先行ショットキバリアダイオードより埋込層の面積を縮小することができる。すなわち、抵抗成分が抑えられるので、先行ショットキバリアダイオードより順方向電圧Ｖｆが小さくなる。

また、第一埋込層がガードリング層と接触していないため、第一電極と同電位となる第二導電型の半導体層の面積が縮小されるので、電極間の電気容量を小さくすることができる。
更に、逆バイアス印加時に第一電極と同電位となるガードリング層及び第二埋込層と、第一導電型半導体層との境界部分から空乏層が広がり、第一埋込層と第一導電型半導体層との境界部分に形成された空乏層と接触することで、ガードリング層の内側が空乏層で満たされるので、逆バイアス印加によるキャリアの移動を空乏層で阻止することができる。すなわち、リーク電流を抑えることができる。

ここで、前記第一埋込層は、複数の島状部材から成り、前記第二埋込層は、環状に形成されているとしてもよいし、各島状部材は、長尺状であって、その長手方向に直交する方向に実質的に等間隔に並んでいるとしてもよい。
この構成により、埋込層の面積を更に縮小することができる。
また、前記第一導電型半導体層は、不純物が高濃度のサブストレートと不純物が低濃度のエピタキシャル層から成り、前記ガードリング層、前記第一埋込層及び前記第二埋込層は不純物が高濃度の第二導電型半導体であって、エピタキシャル層内部に形成されているとしてもよい。

この構成により、不純物が低濃度のエピタキシャル層の＋イオンによる空乏層の広がり幅を大きくすることができる。

以下、本発明の一実施形態について、図面を用いて説明する。
なお、各図面において同一部分を示す場合は、共通の番号を付している。
＜構造＞
図１は、本発明に係るショットキバリアダイオードをアノード電極側から見た平面図であり、図２は、図１に示すＸ−Ｘ’線に沿ってショットキバリアダイオードを垂直に切断した場合の断面斜視図である。

図１及び図２に示すショットキバリアダイオード１は、カソード電極１５、ｎ＋サブストレート１０、ｎエピタキシャル層１１、ガードリング層１２、埋込層１３ａ、埋込層１３ｂ及びアノード電極１４で構成される。
ｎ＋サブストレート１０は、ドナーが高濃度のｎ型Ｓｉ（シリコン）であり、ｎエピタキシャル層１１は、ｎ＋サブストレート１０上に成長析出されたドナーが低濃度のｎ型Ｓｉ（シリコン）である。

ｎエピタキシャル層１１内部には、環状のガードリング層１２、埋込層１３ａ及び埋込層１３ｂが形成されている。また、ｎエピタキシャル層１１の上表面に、Ｔｉ（チタン）及びＡｇ（銀）から成るアノード電極１４がショットキ接合され、ｎ＋サブストレート１０の下面に、Ａｇから成るカソード電極１５がオーミック接合されている。
ガードリング層１２は、アクセプタが高濃度のｐ型Ｓｉであり、アノード電極１４とｎエピタキシャル層１１とのショットキ接合面のうち電流密度が高くなりやすいコーナー部分の保護、及び逆方向特性の劣化抑制を目的として環状に形成される。また、ガードリング層１２は、アノード電極１４と接しているため、アノード電極１４と同電位である。

埋込層１３ａ及び埋込層１３ｂは、アクセプタが高濃度のｐ型Ｓｉであり、その平面形状は、図１において点線で表している。
図３は、図１において点線で描いた埋込層１３ａ及び埋込層１３ｂの平面形状を明確に表した図である。
図３に示すように埋込層１３ａは環状に形成されている。キャリアは、この環状の内側を層に対して垂直方向に移動する。また、図２に示すように埋込層１３ａは、アノード電極１４とは接していないが、ガードリング層１２と接しているためアノード電極１４と同電位である。

埋込層１３ｂは、図３に示すように複数の島状部材から成り、埋込層１３ａの環の内側に形成されている。埋込層１３ｂの各島状部材は、長尺形状であり、その長手方向に直交する方向に概略等間隔に並んでいる。
また、埋込層１３ｂは、ガードリング層１２及びアノード電極１４と接していないので、アノード電極１４と同電位ではない。

埋込層１３ａと埋込層１３ｂの間隔は、逆バイアス印加時にＰＮ接合部分から広がる空乏層の広がり幅、ショットキバリアダイオード１の耐圧構造及びコンダクタンスに応じて決定される。
＜逆バイアス印加時の作用＞
ここで、逆バイアス印加時にショットキバリアダイオード１のＰＮ接合部分に形成される空乏層の広がりについて詳しく説明する。

図４は、逆バイアス印加時にショットキバリアダイオード１のｎエピタキシャル層１１に広がった＋イオンの空乏層１１１を説明するための図である。
図示していないが、ガードリング層１２及び埋込層１３ａ内部においても同様に−イオンの空乏層が広がっている。
空乏層は、電気的中性の条件から、不純物が高濃度のガードリング層１２及び埋込層１３ａより不純物が低濃度のｎエピタキシャル層１１の方が広がりやすく、逆バイアスの高まりに応じて空乏層１１１は更に広がりが増すことになる。

やがて、広がった空乏層１１１は、埋込層１３ｂとｎエピタキシャル層１１の境界部分に形成される空乏層と連続し、図５に示すように、埋込層１３ａの内側のｎエピタキシャル層１１は空乏層１１１で埋め尽くされる。これにより、逆バイアス印加時のキャリアの移動を阻止することができる。すなわち、逆方向のリーク電流を抑えることができる。
＜先行技術との対比＞
ここで、本発明に係るショットキバリアダイオード１の特徴である、埋込層１３ａ及び埋込層１３ｂの平面形状の比較対象として、従来技術として挙げた特許公開公報（平１１−３３０４９８号）に開示されている先行ショットキバリアダイオードの埋込層の平面形状を説明する。

図１７は、先行ショットキバリアダイオードの埋込層の平面形状を示す図である。
同図に示すように、先行ショットキバリアダイオードの埋込層１００は、本発明のショットキバリアダイオード１の埋込層１３ａ及び埋込層１３ｂのように分離されておらず一体となっており、埋込層１００全体が、アノード電極と同電位となる構造になっている。
一方、本発明のショットキバリアダイオード１は、埋込層１３ｂは、埋込層１３ａ及びガードリング層１２と完全に分離されて形成されているので、先行ショットキバリアダイオードの埋込層１００より、層面積を小さくすることができる。すなわち、抵抗成分が抑えられるので、先行ショットキバリアダイオードより順方向電圧Ｖｆを小さくすることができる。

また、アノード電極１４と同電位となるのはガードリング層１２及びガードリング層１２と接している埋込層１３ａのみであるので、ｎエピタキシャル層１１内部におけるＰＮ接合面積は先行ショットキバリアダイオードより縮小することができる。すなわち、ＰＮ接合部分に形成される空乏層が縮小されるので電極間の電気容量が小さくなる。
＜ショットキバリアダイオードの製造方法＞
次に、上述したショットキバリアダイオード１の製造方法について説明する。

図６〜図１２は、ショットキバリアダイオード１の製造工程を順に説明するための、各製造工程におけるショットキバリアダイオード１の一部断面図である。
まず、図６に示すように、ｎエピタキシャル層１１上に熱酸化によりシリコン酸化膜２０を形成し、その上にレジスト２１を塗布し、フォトリソグラフィ技術によってレジスト２１をパターンニングする。その後、シリコン酸化膜２０をフッ酸を用いてエッチングし、開口部２２を形成する。

開口部２２の形成後レジスト２１を除去し、形成された開口部２２にガードリング層１２を形成するための不純物としてホウ素イオン２３を注入する（図７）。
注入されたホウ素イオン２３の活性化、及びガードリング層１２としての機能を果たす深さまでホウ素イオン２３を拡散させるために、２０分間１１５０℃の熱処理を行なう。こうして、ガードリング層１２が形成される（図８）。

続いて、再びレジスト２５をシリコン酸化膜２０上に塗布し、フォトリソグラフィ技術によってレジスト２５をパターンニングする（図９）。
そして、埋込層１３ａ及び埋込層１３ｂを形成するホウ素イオン２７を注入する（図１０）。このときのホウ素イオンの注入条件は、加速電圧１２５０ｋｅＶ、ドーズ量１×１０＾１７ｃｍ＾２である。

その後、レジスト２５を除去し、注入されたホウ素イオン２７を活性化させるために、３０分間、９００℃の熱処理を行う（図１１）。
埋込層１３ａ及び埋込層１３ｂを同時に形成することで、埋込層１３ａと埋込層１３ｂとの間隔の精度を高めることができる。
最後に、ＴｉとＡｇをｎエピタキシャル層１１上に蒸着させ、アノード電極１４を形成し、ｎ＋サブストレート１０の裏面にＡｇを蒸着させてカソード電極１５を形成する（図１２）。
＜補足＞
以上、本発明の一実施形態であるショットキバリアダイオードとその製造方法について説明したが、本発明の思想に逸脱しない限り適宜変更可能である。すなわち、
（１）本実施形態において、ショットキバリアダイオード１は埋込層１３ａと埋込層１３ｂを両方有しているものとして説明したが、本発明は、埋込層１３ａを形成せずに、埋込層１３ｂのみを有するものであってもよい。
（２）本実施の形態では、ショットキバリアダイオード１を構成する半導体としてＳｉを用いたが、ＳｉＣやＧａＡｓ等の化合物半導体を用いてもよい。また、ｎ＋サブストレートの代わりに、ｐ＋サブストレートを用いてもよく、この場合、ガードリング層及び埋込層は、不純物濃度が濃いｎ型の半導体を用いればよい。
（３）本実施の形態では、ショットキ接合したアノード電極１４として、Ｔｉ及びＡｇを用いていたが、１種類の金属であってもよい。Ｔｉ及びＡｇ以外に好適な金属として、Ｖ（バナジウム）、Ｍｏ（モリブデン）、Ｌｉ（リチウム）、Ｐｂ（鉛）、Ｎｉ（ニッケル）、Ａｌ（アルミニウム）等がある。また、オーミック接合したカソード電極１５として、Ａｇを用いていたが、サブストレートとオーミック接合可能な材料であればどのようなものであってもよい。
（４）本発明は、本実施の形態で説明した図３に示す埋込層１３ｂの形状に限定されたものではなく、例えば、図１３〜図１６にそれぞれ示した形状のものであってもよい。

図１３に示す埋込層１３１は、図３に示す埋込層１３ｂの各島状部材のうち、中央に位置する島状部材と、両端に位置する島状部材の３つを等間隔に５分割され、残りの２つについても２分割されている。
図１４に示す埋込層１３２は、図３に示す埋込層１３ｂの各島状部材のうち、中央に位置する島状部材と、両端に位置する島状部材の３つを等間隔に５分割され、残りの２つについてはそのままである。

図１５に示す埋込層１３３は、中央に位置する１つ四角形状部材を２重に取り囲む２つの環状部材とから成る。
図１６に示す埋込層１３４は、渦巻き形状となっている。渦巻き方向は、図に示すように右巻きの他、左巻きであってもよいし、複数の渦巻きを組み合わせたものであってもよい。
（５）本発明に係るショットキバリアダイオードの製造方法において、ガードリング層及び埋込層は、イオン注入方法で形成したが、固相拡散方法を用いて形成してもよい。

逆方向のリーク電流を抑えつつ、順方向電圧Ｖｆ及び電気容量を小さくすることを実現した本発明に係るショットキバリアダイオードは、省電力化及び高速化が求められている電子製品の整流素子部品として大変有用である。

本発明に係るショットキバリアダイオード１をアノード電極側から見た平面図である。 図１に示すＸ−Ｘ’線に沿ってショットキバリアダイオード１を垂直に切断した場合の断面斜視図である。 埋込層１３ａ及び埋込層１３ｂの平面形状を表した図である。 逆バイアス印加時にｎエピタキシャル層１１に広がる空乏層１１１を説明するための平面図である。 逆バイアス印加時に埋込層１３ａの内側のｎエピタキシャル層１１全体に広がった空乏層１１１を説明するための平面図である。 製造途中のショットキバリアダイオード１の一部断面図である。 製造途中のショットキバリアダイオード１の一部断面図である。 製造途中のショットキバリアダイオード１の一部断面図である。 製造途中のショットキバリアダイオード１の一部断面図である。 製造途中のショットキバリアダイオード１の一部断面図である。 製造途中のショットキバリアダイオード１の一部断面図である。 製造途中のショットキバリアダイオード１の一部断面図である。 変形例１の埋込層１３１及び埋込層１３ｂの平面形状を表した図である。 変形例２の埋込層１３２及び埋込層１３ｂの平面形状を表した図である。 変形例３の埋込層１３３及び埋込層１３ｂの平面形状を表した図である。 変形例４の埋込層１３４及び埋込層１３ｂの平面形状を表した図である。 先行ショットキバリアダイオードの埋込層１００の平面形状を表した図である。

符号の説明

１ ショットキバリアダイオード
１０ ｎ＋サブストレート
１１ ｎエピタキシャル層
１２ ガードリング層
１３ａ、１３ｂ、１００、１３１〜１３４ 埋込層
１４ アノード電極
１５ カソード電極

Claims (13)

1. 第一導電型半導体層の表面に金属層である第一電極をショットキ接合し、当該第一導電型半導体層の裏面に第二電極をオーミック接合したショットキバリアダイオードにおいて、
   第一導電型半導体層とキャリアが異なる第二導電型の埋込層が、第一電極に接触することなく第一導電型半導体層内部に埋め込み形成され、
   第二導電型のガードリング層が、第一電極と接触し、且つ埋込層に接触することなく取り囲むように第一導電型半導体層内部に形成されている
   ことを特徴とするショットキバリアダイオード。
2. 前記ガードリング層と前記第一導電型半導体層との境界部分である第一境界部分及び前記埋込層と第一導電型半導体層との境界部分である第二境界部分にはそれぞれ空乏層が形成され、
   逆バイアス印加時に第一境界部分に形成された空乏層と第二境界部分に形成された空乏層とが連続する
   ことを特徴とする請求項１に記載のショットキバリアダイオード。
3. 前記埋込層は、複数の島状部材から成ることを特徴とする請求項２に記載のショットキバリアダイオード。
4. 前記各島状部材は、長尺状であって、その長手方向に直交する方向に実質的に等間隔に並んでいることを特徴とする請求項３に記載のショットキバリアダイオード。
5. 前記第一導電型半導体層は、不純物が高濃度のサブストレートと不純物が低濃度のエピタキシャル層から成り、
   前記ガードリング層及び前記埋込層は不純物が高濃度の第二導電型半導体であって、エピタキシャル層内部に形成されている
   ことを特徴とする請求項４に記載のショットキバリアダイオード。
6. 前記第一導電型はｎ型であり、前記第二導電型はｐ型であることを特徴とする請求項４に記載のショットキバリアダイオード。
7. 第一導電型半導体層の表面に金属層である第一電極をショットキ接合し、当該第一導電型半導体層の裏面に第二電極をオーミック接合したショットキバリアダイオードにおいて、
   第一導電型半導体層とキャリアが異なる第二導電型の第一埋込層が、第一電極に接触することなく第一導電型半導体層内部に埋め込み形成され、第二導電型の第二埋込層が、第一電極及び第一埋込層に接触することなく、第一埋込層を取り囲むように第一導電型半導体層内部に埋め込み形成され、第二導電型のガードリング層が、第一電極及び第二埋込層と接触し、且つ第二埋込層を取り囲むように第一導電型半導体層内部に形成されている
   ことを特徴とするショットキバリアダイオード。
8. 前記第一埋込層は、複数の島状部材から成り、前記第二埋込層は、環状に形成されていることを特徴とする請求項７に記載のショットキバリアダイオード。。
9. 前記各島状部材は、長尺状であって、その長手方向に直交する方向に実質的に等間隔に並んでいることを特徴とする請求項８に記載のショットキバリアダイオード。
10. 前記第一導電型半導体層は、不純物が高濃度のサブストレートと不純物が低濃度のエピタキシャル層から成り、
    前記ガードリング層、前記第一埋込層及び前記第二埋込層は不純物が高濃度の第二導電型半導体であって、エピタキシャル層内部に形成されている
    ことを特徴とする請求項９に記載のショットキバリアダイオード。
11. 前記第一導電型はｎ型であり、前記第二導電型はｐ型であることを特徴とする請求項１０に記載のショットキバリアダイオード。
12. 第一導電型半導体層の表面に金属層である第一電極をショットキ接合し、当該第一導電型半導体層の裏面に第二電極をオーミック接合したショットキバリアダイオードの製造方法において、
    第一導電型半導体層とキャリアが異なる第二導電型のガードリング層を、第一導電型半導体層の表面に一部を露呈させて、第一導電型半導体層内に環状に形成するガードリング層形成工程と、
    第二導電型の埋込層を、ガードリング層に接触することなく、ガードリング層の内側の第一導電型半導体層内に埋め込み形成する埋込層形成工程と、
    前記ガードリング層の露呈部分と接するように前記第一電極を形成する第一電極形成工程とを含む
    ことを特徴とするショットキバリアダイオードの製造方法。
13. 前記埋込層形成工程において、前記埋込層と共に、第二導電型の第二埋込層を、前記ガードリング層の環状と接触させて、埋込層を取り囲むように形成することを特徴とする請求項１２に記載のショットキバリアダイオードの製造方法。

Images