JP6065335B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6065335B2 JP6065335B2 JP2015111720A JP2015111720A JP6065335B2 JP 6065335 B2 JP6065335 B2 JP 6065335B2 JP 2015111720 A JP2015111720 A JP 2015111720A JP 2015111720 A JP2015111720 A JP 2015111720A JP 6065335 B2 JP6065335 B2 JP 6065335B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- source
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 109
- 230000015556 catabolic process Effects 0.000 claims description 162
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 85
- 229920005591 polysilicon Polymers 0.000 claims description 80
- 239000012535 impurity Substances 0.000 claims description 70
- 230000004888 barrier function Effects 0.000 claims description 39
- 239000011159 matrix material Substances 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000000638 solvent extraction Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 404
- 108091006146 Channels Proteins 0.000 description 179
- 210000004027 cell Anatomy 0.000 description 169
- 239000000758 substrate Substances 0.000 description 46
- 229910052751 metal Inorganic materials 0.000 description 41
- 239000002184 metal Substances 0.000 description 41
- 230000005684 electric field Effects 0.000 description 32
- 239000010936 titanium Substances 0.000 description 30
- 239000011229 interlayer Substances 0.000 description 28
- 239000000463 material Substances 0.000 description 27
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 27
- 229910010271 silicon carbide Inorganic materials 0.000 description 27
- 238000010586 diagram Methods 0.000 description 22
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 15
- 239000007789 gas Substances 0.000 description 15
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 239000010931 gold Substances 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 12
- 239000013078 crystal Substances 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 9
- 239000002344 surface layer Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910018503 SF6 Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000010944 silver (metal) Substances 0.000 description 3
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000010248 power generation Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 210000002777 columnar cell Anatomy 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/086—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
SiCパワーデバイスは、たとえば、モータ制御システム、電力変換システムなどに組み込まれる各種インバータ回路のスイッチング素子として利用される。
具体的には、デバイスに内在するp型チャネル領域とn型ドレイン領域とのpn接合による寄生ダイオード(ボディダイオード)の整流作用により、逆起電力に起因する電流を還流電流としてモータコイルに流すことで、高い逆起電力がスイッチング素子に印加されることを防止している。
本発明の目的は、オン抵抗の上昇を抑制することができ、さらに耐圧を向上させることができる半導体装置を提供することである。
このような場合に、障壁形成層とドレイン領域との接合部に優先的に電流が流れ、ボディダイオードに流れる電流を少なくするか、またはなくすことができる。こうして半導体装置を流れた電流は、たとえば、還流電流として負荷に流すことができる。
具体的には、半導体装置がオフの状態(つまり、ゲート電圧が0Vの状態)において、ソース領域と、ドレインとして機能するドレイン領域との間(ソース−ドレイン間)にドレイン領域が(+)側となる電圧が印加されると、ゲート電極とドレイン領域との間に介在するゲート絶縁膜に電界がかかる。この電界は、ゲート電極とドレイン領域との電位差に起因して生じるものである。そして、ゲートトレンチの底部においては、ゲート電極を基準(0V)として非常に高い電位の等電位面が分布し、しかも等電位面の間隔が小さいため、非常に大きな電界が生じる。そのため、デバイス耐圧ほどの電圧がソース−ドレイン間に印加され続けると、ゲート絶縁膜におけるゲートトレンチの底部上の箇所が、その大きさの電界集中に耐え切れず、絶縁破壊を起こすといったメカニズムである。
ゲートトレンチが格子状に形成されており、当該格子状のゲートトレンチの窓部に多角柱状の単位セルが配列されている場合は、単位セルの角部に形成されたゲートトレンチのコーナーエッジ部付近において、ゲート絶縁膜の絶縁破壊が特に発生しやすい。したがって、第2耐圧保持領域がコーナーエッジ部に形成されていれば、そのコーナーエッジ部付近におけるゲート絶縁膜の絶縁破壊を効果的に抑制することができる。
多角柱状の単位セルでは、ゲート電極に印加する電圧を制御することにより、ゲートトレンチの側面の一部を形成する単位セルの側面に沿ってチャネルが形成される。すなわち、単位セルの角部には、チャネルが形成されないか、形成されても当該チャネルを流れる電流は微量である。したがって、チャネル領域におけるコーナーエッジ部直上の部分に至るように第2耐圧保持領域を形成することにより、デバイスの性能にほとんど影響を与えずに、ゲート絶縁膜の破壊防止効果を一層向上させることができる。
また、前記半導体層は、格子状の前記ゲートトレンチの線状部の底面に形成され、当該線状部の幅よりも狭い幅を有する第2導電型の第3耐圧保持領域をさらに含むことが好ましい。
しかも、第3耐圧保持領域がゲートトレンチの線状部の側面(つまり、単位セルにおいてチャネルが形成される部分)に形成されていないので、デバイスの性能の低下を防止することもできる。
この構成により、チャネル抵抗の上昇を抑制することができる。なお、第2および第3耐圧保持領域の厚さとは、たとえば、前記半導体層の前記表面から前記裏面側に向かう方向に沿う厚さのことである。
チャネル領域がマトリクス状に形成されているプレーナゲート型MISトランジスタでは、チャネル間領域のコーナー部付近において、ゲート絶縁膜の絶縁破壊が特に発生しやすい。したがって、第4耐圧保持領域がチャネル間領域のコーナー部に形成されていれば、そのコーナー部付近におけるゲート絶縁膜の絶縁破壊を効果的に抑制することができる。
この構成により、チャネル間領域の線状部に沿って生じる電界がゲート絶縁膜に作用しても、第5耐圧保持領域とドレイン領域との接合(pn接合)により生じる空乏層により、当該電界を緩和することができる。その結果、ゲート絶縁膜に生じる電界を、満遍なく緩和することができる。
また、前記ドレイン領域は、前記ソーストレンチの前記底面が選択的に前記半導体層の前記表面側に突出することにより形成された段部を有していることが好ましい。
また、本発明の他の局面に係る半導体装置は、ワイドバンドギャップ半導体からなる半導体層と、前記半導体層に形成され、前記半導体層を複数のセルに区画するゲート部とを含み、前記セルは、前記半導体層の表面側から裏面側へ向かってこの順に配置された第1導電型のソース領域、第2導電型のチャネル領域および第1導電型のドレイン領域を有し、前記半導体層の前記表面から前記ソース領域および前記チャネル領域を貫通して最深部が前記ドレイン領域に達する第1ソーストレンチが形成された第1MISトランジスタ構造と、前記第1ソーストレンチの内面に選択的に形成された第2導電型の第1耐圧保持領域を有し、当該第1耐圧保持領域と前記ドレイン領域とのpn接合により構成されたpnダイオードとを含むpnダイオードセルと、前記ドレイン領域と一体な第1導電型のショットキー領域が選択的に露出したショットキーセルとを含み、前記pnダイオードセルおよび前記ショットキーセルに跨って形成され、前記ソース領域に対してオーミック接触を形成し、前記ショットキー領域に対して、前記チャネル領域と前記ドレイン領域とのpn接合により形成されるボディダイオードの拡散電位よりも低いショットキー障壁を形成するソース電極をさらに含む。
このような場合に、ショットキー領域とソース電極との接合部(ショットキーバリアダイオード)に優先的に電流が流れ、ボディダイオードに流れる電流を少なくするか、またはなくすことができる。こうして半導体装置を流れた電流は、たとえば、還流電流として負荷に流すことができる。
つまり、本発明の他の局面に係る半導体装置においてソース電極は、ショットキー領域との間にショットキー障壁を形成してショットキーバリアダイオードを形成する金属電極、半導体層のバンドギャップとは異なるバンドギャップを有する異種半導体からなり、ショットキー領域に対してヘテロ接合(バンドギャップ差を利用してショットキー領域との間に電位障壁を形成する接合)してヘテロ接合ダイオードを形成する半導体電極のいずれをも含む概念である。また、ショットキー領域とは、ソース電極との間にヘテロ接合を形成する領域も含む概念である。
また、本発明の他の局面に係る半導体装置では、前記pnダイオードセルにおいて前記第1耐圧保持領域は、前記第1ソーストレンチの底面から前記ソーストレンチの側面に沿って前記チャネル領域に至るように形成されており、前記pnダイオードセルは、前記第1ソーストレンチの前記底面に形成され、前記第1耐圧保持領域よりも不純物濃度が高い第2導電型のチャネルコンタクト領域をさらに含むことが好ましい。
また、本発明の他の局面に係る半導体装置では、前記pnダイオードセルにおいて前記第1ソーストレンチは、前記半導体層の前記表面から前記チャネル領域までの深さの第1上層トレンチと、前記第1上層トレンチよりも幅が狭く、前記チャネル領域から前記ドレイン領域までの深さの第1下層トレンチとを含む2段構造を有しており、前記pnダイオードセルは、前記第1上層トレンチと前記第1下層トレンチとの段差部分に露出する前記チャネル領域に形成され、前記チャネル領域よりも不純物濃度が高い第2導電型のチャネルコンタクト領域をさらに含むことが好ましい。
また、本発明の他の局面に係る半導体装置では、前記ショットキーセルは、前記半導体層の表面側から裏面側へ向かってこの順に配置された第1導電型のソース領域、第2導電型のチャネル領域および第1導電型のドレイン領域を有し、前記半導体層の前記表面から前記ソース領域および前記チャネル領域を貫通して前記ドレイン領域に達する第2ソーストレンチが形成された第2MISトランジスタ構造と、前記第2ソーストレンチの側面と底面とが交わって形成された前記第2ソーストレンチのエッジ部に選択的に形成された第2耐圧保持領域とをさらに含み、前記ショットキー領域は、前記第2耐圧保持領域で取り囲まれた前記第2ソーストレンチの底面に形成されていることが好ましい。
この構成によれば、ショットキーバリアダイオード(ヘテロ接合ダイオード)が動作するときに、その電流路が当該空乏層で閉じられることを防止することができる。その結果、ショットキーバリアダイオード(ヘテロ接合ダイオード)の低オン抵抗化を達成することができる。
また、本発明の他の局面に係る半導体装置では、前記ゲート部は、前記半導体層に形成されたゲートトレンチと、前記ゲートトレンチの内面に形成されたゲート絶縁膜と、前記ゲートトレンチにおいて前記ゲート絶縁膜の内側に形成されたゲート電極とを含んでいてもよいし、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と含んでいてもよい。
この構成によれば、中継領域を介してショットキーセルのチャネル領域にコンタクトをとることができる。
また、前記ゲート部が、前記pnダイオードセルを互いに同じ大きさで行列状に配列させる格子状に形成されている場合、前記ショットキーセルは、前記pnダイオードセル4つ分または9つ分に相当する面積を有していることが好ましい。
<第1実施形態>
図1(a)(b)は、本発明の第1実施形態に係るトレンチゲート型MISトランジスタの模式的な平面図であって、図1(a)は全体図、図1(b)は内部拡大図をそれぞれ示す。図2は、図1(a)(b)に示すトレンチゲート型MISトランジスタの断面図であって、図1(b)の切断線A−AおよびB−Bでの切断面をそれぞれ示す。
次に、MISトランジスタ1の内部構造について説明する。
MISトランジスタ1は、n+型(たとえば、濃度が1×1018〜1×1021cm-3)のSiCからなる基板5を備えている。基板5は、第1実施形態では、MISトランジスタ1のドレインとして機能し、その表面6(上面)がSi面であり、その裏面7(下面)がC面である。
活性領域10において、エピタキシャル層8の表層部には、p型(たとえば、濃度が1.0×1016cm-3〜1.0×1019cm-3)のチャネル領域12が、行方向および列方向に一定のピッチで行列状(マトリクス状)に配列されて多数形成されている。各チャネル領域12は、平面視正方形状であり、たとえば、図1(b)の紙面における上下左右方向の長さがそれぞれ7.2μm程度である。
各チャネル領域12には、その表面9側のほぼ全域にn+型(たとえば、濃度が1×1018〜1×1021cm-3)のソース領域14が形成されている。
具体的には、ゲートトレンチ15は、隣り合うチャネル領域12の各間を、各チャネル領域12の4つの側面に沿って行方向および列方向のそれぞれに直線状に延びる線状部16と、行方向に延びる線状部16と列方向に延びる線状部16とが交差する交差部17とを含んでいる。交差部17は、平面視で2行2列に配列されたチャネル領域12に着目したとき、配列された4つのチャネル領域12の内側の角に取り囲まれ、チャネル領域12の四辺の延長線により区画される平面視正方形状の部分である。また、ゲートトレンチ15は、互いに対向する側面18と底面19とが湾曲面を介して連続する断面U字状である。
ゲートトレンチ15の内面には、その全域を覆うように、SiO2からなるゲート絶縁膜22が形成されている。
ゲート耐圧保持領域27は、格子状のゲートトレンチ15に沿って形成されており、ゲートトレンチ15の交差部17に形成された第2耐圧保持領域としての第1領域29と、ゲートトレンチ15の線状部16に形成された第3耐圧保持領域としての第2領域30とを一体的に含んでいる。
これにより、ソーストレンチ24の底面26の中央部には、ドレイン領域13の一部からなる平面視正方形状のドレイン露出領域33が形成されている。
また、トランジスタ周辺領域11において、エピタキシャル層8の表層部には、マトリクス状に配列された単位セル21(活性領域10)を取り囲むように、活性領域10から間隔を開けてp型のガードリング34が複数本(第1実施形態では、4本)形成されている。これらのガードリング34は、p型のチャネル領域12を形成する工程と同一のイオン注入工程で形成することができる。
エピタキシャル層8上には、ゲート電極23を被覆するように、SiO2からなる層間絶縁膜35が積層されている。
層間絶縁膜35およびゲート絶縁膜22には、ソーストレンチ24よりも大径のコンタクトホール36が形成されている。これにより、コンタクトホール36内には、各単位セル21のソーストレンチ24の全体(すなわち、ソーストレンチ24の側面25および底面26)およびエピタキシャル層8の表面9におけるソーストレンチ24の周縁部が露出していて、表面9と底面26との高低差に応じた段差が形成されている。
ポリシリコン層38は、不純物がドーピングされたドープトポリシリコンを用いて形成されたドープ層であり、たとえば、1×1015cm-3以上、好ましくは、1×1019〜1×1021cm-3の高濃度で不純物がドーピングされた高濃度ドープ層である。ポリシリコン層38をドープ層(高濃度ドープ層を含む)として形成するときの不純物としては、N(窒素)、P(リン)、As(ひ素)などのn型不純物、Al(アルミニウム)、B(ホウ素)などのp型不純物を用いることができる。また、ポリシリコン層38の厚さは、たとえば、5000Å〜10000Åである。
すなわち、ポリシリコン層38は、ソーストレンチ24の側面25においてソース耐圧保持領域28に接し、側面25およびエピタキシャル層8の表面9におけるソーストレンチ24の周縁部においてソース領域14に接する第1部分41と、ソーストレンチ24の底面26においてドレイン露出領域33に接する第2部分42とを有している。
メタル層40は、中間層39上に積層されており、たとえば、Al(アルミニウム)、Au(金)、Ag(銀)、Cu(銅)、Mo(モリブデン)、それらの合金およびそれらを含有するメタル材料を用いて形成することができる。メタル層40は、ソース電極37の最表層をなしている。また、メタル層40の厚さは、たとえば、1μm〜5μmである。
図3A〜図3Fは、図2に示すトレンチゲート型MISトランジスタの製造工程の一部を示す模式的な断面図であって、図2と同じ位置での切断面を示す。
続いて、n型不純物が、エピタキシャル層8の表面9からエピタキシャル層8の内部にインプランテーション(注入)される。
続いて、第2レジスト46の開口から露出するゲートトレンチ15の線状部16へ向けて、p型不純物がインプランテーション(注入)される。この際、側面18および底面19、ならびに側面25および底面26は第2レジスト46で保護されるので、これらの部分へのp型不純物の注入を防止することができる。その後、たとえば、1400℃〜2000℃でエピタキシャル層8が熱処理される。これにより、ドレイン領域13に注入されたp型不純物のイオンが活性化され、ゲート耐圧保持領域27の第2領域30が形成される。
続いて、CVD法により、ドーピングされたポリシリコン材料がエピタキシャル層8の上方から堆積される。ポリシリコン材料の堆積は、少なくともゲートトレンチ15およびソーストレンチ24が埋め尽くされるまで続けられる。その後、堆積したポリシリコン材料が、エッチバック面がエピタキシャル層8の表面9に対して面一になるまでエッチバックされる。続いて、ソーストレンチ24内に残存するポリシリコン材料のみがドライエッチングにより除去される。これにより、ゲートトレンチ15内に残存するポリシリコン材料からなるゲート電極23が形成される。
この後、中間層39、メタル層40、ドレイン電極44などが形成されることにより、図2に示すMISトランジスタ1が得られる。
このような場合に、ボディダイオード43の整流作用により、電流が、たとえば還流電流としてモータコイルに流れると、以下の不具合がある。
この電界は、ゲート電極23とエピタキシャル層8との電位差に起因して生じるものである。そして、ゲートトレンチ15の底面19においては、ゲート電極23を基準(0V)として非常に高い電位の等電位面が分布し、しかも等電位面の間隔が小さいため、非常に大きな電界が生じる。たとえば、ドレイン電圧が900Vであれば、ドレイン電極44に接する基板5の裏面7付近では900Vの等電位面が分布しており、基板5の裏面7からエピタキシャル層8の表面9側へ向かうにつれて電圧降下を生じるが、ゲートトレンチ15の底面19付近では、数十V程度の等電位面が分布する。そのため、ゲートトレンチ15の底面19では、ゲート電極23側へ向かう非常に大きな電界が生じる。とりわけ、第1実施形態のように、ゲートトレンチ15が格子状に形成されており、格子状のゲートトレンチ15の窓部に四角柱状の単位セル21が配列されている場合は、単位セル21の各角部20に形成されたゲートトレンチ15のコーナーエッジ部31付近において、ゲート絶縁膜22の絶縁破壊が特に発生しやすい。
また、第2領域30の濃度が第1領域29の濃度よりも高く、さらに、第2領域30の厚さT2が第1領域29の厚さT1よりも小さい(T1>T2)ので、チャネル抵抗の上昇を防止することもできる。
なお、ドレイン露出領域33は、図4のMISトランジスタ47のように、ソーストレンチ24の底面26の中央部をエピタキシャル層8の表面9と面一になる位置まで突出させることにより、底面26の周縁部(中央部とは異なる他の部分)との間に段差S1を有していてもよい。このような構成は、たとえば、図3Bに示す工程において、ソーストレンチ24を環状に形成することにより得ることができる。
<第2実施形態>
図5(a)(b)は、本発明の第2実施形態に係るプレーナゲート型MISトランジスタの模式的な平面図であって、図5(a)は全体図、図5(b)は内部拡大図をそれぞれ示す。図6は、図5(a)(b)に示すプレーナゲート型MISトランジスタの断面図であって、図5(b)の切断線C−CおよびD−Dでの切断面をそれぞれ示す。
MISトランジスタ51の表面には、ソースパッド52が形成されている。ソースパッド52は、四隅が外方へ湾曲した平面視略正方形状であり、MISトランジスタ51の表面のほぼ全域を覆うように形成されている。このソースパッド52には、その一辺の中央付近に除去領域53が形成されている。この除去領域53は、ソースパッド52が形成されていない領域である。
次に、MISトランジスタ51の内部構造について説明する。
MISトランジスタ51は、n+型(たとえば、濃度が1×1018〜1×1021cm-3)のSiCからなる基板55を備えている。基板55は、第2実施形態では、MISトランジスタ51のドレインとして機能し、その表面56(上面)がSi面であり、その裏面57(下面)がC面である。
活性領域60において、エピタキシャル層58の表層部には、p型(たとえば、濃度が1.0×1016cm-3〜1.0×1019cm-3)のチャネル領域62が、行方向および列方向に一定のピッチで行列状(マトリクス状)に配列されて多数形成されている。各チャネル領域62は、平面視正方形状であり、たとえば、図5(b)の紙面における上下左右方向の長さがそれぞれ7.2μm程度である。
各チャネル領域62には、その表面59側のほぼ全域にn+型(たとえば、濃度が1×1018〜1×1021cm-3)のソース領域64が形成されている。
具体的には、チャネル間領域65は、隣り合うチャネル領域62の各間を、各チャネル領域62の4つの側面に沿って行方向および列方向のそれぞれに直線状に延びる線状部66と、行方向に延びる線状部66と列方向に延びる線状部66とが交差する交差部67とを含んでいる。交差部67は、平面視で2行2列に配列されたチャネル領域62に着目したとき、配列された4つのチャネル領域62の内側の角に取り囲まれ、チャネル領域62の四辺の延長線により区画される平面視正方形状の部分である。
また、エピタキシャル層58には、エピタキシャル層58にp型不純物をインプランテーションすることにより形成された、p型のゲート耐圧保持領域77および第1耐圧保持領域としてのソース耐圧保持領域78が形成されている。
第1領域79は、交差部67に臨む4つの単位セル71の各角部70に形成されたチャネル領域62のコーナー部81に至るように形成されている。すなわち、第1領域79は、平面視では、チャネル間領域65の交差部67よりもやや大きい正方形状に形成されていて、その各角が、当該交差部67に臨む4つの単位セル71の各角部70にそれぞれ入り込んでいる。また、第1領域79の濃度は、チャネル領域62の濃度以上で、ドレイン領域63の濃度よりも高く、たとえば、1×1018〜1×1019cm-3である。また、第1領域79におけるエピタキシャル層58の表面59から基板55へ向かう方向に沿う厚さT4は、たとえば、0.8μm程度である。
これにより、ソーストレンチ74の底面76の中央部には、ドレイン領域63の一部からなる平面視正方形状のドレイン露出領域83が形成されている。
エピタキシャル層58上には、ゲート電極73を被覆するように、SiO2からなる層間絶縁膜85が積層されている。
層間絶縁膜85およびゲート絶縁膜72には、ソーストレンチ74よりも大径のコンタクトホール86が形成されている。これにより、コンタクトホール86内には、各単位セル71のソーストレンチ74の全体(すなわち、ソーストレンチ74の側面75および底面76)およびエピタキシャル層58の表面59におけるソーストレンチ74の周縁部が露出していて、表面59と底面76との高低差に応じた段差が形成されている。
ポリシリコン層88は、不純物がドーピングされたドープトポリシリコンを用いて形成されたドープ層であり、たとえば、1×1015cm-3以上、好ましくは、1×1019〜1×1021cm-3の高濃度で不純物がドーピングされた高濃度ドープ層である。ポリシリコン層88をドープ層(高濃度ドープ層を含む)として形成するときの不純物としては、N(窒素)、P(リン)、As(ひ素)などのn型不純物、Al(アルミニウム)、B(ホウ素)などのp型不純物を用いることができる。また、ポリシリコン層88の厚さは、たとえば、5000Å〜10000Åである。
すなわち、ポリシリコン層88は、ソーストレンチ74の側面75においてソース耐圧保持領域78に接し、側面75およびエピタキシャル層58の表面59におけるソーストレンチ74の周縁部においてソース領域64に接する第1部分91と、ソーストレンチ74の底面76においてドレイン露出領域83に接する第2部分92とを有している。
メタル層90は、中間層89上に積層されており、たとえば、Al(アルミニウム)、Au(金)、Ag(銀)、Cu(銅)、Mo(モリブデン)、それらの合金およびそれらを含有するメタル材料を用いて形成することができる。メタル層90は、ソース電極87の最表層をなしている。また、メタル層90の厚さは、たとえば、1μm〜5μmである。
図7A〜図7Fは、図6に示すプレーナゲート型MISトランジスタの製造工程の一部を示す模式的な断面図であって、図6と同じ位置での切断面を示す。
続いて、n型不純物が、エピタキシャル層58の表面59からエピタキシャル層58の内部にインプランテーション(注入)される。
続いて、第2レジスト96の開口から露出するチャネル間領域65の線状部66へ向けて、p型不純物がインプランテーション(注入)される。この際、チャネル間領域65の交差部67、ならびに側面75および底面76は第2レジスト96で保護されるので、これらの部分へのp型不純物の注入を防止することができる。その後、たとえば、1400℃〜2000℃でエピタキシャル層58が熱処理される。これにより、ドレイン領域63に注入されたp型不純物のイオンが活性化され、ゲート耐圧保持領域77の第2領域80が形成される。
続いて、CVD法により、ドーピングされたポリシリコン材料がエピタキシャル層58の上方から堆積される。その後、公知のパターニング技術により、堆積したポリシリコン材料がパターニングされることにより、ゲート電極73が形成される。
この後、中間層89、メタル層90、ドレイン電極94などが形成されることにより、図6に示すMISトランジスタ51が得られる。
すなわち、第2実施形態では、ポリシリコン層88がドレイン領域63(ドレイン露出領域83)に対してヘテロ接合を形成している。そのため、ソース−ドレイン間に逆起電力がかかった場合、ポリシリコン層88の第2部分92とドレイン領域63とのヘテロ接合部に優先的に電流が流れ、ボディダイオード93に流れる電流を少なくするか、またはなくすことができる。こうしてMISトランジスタ51を流れた電流は、たとえば還流電流として電動モータに流すことができる。
なお、ドレイン露出領域83は、図8のMISトランジスタ97のように、ソーストレンチ74の底面76の中央部をエピタキシャル層58の表面59と面一になる位置まで突出させることにより、底面76の周縁部(中央部とは異なる他の部分)との間に段差S2を有していてもよい。このような構成は、たとえば、図7Bに示す工程において、ソーストレンチ74を環状に形成することにより得ることができる。
<第3実施形態>
図9(a)(b)は、本発明の第3実施形態に係るトレンチゲート型MISトランジスタ101の模式的な平面図であって、図9(a)は全体図、図9(b)は内部拡大図をそれぞれ示す。図10は、図9(a)(b)のトレンチゲート型MISトランジスタ101の断面図であって、図9(b)の切断線E−E、F−FおよびG−Gでの切断面をそれぞれ示す。
次に、MISトランジスタ101の内部構造について説明する。
MISトランジスタ101は、n+型(たとえば、濃度が1×1018〜1×1021cm-3)のSiCからなる基板105を備えている。基板105は、第3実施形態では、MISトランジスタ101のドレインとして機能し、その表面106(上面)がSi面であり、その裏面107(下面)がC面である。
活性領域110において、エピタキシャル層108にはゲートトレンチ112が格子状に形成されている(図9(b)参照)。このゲートトレンチ112によりエピタキシャル層108は、それぞれが四角状(正方形状)の複数のセル113に区画されている。
ゲートトレンチ112の内面には、その全域を覆うようにゲート絶縁膜122が形成されている。ゲート絶縁膜122は、ゲートトレンチ112の底面123上の部分が、ゲートトレンチ112の側面124上の部分よりも厚くなっている。
一方、pnダイオードセル115の中央部には、エピタキシャル層108の表面109からソース領域117およびチャネル領域118を貫通してドレイン領域119に達する、平面視正方形状の第1ソーストレンチとしてのDiソーストレンチ133が形成されている(図9(b)および図10のE−E断面、G−G断面参照)。Diソーストレンチ133の深さは、ゲートトレンチ112と同じである。また、Diソーストレンチ133の面積は、ショットキー領域131よりも小さくて、その一辺の長さL2が3μm程度である。
G耐圧保持領域140は、交差部121におけるゲートトレンチ112の底面123全面に形成され、さらに、当該底面123から交差部121に臨む各セル113の各角部の下部に形成されたゲートトレンチ112のコーナーエッジ部141をおよびコーナーエッジ部141直上のチャネル領域118に至るように形成されている。
層間絶縁膜143およびゲート絶縁膜122には、HDソーストレンチ126およびDiソーストレンチ133よりも大径のコンタクトホール144,145が形成されている。
ソース電極146は、ショットキーセル114において、HDソーストレンチ126の底側から順にショットキー領域131、HD耐圧保持領域127およびソース領域117に接触している。また、pnダイオードセル115において、Diソーストレンチ133の底側から順に底部チャネルコンタクト領域138、Di耐圧保持領域134およびソース領域117に接触している。すなわち、ソース電極146は、すべてのセル113に対して共通の配線となっている。
ポリシリコン層147は、不純物がドーピングされたドープトポリシリコンを用いて形成されたドープ層であり、たとえば、1×1015cm-3以上、好ましくは、1×1019〜1×1021cm-3の高濃度で不純物がドーピングされた高濃度ドープ層である。ポリシリコン層147をドープ層(高濃度ドープ層を含む)として形成するときの不純物としては、N(窒素)、P(リン)、As(ひ素)などのn型不純物、Al(アルミニウム)、B(ホウ素)などのp型不純物を用いることができる。また、ポリシリコン層147の厚さは、たとえば、5000Å〜10000Åである。
中間層148は、ポリシリコン層147上に積層されたメタル層149であり、Ti(チタン)を含有する層の単層またはTiを含有する層を含む複数の層からなる。Tiを含有する層は、Ti、TiN(窒化チタン)などを用いて形成することができる。また、中間層148の厚さは、たとえば、200nm〜500nmである。
図11A〜図11Fは、図10のトレンチゲート型MISトランジスタ101の製造工程の一部を工程順に示す模式的な断面図であって、図10と同じ位置での切断面を示す。
続いて、n型不純物が、エピタキシャル層108の表面109からエピタキシャル層108の内部にインプランテーション(注入)される。
続いて、レジスト153の開口から露出するゲートトレンチ112の交差部121、HDソーストレンチ126およびDiソーストレンチ133へ向けて、p型不純物がインプランテーション(注入)される。この際、ゲートトレンチ112(交差部121)の側面124、HDソーストレンチ126の側面129およびDiソーストレンチ133の側面136はいずれもレジスト153で覆われていないので、p型不純物は、側面124,129,136にも注入されることとなる。その後、たとえば、1400℃〜2000℃でエピタキシャル層108が熱処理される。これにより、ドレイン領域119に注入されたp型不純物のイオンが活性化され、G耐圧保持領域140、HD耐圧保持領域127およびDi耐圧保持領域134が同時に形成される。また、それと同時に、HDソーストレンチ126の底面128におけるレジスト153で覆われていた部分に、ショットキー領域131が形成される。
続いて、レジスト154の開口から露出するDiソーストレンチ133の底面135中央部(Di耐圧保持領域134)へ向けて、p型不純物がインプランテーション(注入)される。その後、たとえば、1400℃〜2000℃でエピタキシャル層108が熱処理される。これにより、Di耐圧保持領域134に注入されたp型不純物のイオンが活性化され、底部チャネルコンタクト領域138が形成される。
続いて、CVD法により、ドーピングされたポリシリコン材料がエピタキシャル層108の上方から堆積される。堆積後、ポリシリコン材料が、エッチバック面がエピタキシャル層108の表面109に対して面一になるまでエッチバックされる。続いて、HDソーストレンチ126およびDiソーストレンチ133内に残存するポリシリコン材料のみがドライエッチングにより除去される。これにより、ゲートトレンチ112内に残存するポリシリコン材料からなるゲート電極125が形成される。
このMISトランジスタ101は、たとえば、電動モータ(誘導性負荷の一例)の駆動回路(インバータ回路)のスイッチング素子として利用される。この場合、ソースパッド102(ソース電極146)とドレイン電極152との間(ソース−ドレイン間)にドレイン側が正となるドレイン電圧が印加された状態で、ゲートパッド104に所定の電圧(ゲート閾値電圧以上の電圧)がオン/オフされることによって、電動モータに流す電流をオン/オフするスイッチングを行なう。
このような場合に、ボディダイオード150の整流作用により、電流が、たとえば還流電流としてモータコイルに流れると、以下の不具合がある。
この電界は、ゲート電極125とエピタキシャル層108との電位差に起因して生じるものである。そして、ゲートトレンチ112の底面123においては、ゲート電極125を基準(0V)として非常に高い電位の等電位面が分布し、しかも等電位面の間隔が小さいため、非常に大きな電界が生じる。たとえば、ドレイン電圧が900Vであれば、ドレイン電極152に接する基板105の裏面107付近では900Vの等電位面が分布しており、基板105の裏面107からエピタキシャル層108の表面109側へ向かうにつれて電圧降下を生じるが、ゲートトレンチ112の底面123付近では、数十V程度の等電位面が分布する。そのため、ゲートトレンチ112の底面123では、ゲート電極125側へ向かう非常に大きな電界が生じる。とりわけ、このMISトランジスタ101のように、ゲートトレンチ112が格子状に形成されており、格子状のゲートトレンチ112の窓部に四角柱状のセル113が配列されている場合は、セル113の各角部に形成されたゲートトレンチ112のコーナーエッジ部141付近において、ゲート絶縁膜122の絶縁破壊が特に発生しやすい。
<第4実施形態>
図12は、本発明の第4実施形態に係るトレンチゲート型MISトランジスタ161の模式的な断面図であって、図10と同じ位置での切断面を示す。図12において、図10に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付し、それらの部分については説明を省略する。
同様に、MISトランジスタ161のDiソーストレンチ166は、エピタキシャル層108の表面109からチャネル領域118までの深さのDi上層トレンチ167(第1上層トレンチ)と、Di上層トレンチ167よりも幅が狭く、チャネル領域118からドレイン領域119までの深さのDi下層トレンチ168(第1下層トレンチ)とを含む。これによりDiソーストレンチ166では、Di上層トレンチ167の側面がDi下層トレンチ168の側面よりも外側に一段広がった2段構造を有している。
図13A〜図13Gは、図12のトレンチゲート型MISトランジスタ161の製造工程の一部を工程順に示す模式的な断面図であって、図12と同じ位置での切断面を示す。
次に、図13Bに示すように、エピタキシャル層108が、HD上層トレンチ163およびDi上層トレンチ167を形成すべき領域に開口を有するマスクを用いてエッチングされる。これにより、エピタキシャル層108が表面109(Si面)からドライエッチングされて、HD上層トレンチ163およびDi上層トレンチ167が同時に形成される。
続いて、レジスト170の開口から露出するHD上層トレンチ163およびDi上層トレンチ167へ向けて、p型不純物がインプランテーション(注入)される。その後、たとえば、1400℃〜2000℃でエピタキシャル層108が熱処理される。これにより、HD上層トレンチ163およびDi上層トレンチ167を介してチャネル領域118に注入されたp型不純物のイオンが活性化され、HDチャネルコンタクト領域165およびDiチャネルコンタクト領域169が同時に形成される。
続いて、レジスト171の開口から露出するHDソーストレンチ162およびDiソーストレンチ166へ向けて、p型不純物がインプランテーション(注入)される。その後、たとえば、1400℃〜2000℃でエピタキシャル層108が熱処理される。これにより、ドレイン領域119に注入されたp型不純物のイオンが活性化され、HD耐圧保持領域127およびDi耐圧保持領域134が同時に形成される。また、それと同時に、HDソーストレンチ162の底面128におけるレジスト171で覆われていた部分に、ショットキー領域131が形成される。
次に、図13Gに示すように、図11Fと同様の方法により、層間絶縁膜143が形成された後、ポリシリコン層147が形成される。この後、中間層148、メタル層149、ドレイン電極152などが形成されることにより、図12のMISトランジスタ161が得られる。
さらに、このMISトランジスタ161では、各トレンチ162,166が2段構造であり、HDチャネルコンタクト領域165およびDiチャネルコンタクト領域169が形成されているので、ショットキーセル114およびpnダイオードセル115それぞれのチャネル領域118に対して直接コンタクトをとることができる。その結果、チャネル領域118の電位を精密に制御することができる。
<第5実施形態>
図14(a)(b)は、本発明の第5実施形態に係るプレーナゲート型MISトランジスタ181の模式的な平面図であって、図14(a)は全体図、図14(b)は内部拡大図をそれぞれ示す。図15は、図14(a)(b)のプレーナゲート型MISトランジスタ181の断面図であって、図14(b)の切断線H−HおよびI−Iでの切断面をそれぞれ示す。図14および図15において、図9および図10に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付し、それらの部分については説明を省略する。
プレーナ型MISトランジスタ181では、ゲート絶縁膜182は、ゲートトレンチ112の内面に形成される代わりに、エピタキシャル層108の表面109に形成され、その上に、ゲート電極183が形成されている。
<第6実施形態>
図16(a)(b)は、本発明の第6実施形態に係るトレンチゲート型MISトランジスタ191の模式的な平面図であって、図16(a)は全体図、図16(b)は内部拡大図をそれぞれ示す。図17は、図16(a)(b)のトレンチゲート型MISトランジスタ191の断面図であって、図16(b)の切断線J−JおよびK−Kでの切断面をそれぞれ示す。図16および図17において、図9および図10に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付し、それらの部分については説明を省略する。
この第6実施形態に係るMISトランジスタ191では、互いに同じ大きさの平面視四角形のショットキーセル114およびpnダイオードセル115が行列状(マトリクス状)に配列されており、ショットキーセル114はpnダイオードセル115に包囲されている。
以上のように、このMISトランジスタ191によっても、前述のMISトランジスタ101と同様の作用効果を達成することができる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、MISトランジスタ1,47,51,97,101,161,181,191の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、MISトランジスタ1において、p型の部分がn型であり、n型の部分がp型であってもよい。
また、各単位セル71は、平面視正方形(四角形状)に限らず、たとえば、平面視三角形、平面視五角形、平面視六角形等の他の平面視多角形状であってもよい。
また、各セル113は、平面視正方形(四角形状)に限らず、たとえば、平面視三角形、平面視五角形、平面視六角形等の他の平面視多角形状、さらにはストライプ状であってもよい。
また、ソース電極146としては、たとえば、ポリシリコン層147および中間層148を省略して、メタル層149の単層構造にすることにより、ショットキー領域131に対してショットキー接合させることができる。これにより、ショットキーセル114において、ヘテロ接合ダイオード151に代えて、ショットキーバリアダイオードを形成することができる。
また、本発明の各実施形態において表した構成要素は、本発明の範囲で組み合わせることができる。
Claims (16)
- ワイドバンドギャップ半導体からなる半導体層と、
前記半導体層に形成され、前記半導体層を複数のセルに区画するゲート部とを含み、
前記セルは、
前記半導体層の表面側から裏面側へ向かってこの順に配置された第1導電型のソース領域、第2導電型のチャネル領域および第1導電型のドレイン領域を有し、前記半導体層の前記表面から前記ソース領域および前記チャネル領域を貫通して最深部が前記ドレイン領域に達する第1ソーストレンチが形成された第1MISトランジスタ構造と、前記第1ソーストレンチの内面に選択的に形成された第2導電型の第1耐圧保持領域を有し、当該第1耐圧保持領域と前記ドレイン領域とのpn接合により構成されたpnダイオードとを含むpnダイオードセルと、
前記ドレイン領域と一体な第1導電型のショットキー領域が選択的に露出したショットキーセルとを含み、
前記pnダイオードセルおよび前記ショットキーセルに跨って形成され、前記ソース領域に対してオーミック接触を形成し、前記ショットキー領域に対して、前記チャネル領域と前記ドレイン領域とのpn接合により形成されるボディダイオードの拡散電位よりも低いショットキー障壁を形成するソース電極をさらに含む、半導体装置。 - 前記ソース電極は、前記ショットキー領域との接触部分に、Ni、Ti、Al、Moおよびポリシリコンからなる群から選択される1種からなる障壁形成層を有する、請求項1に記載の半導体装置。
- 前記pnダイオードセルにおいて前記第1耐圧保持領域は、前記第1ソーストレンチの底面から前記ソーストレンチの側面に沿って前記チャネル領域に至るように形成されており、
前記pnダイオードセルは、前記第1ソーストレンチの前記底面に形成され、前記第1耐圧保持領域よりも不純物濃度が高い第2導電型のチャネルコンタクト領域をさらに含む、請求項1または2に記載の半導体装置。 - 前記pnダイオードセルにおいて前記第1ソーストレンチは、前記半導体層の前記表面から前記チャネル領域までの深さの第1上層トレンチと、前記第1上層トレンチよりも幅が狭く、前記チャネル領域から前記ドレイン領域までの深さの第1下層トレンチとを含む2段構造を有しており、
前記pnダイオードセルは、前記第1上層トレンチと前記第1下層トレンチとの段差部分に露出する前記チャネル領域に形成され、前記チャネル領域よりも不純物濃度が高い第2導電型のチャネルコンタクト領域をさらに含む、請求項1または2に記載の半導体装置。 - 前記ショットキーセルは、前記半導体層の表面側から裏面側へ向かってこの順に配置された第1導電型のソース領域、第2導電型のチャネル領域および第1導電型のドレイン領域を有し、前記半導体層の前記表面から前記ソース領域および前記チャネル領域を貫通して前記ドレイン領域に達する第2ソーストレンチが形成された第2MISトランジスタ構造と、前記第2ソーストレンチの側面と底面とが交わって形成された前記第2ソーストレンチのエッジ部に選択的に形成された第2耐圧保持領域とをさらに含み、
前記ショットキー領域は、前記第2耐圧保持領域で取り囲まれた前記第2ソーストレンチの底面に形成されている、請求項1〜4のいずれか一項に記載の半導体装置。 - 前記ショットキー領域は、当該ショットキー領域と前記第2耐圧保持領域との接合部から発生する空乏層が繋がらない面積で形成されている、請求項5に記載の半導体装置。
- 前記ショットキーセルの面積が、前記pnダイオードセルの面積よりも大きい、請求項1〜6のいずれか一項に記載の半導体装置。
- 前記ショットキーセルにおいて前記第2ソーストレンチは、前記半導体層の前記表面から前記チャネル領域までの深さの第2上層トレンチと、前記第2上層トレンチよりも幅が狭く、前記チャネル領域から前記ドレイン領域までの深さの第2下層トレンチとを含む2段構造を有しており、前記第2耐圧保持領域は、前記第2下層トレンチの側面に沿って前記チャネル領域に至るように形成されており、
前記ショットキーセルは、前記第2上層トレンチと前記第2下層トレンチとの段差部分に露出する前記チャネル領域に形成され、前記チャネル領域よりも不純物濃度が高い第2導電型のチャネルコンタクト領域をさらに含む、請求項5または6に記載の半導体装置。 - 前記ゲート部は、前記半導体層に形成されたゲートトレンチと、前記ゲートトレンチの内面に形成されたゲート絶縁膜と、前記ゲートトレンチにおいて前記ゲート絶縁膜の内側に形成されたゲート電極とを含む、請求項1〜8のいずれか一項に記載の半導体装置。
- 前記ゲート部は、前記半導体層に形成された格子状のゲートトレンチを含み、
前記半導体装置は、前記ゲートトレンチの交差部を介して前記pnダイオードセルおよび前記ショットキーセルに跨るように形成され、前記第1耐圧保持領域と前記第2耐圧保持領域とを電気的に接続する第2導電型の中継領域をさらに含む、請求項5または6に記載の半導体装置。 - 前記ゲート部は、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と含む、請求項1〜8のいずれか一項に記載の半導体装置。
- 前記ショットキーセルは、前記pnダイオードセルに取り囲まれている、請求項1〜11のいずれか一項に記載の半導体装置。
- 前記ゲート部は、前記pnダイオードセルを互いに同じ大きさで行列状に配列させる格子状に形成されており、
前記ショットキーセルは、前記pnダイオードセル4つ分または9つ分に相当する面積を有している、請求項1〜12のいずれか一項に記載の半導体装置。 - 前記ショットキーセルおよび前記pnダイオードセルは、四角状に形成された四角形セルを含む、請求項1〜13のいずれか一項に記載の半導体装置。
- 前記ショットキーセルおよび前記pnダイオードセルは、六角形に形成された六角形セルを含む、請求項1〜9、11および12のいずれか一項に記載の半導体装置。
- 前記ショットキーセルおよび前記pnダイオードセルは、ストライプ状に形成されたストライプセルを含む、請求項1〜9および11のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015111720A JP6065335B2 (ja) | 2011-02-02 | 2015-06-01 | 半導体装置 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011020731 | 2011-02-02 | ||
JP2011020731 | 2011-02-02 | ||
JP2011224119 | 2011-10-11 | ||
JP2011224119 | 2011-10-11 | ||
JP2015111720A JP6065335B2 (ja) | 2011-02-02 | 2015-06-01 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012555931A Division JP5858933B2 (ja) | 2011-02-02 | 2012-02-01 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015173290A JP2015173290A (ja) | 2015-10-01 |
JP6065335B2 true JP6065335B2 (ja) | 2017-01-25 |
Family
ID=46602816
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012555931A Active JP5858933B2 (ja) | 2011-02-02 | 2012-02-01 | 半導体装置 |
JP2015111720A Active JP6065335B2 (ja) | 2011-02-02 | 2015-06-01 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012555931A Active JP5858933B2 (ja) | 2011-02-02 | 2012-02-01 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (3) | US9184286B2 (ja) |
JP (2) | JP5858933B2 (ja) |
WO (1) | WO2012105609A1 (ja) |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5616665B2 (ja) * | 2010-03-30 | 2014-10-29 | ローム株式会社 | 半導体装置 |
US9048118B2 (en) | 2012-02-13 | 2015-06-02 | Maxpower Semiconductor Inc. | Lateral transistors with low-voltage-drop shunt to body diode |
JP5991020B2 (ja) * | 2012-05-18 | 2016-09-14 | 株式会社豊田中央研究所 | 炭化珪素単結晶を主材料とする半導体装置 |
CN104520998A (zh) * | 2012-08-01 | 2015-04-15 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
US9461143B2 (en) * | 2012-09-19 | 2016-10-04 | Intel Corporation | Gate contact structure over active gate and method to fabricate same |
JP5852555B2 (ja) * | 2012-12-26 | 2016-02-03 | 株式会社豊田中央研究所 | 半導体装置 |
JP5961563B2 (ja) * | 2013-01-25 | 2016-08-02 | 株式会社豊田中央研究所 | 半導体装置の製造方法 |
JP6135364B2 (ja) * | 2013-07-26 | 2017-05-31 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
US9331197B2 (en) | 2013-08-08 | 2016-05-03 | Cree, Inc. | Vertical power transistor device |
US10600903B2 (en) | 2013-09-20 | 2020-03-24 | Cree, Inc. | Semiconductor device including a power transistor device and bypass diode |
US10868169B2 (en) * | 2013-09-20 | 2020-12-15 | Cree, Inc. | Monolithically integrated vertical power transistor and bypass diode |
JP6271197B2 (ja) | 2013-09-20 | 2018-01-31 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2015076592A (ja) * | 2013-10-11 | 2015-04-20 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
US20150118810A1 (en) * | 2013-10-24 | 2015-04-30 | Madhur Bobde | Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path |
JP6541303B2 (ja) * | 2014-04-03 | 2019-07-10 | 富士電機株式会社 | 半導体装置およびその使用方法 |
CN204966510U (zh) * | 2014-06-20 | 2016-01-13 | 意法半导体股份有限公司 | 宽带隙高密度半导体开关器件 |
JP2016009712A (ja) * | 2014-06-23 | 2016-01-18 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
CN113838912A (zh) * | 2014-11-18 | 2021-12-24 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
DE102014117780B4 (de) | 2014-12-03 | 2018-06-21 | Infineon Technologies Ag | Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung |
DE102014119465B3 (de) | 2014-12-22 | 2016-05-25 | Infineon Technologies Ag | Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas |
US9324807B1 (en) * | 2015-07-10 | 2016-04-26 | United Silicon Carbide, Inc. | Silicon carbide MOSFET with integrated MOS diode |
WO2017010164A1 (ja) * | 2015-07-15 | 2017-01-19 | 三菱電機株式会社 | 電力用半導体装置 |
DE102015224965A1 (de) * | 2015-12-11 | 2017-06-14 | Robert Bosch Gmbh | Flächenoptimierter Transistor mit Superlattice-Strukturen |
KR101786668B1 (ko) * | 2015-12-14 | 2017-10-18 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
US10141415B2 (en) * | 2016-01-12 | 2018-11-27 | Infineon Technologies Americas Corp. | Combined gate and source trench formation and related structure |
JP6829695B2 (ja) * | 2016-01-20 | 2021-02-10 | ローム株式会社 | 半導体装置 |
EP3223316A1 (en) * | 2016-03-24 | 2017-09-27 | ABB Technology AG | Wide bandgap power semiconductor device and method for manufacturing such a device |
WO2018029796A1 (ja) * | 2016-08-10 | 2018-02-15 | 日産自動車株式会社 | 半導体装置 |
KR101896332B1 (ko) | 2016-12-13 | 2018-09-07 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
JP6996082B2 (ja) * | 2016-12-22 | 2022-01-17 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7144329B2 (ja) | 2017-01-25 | 2022-09-29 | ローム株式会社 | 半導体装置 |
CN106876471B (zh) * | 2017-03-31 | 2019-12-17 | 西安电子科技大学 | 双槽umosfet器件 |
JP6911486B2 (ja) * | 2017-04-20 | 2021-07-28 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
WO2019092871A1 (ja) * | 2017-11-13 | 2019-05-16 | 新電元工業株式会社 | ワイドギャップ半導体装置 |
US11342435B2 (en) | 2017-12-14 | 2022-05-24 | Shindengen Electric Manufacturing Co., Ltd. | Wide-gap semiconductor device |
CN110047908B (zh) * | 2018-01-16 | 2023-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
DE102018103973B4 (de) | 2018-02-22 | 2020-12-03 | Infineon Technologies Ag | Siliziumcarbid-halbleiterbauelement |
DE102019111308A1 (de) | 2018-05-07 | 2019-11-07 | Infineon Technologies Ag | Siliziumcarbid halbleiterbauelement |
US20210305369A1 (en) * | 2018-08-07 | 2021-09-30 | Rohm Co., Ltd. | SiC SEMICONDUCTOR DEVICE |
CN109192779B (zh) * | 2018-08-28 | 2021-10-26 | 电子科技大学 | 一种碳化硅mosfet器件及其制造方法 |
DE102018124740A1 (de) | 2018-10-08 | 2020-04-09 | Infineon Technologies Ag | Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements |
JP7101101B2 (ja) | 2018-11-15 | 2022-07-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10586845B1 (en) | 2018-11-16 | 2020-03-10 | Infineon Technologies Ag | SiC trench transistor device and methods of manufacturing thereof |
US10985248B2 (en) | 2018-11-16 | 2021-04-20 | Infineon Technologies Ag | SiC power semiconductor device with integrated Schottky junction |
US10903322B2 (en) | 2018-11-16 | 2021-01-26 | Infineon Technologies Ag | SiC power semiconductor device with integrated body diode |
KR102472577B1 (ko) * | 2018-12-14 | 2022-11-29 | 산켄덴키 가부시키가이샤 | 반도체 장치 |
CN110828555A (zh) * | 2019-11-18 | 2020-02-21 | 重庆大学 | 一种非对称异质结碳化硅槽型场氧功率mos器件 |
DE102020202034A1 (de) | 2020-02-18 | 2021-08-19 | Robert Bosch Gesellschaft mit beschränkter Haftung | Vertikaler Feldeffekttransistor, Verfahren zum Herstellen desselben und Bauelement aufweisend vertikale Feldeffekttransistoren |
EP4136679A4 (en) * | 2020-04-17 | 2024-01-17 | Hrl Lab Llc | VERTICAL DIAMOND MOSFET AND METHOD FOR PRODUCING SAME |
US11411084B2 (en) | 2020-07-09 | 2022-08-09 | Kabushiki Kaisha Toshiba | Semiconductor device, inverter circuit, drive device, vehicle, and elevator |
DE112020007553T5 (de) * | 2020-08-25 | 2023-08-10 | Mitsubishi Electric Corporation | Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit |
KR20220124944A (ko) * | 2021-03-04 | 2022-09-14 | 현대자동차주식회사 | 쇼트키 배리어 다이오드 및 이의 제조 방법 |
WO2022200338A1 (en) * | 2021-03-22 | 2022-09-29 | Hitachi Energy Switzerland Ag | Power semiconductor device |
CN114122139B (zh) * | 2021-11-30 | 2024-01-26 | 电子科技大学 | 具有集成二极管的碳化硅mosfet器件及制造方法 |
CN114284345B (zh) * | 2021-12-23 | 2023-09-15 | 电子科技大学 | 一种优化导通电阻的集成肖特基vdmos器件 |
US20230411446A1 (en) * | 2022-06-21 | 2023-12-21 | Wolfspeed, Inc. | Gate trench power semiconductor devices having trench shielding patterns formed during the well implant and related methods |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07118542B2 (ja) | 1988-09-19 | 1995-12-18 | 三洋電機株式会社 | 縦型mosfet |
JP3156300B2 (ja) * | 1991-10-07 | 2001-04-16 | 株式会社デンソー | 縦型半導体装置 |
JPH08204179A (ja) | 1995-01-26 | 1996-08-09 | Fuji Electric Co Ltd | 炭化ケイ素トレンチmosfet |
US6998678B2 (en) * | 2001-05-17 | 2006-02-14 | Infineon Technologies Ag | Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode |
JP2003017701A (ja) * | 2001-07-04 | 2003-01-17 | Denso Corp | 半導体装置 |
JP3620513B2 (ja) * | 2002-04-26 | 2005-02-16 | 日産自動車株式会社 | 炭化珪素半導体装置 |
US7282739B2 (en) | 2002-04-26 | 2007-10-16 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device |
JP2005285913A (ja) * | 2004-03-29 | 2005-10-13 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
DE102004057235B4 (de) * | 2004-11-26 | 2007-12-27 | Infineon Technologies Ag | Vertikaler Trenchtransistor und Verfahren zu dessen Herstellung |
EP1909326A4 (en) * | 2005-07-26 | 2009-05-06 | Panasonic Corp | SEMICONDUCTOR ELEMENT AND ELECTRICAL DEVICE |
JP5167593B2 (ja) | 2006-03-23 | 2013-03-21 | 富士電機株式会社 | 半導体装置 |
JP5036569B2 (ja) * | 2008-01-09 | 2012-09-26 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP5721308B2 (ja) | 2008-03-26 | 2015-05-20 | ローム株式会社 | 半導体装置 |
JP5530602B2 (ja) | 2008-04-09 | 2014-06-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2010109221A (ja) | 2008-10-31 | 2010-05-13 | Rohm Co Ltd | 半導体装置 |
US8188484B2 (en) | 2008-12-25 | 2012-05-29 | Rohm Co., Ltd. | Semiconductor device |
JP5588671B2 (ja) | 2008-12-25 | 2014-09-10 | ローム株式会社 | 半導体装置の製造方法 |
-
2012
- 2012-02-01 WO PCT/JP2012/052285 patent/WO2012105609A1/ja active Application Filing
- 2012-02-01 US US13/983,157 patent/US9184286B2/en active Active
- 2012-02-01 JP JP2012555931A patent/JP5858933B2/ja active Active
-
2015
- 2015-06-01 JP JP2015111720A patent/JP6065335B2/ja active Active
- 2015-10-21 US US14/919,699 patent/US9406744B2/en active Active
-
2016
- 2016-07-20 US US15/214,792 patent/US9698216B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9184286B2 (en) | 2015-11-10 |
JPWO2012105609A1 (ja) | 2014-07-03 |
US9406744B2 (en) | 2016-08-02 |
WO2012105609A1 (ja) | 2012-08-09 |
US20130313635A1 (en) | 2013-11-28 |
US9698216B2 (en) | 2017-07-04 |
US20160043167A1 (en) | 2016-02-11 |
JP2015173290A (ja) | 2015-10-01 |
JP5858933B2 (ja) | 2016-02-10 |
US20160329397A1 (en) | 2016-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6065335B2 (ja) | 半導体装置 | |
JP5858934B2 (ja) | 半導体パワーデバイスおよびその製造方法 | |
JP5498431B2 (ja) | 半導体装置およびその製造方法 | |
US20220140095A1 (en) | Semiconductor device and method for manuracturing the same | |
JP6164636B2 (ja) | 半導体装置 | |
WO2011078346A1 (ja) | SiC電界効果トランジスタ | |
US11257901B2 (en) | Semiconductor device with voltage resistant structure | |
JP6090805B2 (ja) | 半導体装置およびその製造方法 | |
WO2013018760A1 (ja) | 半導体装置およびその製造方法 | |
JP2019165206A (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
JP6168370B2 (ja) | SiC電界効果トランジスタ | |
JP2014038963A (ja) | 半導体装置 | |
JP2012059931A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6065335 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |