JP6065335B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6065335B2
JP6065335B2 JP2015111720A JP2015111720A JP6065335B2 JP 6065335 B2 JP6065335 B2 JP 6065335B2 JP 2015111720 A JP2015111720 A JP 2015111720A JP 2015111720 A JP2015111720 A JP 2015111720A JP 6065335 B2 JP6065335 B2 JP 6065335B2
Authority
JP
Japan
Prior art keywords
region
trench
source
gate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015111720A
Other languages
English (en)
Other versions
JP2015173290A (ja
Inventor
佑紀 中野
佑紀 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015111720A priority Critical patent/JP6065335B2/ja
Publication of JP2015173290A publication Critical patent/JP2015173290A/ja
Application granted granted Critical
Publication of JP6065335B2 publication Critical patent/JP6065335B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置に関する。
近年、Ｓｉ半導体に代わるパワーデバイス材料として、Ｓｉ半導体に比べて高耐圧化、大電流化、低オン抵抗化などを実現できるＳｉＣ（シリコンカーバイト：炭化ケイ素）半導体が注目されている（たとえば、特許文献１参照）。
ＳｉＣパワーデバイスは、たとえば、モータ制御システム、電力変換システムなどに組み込まれる各種インバータ回路のスイッチング素子として利用される。
モータ制御回路などでは、ＳｉＣパワーデバイス（スイッチング素子）をオフにしてモータコイルに流れる電流を遮断したとき、モータコイルの電磁誘導により、モータコイルに発生する逆起電力をダイオードにより消費させる。
具体的には、デバイスに内在するｐ型チャネル領域とｎ型ドレイン領域とのｐｎ接合による寄生ダイオード（ボディダイオード）の整流作用により、逆起電力に起因する電流を還流電流としてモータコイルに流すことで、高い逆起電力がスイッチング素子に印加されることを防止している。
特開２００７−２５８４６５号公報
ｐｎボディダイオードのｐ型チャネル領域からｎ型ドレイン領域に正孔（ホール）が移動して電流が流れる際、ｎ型ドレイン領域内では、多数キャリヤの電子と、ｐ型チャネル領域から移動した正孔とが再結合する場合がある。そして、結合時に生じるエネルギーによってＳｉＣの結晶欠陥が拡張し、ＳｉＣパワーデバイスのオン抵抗が上昇するおそれがある。また、ＳｉＣのｐｎボディダイオードはＶｆ（順方向電圧）が高いため、損失が高いという不具合もある。
そこで本発明者の研究によれば、ゲートトレンチとは異なる位置において、ｎ型ソース領域からｐ型チャネル領域を貫通してｎ型ドレイン領域に達するトレンチを形成し、当該トレンチ内に露出するｎ型ドレイン領域に対してソース電極をショットキー接合させる対策が考えられる。この対策によれば、逆起電力が生じた際に、当該ショットキー接合に優先的に電流を流すことができ、ｐｎチャネルダイオードに流れる電流を少なくするか、またはなくすことができるかもしれない。
しかしながら、ドレイン領域におけるソース電極との接触面はソース電極と同電位になるため、当該接触面周辺では、等電位線の間隔が非常に狭くなる。その結果、ゲート絶縁膜に電界が集中して、ゲート絶縁膜の絶縁破壊を生じるおそれがある。
本発明の目的は、オン抵抗の上昇を抑制することができ、さらに耐圧を向上させることができる半導体装置を提供することである。
上記目的を達成するための本発明の一の局面に係る半導体装置は、ワイドバンドギャップ半導体からなる半導体層を有する半導体装置であって、前記半導体層は、前記半導体層の表面側に露出するように形成された第１導電型のソース領域と、前記ソース領域に対して前記半導体層の裏面側に前記ソース領域に接するように形成された第２導電型のチャネル領域と、前記チャネル領域に対して前記半導体層の前記裏面側に前記チャネル領域に接するように形成された第１導電型のドレイン領域と、前記半導体層の前記表面から前記ソース領域および前記チャネル領域を貫通して前記ドレイン領域に達し、側面および底面を有するソーストレンチと、前記チャネル領域に接するように形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記チャネル領域に対向するゲート電極と、前記ソーストレンチの前記側面または前記底面に選択的に形成された第２導電型の第１耐圧保持領域とを含み、前記ソーストレンチ内において前記ドレイン領域に接合され、前記チャネル領域と前記ドレイン領域とのｐｎ接合により形成されるボディダイオードの拡散電位よりも低い接合障壁を、前記ドレイン領域との接合により形成する障壁形成層を含む。
このワイドバンドギャップ半導体（たとえば、バンドギャップＥｇが２ｅＶ以上、好ましくは、２．５ｅＶ〜７ｅＶ）が採用された半導体装置は、たとえば、スイッチング素子として利用される。この場合、ソース領域−ドレイン領域間にドレイン領域側が正となる電圧が印加された状態で、ゲート電圧がオン／オフされることによって、負荷に流す電流がオン／オフされる。
負荷が誘導性であるときには、負荷に流れる電流を遮断すると（つまり、ゲート電圧がオフにされると）、負荷に逆起電力が発生する。この逆起電力に起因して、ソース領域側が正となる電圧が、ソース領域−ドレイン領域間にかかる場合がある。
このような場合に、障壁形成層とドレイン領域との接合部に優先的に電流が流れ、ボディダイオードに流れる電流を少なくするか、またはなくすことができる。こうして半導体装置を流れた電流は、たとえば、還流電流として負荷に流すことができる。
このように、オフ時の電流は、障壁形成層を通るから、チャネル領域とドレイン領域との間でのキャリヤの移動はほとんど生じない。そのため、ドレイン領域内での正孔と電子との再結合を抑制または防止することができる。その結果、ワイドバンドギャップ半導体の結晶欠陥の拡張を抑制することができるので、トランジスタのオン抵抗の上昇を抑制することができる。
しかも本発明の一の局面に係る半導体装置では、ソーストレンチの側面または底面において、第１耐圧保持領域がドレイン領域に選択的に形成されている。これにより、第１耐圧保持領域とドレイン領域との接合（ｐｎ接合）により形成されるボディダイオードを、障壁形成層とドレイン領域との接合部に対して半導体層の裏面側に形成することができる。したがて、当該ボディダイオードに生じる空乏層を、ソーストレンチの付近に発生させることができる。この空乏層の存在により、ゲート電極を基準とする高い電位の等電位面をゲート絶縁膜から遠ざけることができる。その結果、ゲート絶縁膜にかかる電界を小さくすることができるので、絶縁破壊を抑制することができる。
前記障壁形成層は、ワイドバンドギャップ半導体からなる前記ドレイン領域に対してヘテロ接合またはショットキー接合を形成することにより、ドレイン領域との間にボディダイオードの拡散電位よりも低い接合障壁を形成する層であってもよい。たとえば、ヘテロ接合を形成する場合、前記障壁形成層は、Ｐｏｌｙ−Ｓｉからなることが好ましく、一方、ショットキー接合を形成する場合、前記障壁形成層は、Ｎｉ、Ｔｉ、ＡｌおよびＭｏからなる群から選択される１種からなることが好ましい。
また、前記半導体層は、前記半導体層の前記表面から前記ソース領域および前記チャネル領域を貫通して前記ドレイン領域に達し、側面および底面を有する格子状のゲートトレンチと、格子状の前記ゲートトレンチにより区画され、複数の角部を有する多角柱状の単位セルを複数含み、当該各単位セルが、前記ソース領域、前記チャネル領域および前記ドレイン領域を有しており、前記ゲート絶縁膜は、前記ゲートトレンチの前記側面および前記底面上に形成されており、前記ゲート電極は、前記ゲート絶縁膜を介して前記チャネル領域に対向するように、前記ゲートトレンチに埋め込まれており、前記第１耐圧保持領域は、前記ドレイン領域を前記ソーストレンチの前記底面に露出させるように、前記ソーストレンチの一部の領域において、前記側面と前記底面とが交わる前記ソーストレンチのエッジ部に選択的に形成されており、前記障壁形成層は、前記ソーストレンチの前記底面に露出する前記ドレイン領域に接合されていることが好ましい。
この構成に関して、本発明者らは、トレンチゲート型ＭＩＳトランジスタにおいて、ターンオフ時におけるゲート絶縁膜の絶縁破壊のメカニズムについて、鋭意検討した。
具体的には、半導体装置がオフの状態（つまり、ゲート電圧が０Ｖの状態）において、ソース領域と、ドレインとして機能するドレイン領域との間（ソース−ドレイン間）にドレイン領域が（＋）側となる電圧が印加されると、ゲート電極とドレイン領域との間に介在するゲート絶縁膜に電界がかかる。この電界は、ゲート電極とドレイン領域との電位差に起因して生じるものである。そして、ゲートトレンチの底部においては、ゲート電極を基準（０Ｖ）として非常に高い電位の等電位面が分布し、しかも等電位面の間隔が小さいため、非常に大きな電界が生じる。そのため、デバイス耐圧ほどの電圧がソース−ドレイン間に印加され続けると、ゲート絶縁膜におけるゲートトレンチの底部上の箇所が、その大きさの電界集中に耐え切れず、絶縁破壊を起こすといったメカニズムである。
そこで、この半導体装置では、ソーストレンチの底面において障壁形成層をドレイン領域に接合させている。一方、第１耐圧保持領域をソーストレンチのエッジ部に形成することにより、ソーストレンチのエッジ部付近にボディダイオードを形成することができる。これにより、当該ボディダイオードに発生する空乏層をゲートトレンチとソーストレンチとの間に広げることができるので、ゲートトレンチとソーストレンチとの間における等電位面の密集を防止することができる。その結果、ゲートトレンチの底部にかかる電界を小さくでき、ゲート絶縁膜にかかる電界を小さくすることができる。よって、ゲート絶縁膜の破壊を抑制することができる。
また、前記半導体層は、前記単位セルの前記角部に形成された前記ゲートトレンチのコーナーエッジ部に選択的に形成された第２導電型の第２耐圧保持領域をさらに含むことが好ましい。
ゲートトレンチが格子状に形成されており、当該格子状のゲートトレンチの窓部に多角柱状の単位セルが配列されている場合は、単位セルの角部に形成されたゲートトレンチのコーナーエッジ部付近において、ゲート絶縁膜の絶縁破壊が特に発生しやすい。したがって、第２耐圧保持領域がコーナーエッジ部に形成されていれば、そのコーナーエッジ部付近におけるゲート絶縁膜の絶縁破壊を効果的に抑制することができる。
第２耐圧保持領域がゲートトレンチのコーナーエッジ部に形成される場合、当該第２耐圧保持領域は、チャネル領域におけるコーナーエッジ部直上の部分に至るように形成されていてもよい。
多角柱状の単位セルでは、ゲート電極に印加する電圧を制御することにより、ゲートトレンチの側面の一部を形成する単位セルの側面に沿ってチャネルが形成される。すなわち、単位セルの角部には、チャネルが形成されないか、形成されても当該チャネルを流れる電流は微量である。したがって、チャネル領域におけるコーナーエッジ部直上の部分に至るように第２耐圧保持領域を形成することにより、デバイスの性能にほとんど影響を与えずに、ゲート絶縁膜の破壊防止効果を一層向上させることができる。
また、第２耐圧保持領域がゲートトレンチのコーナーエッジ部に形成される場合、当該第２耐圧保持領域は、格子状の前記ゲートトレンチの交差部に選択的に形成されていてもよい。
また、前記半導体層は、格子状の前記ゲートトレンチの線状部の底面に形成され、当該線状部の幅よりも狭い幅を有する第２導電型の第３耐圧保持領域をさらに含むことが好ましい。
この構成により、ゲートトレンチの線状部に沿って生じる電界がゲート絶縁膜に作用しても、第３耐圧保持領域とドレイン領域との接合（ｐｎ接合）により生じる空乏層により、当該電界を緩和することができる。その結果、ゲート絶縁膜に生じる電界を、満遍なく緩和することができる。
しかも、第３耐圧保持領域がゲートトレンチの線状部の側面（つまり、単位セルにおいてチャネルが形成される部分）に形成されていないので、デバイスの性能の低下を防止することもできる。
また、前記第３耐圧保持領域の不純物濃度は、第２耐圧保持領域の不純物濃度よりも高いことが好ましい。また、前記第３耐圧保持領域の厚さは、前記第２耐圧保持領域の厚さよりも小さいことが好ましい。
この構成により、チャネル抵抗の上昇を抑制することができる。なお、第２および第３耐圧保持領域の厚さとは、たとえば、前記半導体層の前記表面から前記裏面側に向かう方向に沿う厚さのことである。
また、前記半導体装置は、プレーナゲート型ＭＩＳトランジスタを含んでいてもよい。すなわち、本発明の一の局面に係る半導体装置において、前記チャネル領域は、複数の角部を有する平面視多角形状で前記半導体層の前記表面に露出するように形成されており、当該チャネル領域がマトリクス状に配列されており、前記ソース領域は、各前記チャネル領域の表面に露出するようにウェル状に形成されており、前記ゲート絶縁膜は、前記半導体層の前記表面に露出する前記チャネル領域上に形成されており、前記第１耐圧保持領域は、前記ドレイン領域を前記ソーストレンチの前記底面に露出させるように、前記ソーストレンチの一部の領域において、前記側面と前記底面とが交わる前記ソーストレンチのエッジ部に選択的に形成されており、前記障壁形成層は、前記ソーストレンチの前記底面に露出する前記ドレイン領域に接合されていてもよい。
また、前記半導体層は、隣り合う前記チャネル領域の各間を延びるチャネル間領域と、前記チャネル領域の前記角部に形成された前記チャネル間領域のコーナー部に選択的に形成された第２導電型の第４耐圧保持領域とをさらに含むことが好ましい。
チャネル領域がマトリクス状に形成されているプレーナゲート型ＭＩＳトランジスタでは、チャネル間領域のコーナー部付近において、ゲート絶縁膜の絶縁破壊が特に発生しやすい。したがって、第４耐圧保持領域がチャネル間領域のコーナー部に形成されていれば、そのコーナー部付近におけるゲート絶縁膜の絶縁破壊を効果的に抑制することができる。
しかも、平面視多角形状のチャネル領域では、ゲート電極に印加する電圧を制御することにより、チャネル領域の各辺に沿ってチャネルが形成される。すなわち、チャネル領域の角部には、チャネルが形成されないか、形成されても当該チャネルを流れる電流は微量である。したがって、チャネル間領域におけるコーナー部に第４耐圧保持領域を形成することにより、デバイスの性能にほとんど影響を与えずに、ゲート絶縁膜の破壊防止効果を一層向上させることができる。
また、前記半導体層は、前記チャネル間領域の線状部に形成され、当該線状部の幅よりも狭い幅を有する第２導電型の第５耐圧保持領域をさらに含むことが好ましい。
この構成により、チャネル間領域の線状部に沿って生じる電界がゲート絶縁膜に作用しても、第５耐圧保持領域とドレイン領域との接合（ｐｎ接合）により生じる空乏層により、当該電界を緩和することができる。その結果、ゲート絶縁膜に生じる電界を、満遍なく緩和することができる。
しかも、第５耐圧保持領域がチャネル間領域の線状部の側面（つまり、単位セルにおいてチャネルが形成される部分）に形成されていないので、デバイスの性能の低下を防止することもできる。
また、前記ドレイン領域は、前記ソーストレンチの前記底面が選択的に前記半導体層の前記表面側に突出することにより形成された段部を有していることが好ましい。
これにより、障壁形成層とドレイン領域との接合面積を大きくすることができるので、障壁形成層にかかる電界を小さくすることができる。その結果、障壁形成層とドレイン領域との間でのリーク電流の発生を減らすことができる。
また、本発明の他の局面に係る半導体装置は、ワイドバンドギャップ半導体からなる半導体層と、前記半導体層に形成され、前記半導体層を複数のセルに区画するゲート部とを含み、前記セルは、前記半導体層の表面側から裏面側へ向かってこの順に配置された第１導電型のソース領域、第２導電型のチャネル領域および第１導電型のドレイン領域を有し、前記半導体層の前記表面から前記ソース領域および前記チャネル領域を貫通して最深部が前記ドレイン領域に達する第１ソーストレンチが形成された第１ＭＩＳトランジスタ構造と、前記第１ソーストレンチの内面に選択的に形成された第２導電型の第１耐圧保持領域を有し、当該第１耐圧保持領域と前記ドレイン領域とのｐｎ接合により構成されたｐｎダイオードとを含むｐｎダイオードセルと、前記ドレイン領域と一体な第１導電型のショットキー領域が選択的に露出したショットキーセルとを含み、前記ｐｎダイオードセルおよび前記ショットキーセルに跨って形成され、前記ソース領域に対してオーミック接触を形成し、前記ショットキー領域に対して、前記チャネル領域と前記ドレイン領域とのｐｎ接合により形成されるボディダイオードの拡散電位よりも低いショットキー障壁を形成するソース電極をさらに含む。
このワイドバンドギャップ半導体（たとえば、バンドギャップＥｇが２ｅＶ以上、好ましくは、２．５ｅＶ〜７ｅＶ）が採用された半導体装置は、たとえば、スイッチング素子として利用される。この場合、ソース領域−ドレイン領域間にドレイン領域側が正となる電圧が印加された状態で、ゲート電圧がオン／オフされることによって、負荷に流す電流がオン／オフされる。
負荷が誘導性であるときには、負荷に流れる電流を遮断すると（つまり、ゲート電圧がオフにされると）、負荷に逆起電力が発生する。この逆起電力に起因して、ソース領域側が正となる電圧が、ソース領域−ドレイン領域間にかかる場合がある。
このような場合に、ショットキー領域とソース電極との接合部（ショットキーバリアダイオード）に優先的に電流が流れ、ボディダイオードに流れる電流を少なくするか、またはなくすことができる。こうして半導体装置を流れた電流は、たとえば、還流電流として負荷に流すことができる。
このように、オフ時の電流は、ショットキーセルのショットキーバリアダイオードを通るから、チャネル領域とドレイン領域との間でのキャリヤの移動はほとんど生じない。そのため、ドレイン領域内での正孔と電子との再結合を抑制または防止することができる。その結果、ワイドバンドギャップ半導体の結晶欠陥の拡張を抑制することができるので、トランジスタのオン抵抗の上昇を抑制することができる。また、ボディダイオードに流れる電流を少なくするか、またはなくすことができるので、半導体装置が動作する際の損失を低減することができる。
しかも本発明の半導体装置では、第１ソーストレンチの内面に第１耐圧保持領域が選択的に形成されている。これにより、第１耐圧保持領域とドレイン領域との接合（ｐｎ接合）により形成されるボディダイオードを形成することができる。従って、当該ボディダイオードに生じる空乏層を、第１ソーストレンチの付近に発生させることができる。この空乏層の存在により、高い電位の等電位面をゲート部から遠ざけることができる。その結果、ゲート部における絶縁破壊を防止することができる。
また、本発明の他の局面に係る半導体装置では、前記ソース電極は、ワイドバンドギャップ半導体からなる前記ショットキー領域に対してヘテロ接合またはショットキー接合を形成することにより、ショットキー領域との間にボディダイオードの拡散電位よりも低い接合障壁を形成する障壁形成層を有していてもよい。
つまり、本発明の他の局面に係る半導体装置においてソース電極は、ショットキー領域との間にショットキー障壁を形成してショットキーバリアダイオードを形成する金属電極、半導体層のバンドギャップとは異なるバンドギャップを有する異種半導体からなり、ショットキー領域に対してヘテロ接合（バンドギャップ差を利用してショットキー領域との間に電位障壁を形成する接合）してヘテロ接合ダイオードを形成する半導体電極のいずれをも含む概念である。また、ショットキー領域とは、ソース電極との間にヘテロ接合を形成する領域も含む概念である。
たとえば、ヘテロ接合を形成する場合、前記障壁形成層は、ポリシリコンからなることが好ましく、一方、ショットキー接合を形成する場合、前記障壁形成層は、Ｎｉ、Ｔｉ、ＡｌおよびＭｏからなる群から選択される１種からなることが好ましい。
また、本発明の他の局面に係る半導体装置では、前記ｐｎダイオードセルにおいて前記第１耐圧保持領域は、前記第１ソーストレンチの底面から前記ソーストレンチの側面に沿って前記チャネル領域に至るように形成されており、前記ｐｎダイオードセルは、前記第１ソーストレンチの前記底面に形成され、前記第１耐圧保持領域よりも不純物濃度が高い第２導電型のチャネルコンタクト領域をさらに含むことが好ましい。
この構成により、第１耐圧保持領域を介してｐｎダイオードセルのチャネル領域に対してコンタクトをとることができる（電気的に接続することができる）。
また、本発明の他の局面に係る半導体装置では、前記ｐｎダイオードセルにおいて前記第１ソーストレンチは、前記半導体層の前記表面から前記チャネル領域までの深さの第１上層トレンチと、前記第１上層トレンチよりも幅が狭く、前記チャネル領域から前記ドレイン領域までの深さの第１下層トレンチとを含む２段構造を有しており、前記ｐｎダイオードセルは、前記第１上層トレンチと前記第１下層トレンチとの段差部分に露出する前記チャネル領域に形成され、前記チャネル領域よりも不純物濃度が高い第２導電型のチャネルコンタクト領域をさらに含むことが好ましい。
この構成により、ｐｎダイオードセルの第１ＭＩＳトランジスタ構造のチャネル領域に対して直接コンタクトをとることができる。その結果、チャネル領域の電位を精密に制御することができる。
また、本発明の他の局面に係る半導体装置では、前記ショットキーセルは、前記半導体層の表面側から裏面側へ向かってこの順に配置された第１導電型のソース領域、第２導電型のチャネル領域および第１導電型のドレイン領域を有し、前記半導体層の前記表面から前記ソース領域および前記チャネル領域を貫通して前記ドレイン領域に達する第２ソーストレンチが形成された第２ＭＩＳトランジスタ構造と、前記第２ソーストレンチの側面と底面とが交わって形成された前記第２ソーストレンチのエッジ部に選択的に形成された第２耐圧保持領域とをさらに含み、前記ショットキー領域は、前記第２耐圧保持領域で取り囲まれた前記第２ソーストレンチの底面に形成されていることが好ましい。
これにより、第２耐圧保持領域とドレイン領域との接合（ｐｎ接合）により形成されるボディダイオードを形成することができる。従って、当該ボディダイオードに生じる空乏層を、第２ソーストレンチの付近に発生させることができる。この空乏層の存在により、高い電位の等電位面をゲート部から遠ざけることができる。その結果、ゲート部における絶縁破壊を防止することができる。
また、本発明の他の局面に係る半導体装置では、前記ショットキー領域は、当該ショットキー領域と前記第２耐圧保持領域との接合部から発生する空乏層が繋がらない面積で形成されていることが好ましく、たとえば、前記ショットキーセルの面積が、前記ｐｎダイオードセルの面積よりも大きいことが好ましい。
この構成によれば、ショットキーバリアダイオード（ヘテロ接合ダイオード）が動作するときに、その電流路が当該空乏層で閉じられることを防止することができる。その結果、ショットキーバリアダイオード（ヘテロ接合ダイオード）の低オン抵抗化を達成することができる。
また、本発明の他の局面に係る半導体装置では、前記ショットキーセルにおいて前記第２ソーストレンチは、前記半導体層の前記表面から前記チャネル領域までの深さの第２上層トレンチと、前記第２上層トレンチよりも幅が狭く、前記チャネル領域から前記ドレイン領域までの深さの第２下層トレンチとを含む２段構造を有しており、前記第２耐圧保持領域は、前記第２下層トレンチの側面に沿って前記チャネル領域に至るように形成されており、前記ショットキーセルは、前記第２上層トレンチと前記第２下層トレンチとの段差部分に露出する前記チャネル領域に形成され、前記チャネル領域よりも不純物濃度が高い第２導電型のチャネルコンタクト領域をさらに含むことが好ましい。
この構成により、ショットキーセルの第２ＭＩＳトランジスタ構造のチャネル領域に対して直接コンタクトをとることができる。その結果、チャネル領域の電位を精密に制御することができる。また、第２耐圧保持領域にコンタクトをとることもできる。
また、本発明の他の局面に係る半導体装置では、前記ゲート部は、前記半導体層に形成されたゲートトレンチと、前記ゲートトレンチの内面に形成されたゲート絶縁膜と、前記ゲートトレンチにおいて前記ゲート絶縁膜の内側に形成されたゲート電極とを含んでいてもよいし、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と含んでいてもよい。
前記ゲートトレンチが格子状に形成されている場合、前記半導体装置は、前記ゲートトレンチの交差部を介して前記ｐｎダイオードセルおよび前記ショットキーセルに跨るように形成され、前記第１耐圧保持領域と前記第２耐圧保持領域とを電気的に接続する第２導電型の中継領域をさらに含むことが好ましい。
この構成によれば、中継領域を介してショットキーセルのチャネル領域にコンタクトをとることができる。
また、本発明の他の局面に係る半導体装置では、前記ショットキーセルは、前記ｐｎダイオードセルに取り囲まれていることが好ましい。
また、前記ゲート部が、前記ｐｎダイオードセルを互いに同じ大きさで行列状に配列させる格子状に形成されている場合、前記ショットキーセルは、前記ｐｎダイオードセル４つ分または９つ分に相当する面積を有していることが好ましい。
また、本発明の他の局面に係る半導体装置では、前記ショットキーセルおよび前記ｐｎダイオードセルは、四角状に形成された四角形セルを含んでいてもよいし、六角形に形成された六角形セルを含んでいてもよいし、ストライプ状に形成されたストライプセルを含んでいてもよい。
図１（ａ）（ｂ）は、本発明の第１実施形態に係るトレンチゲート型ＭＩＳトランジスタの模式的な平面図であって、図１（ａ）は全体図、図１（ｂ）は内部拡大図をそれぞれ示す。 図２は、図１（ａ）（ｂ）に示すトレンチゲート型ＭＩＳトランジスタの断面図であって、図１（ｂ）の切断線Ａ−ＡおよびＢ−Ｂでの切断面をそれぞれ示す。 図３Ａは、図２に示すトレンチゲート型ＭＩＳトランジスタの製造工程の一部を示す模式的な断面図であって、図２と同じ位置での切断面を示す。 図３Ｂは、図３Ａの次の工程を示す図である。 図３Ｃは、図３Ｂの次の工程を示す図である。 図３Ｄは、図３Ｃの次の工程を示す図である。 図３Ｅは、図３Ｄの次の工程を示す図である。 図３Ｆは、図３Ｅの次の工程を示す図である。 図４は、図２に示すトレンチゲート型ＭＩＳトランジスタの変形例を示す模式的な断面図である。 図５（ａ）（ｂ）は、本発明の第２実施形態に係るプレーナゲート型ＭＩＳトランジスタの模式的な平面図であって、図５（ａ）は全体図、図５（ｂ）は内部拡大図をそれぞれ示す。 図６は、図５（ａ）（ｂ）に示すプレーナゲート型ＭＩＳトランジスタの断面図であって、図５（ｂ）の切断線Ｃ−ＣおよびＤ−Ｄでの切断面をそれぞれ示す。 図７Ａは、図６に示すプレーナゲート型ＭＩＳトランジスタの製造工程の一部を示す模式的な断面図であって、図６と同じ位置での切断面を示す。 図７Ｂは、図７Ａの次の工程を示す図である。 図７Ｃは、図７Ｂの次の工程を示す図である。 図７Ｄは、図７Ｃの次の工程を示す図である。 図７Ｅは、図７Ｄの次の工程を示す図である。 図７Ｆは、図７Ｅの次の工程を示す図である。 図８は、図６に示すプレーナゲート型ＭＩＳトランジスタの変形例を示す模式的な断面図である。 図９（ａ）（ｂ）は、本発明の第３実施形態に係るトレンチゲート型ＭＩＳトランジスタの模式的な平面図であって、図９（ａ）は全体図、図９（ｂ）は内部拡大図をそれぞれ示す。 図１０は、図９（ａ）（ｂ）のトレンチゲート型ＭＩＳトランジスタの断面図であって、図９（ｂ）の切断線Ｅ−Ｅ、Ｆ−ＦおよびＧ−Ｇでの切断面をそれぞれ示す。 図１１Ａは、図１０のトレンチゲート型ＭＩＳトランジスタの製造工程の一部を示す模式的な断面図であって、図１０と同じ位置での切断面を示す。 図１１Ｂは、図１１Ａの次の工程を示す図である。 図１１Ｃは、図１１Ｂの次の工程を示す図である。 図１１Ｄは、図１１Ｃの次の工程を示す図である。 図１１Ｅは、図１１Ｄの次の工程を示す図である。 図１１Ｆは、図１１Ｅの次の工程を示す図である。 図１２は、本発明の第４実施形態に係るトレンチゲート型ＭＩＳトランジスタの模式的な断面図であって、図１０と同じ位置での切断面を示す。 図１３Ａは、図１２のトレンチゲート型ＭＩＳトランジスタの製造工程の一部を示す模式的な断面図であって、図１２と同じ位置での切断面を示す。 図１３Ｂは、図１３Ａの次の工程を示す図である。 図１３Ｃは、図１３Ｂの次の工程を示す図である。 図１３Ｄは、図１３Ｃの次の工程を示す図である。 図１３Ｅは、図１３Ｄの次の工程を示す図である。 図１３Ｆは、図１３Ｅの次の工程を示す図である。 図１３Ｇは、図１３Ｆの次の工程を示す図である。 図１４（ａ）（ｂ）は、本発明の第３実施形態に係るプレーナゲート型ＭＩＳトランジスタの模式的な平面図であって、図１４（ａ）は全体図、図１４（ｂ）は内部拡大図をそれぞれ示す。 図１５は、図１４（ａ）（ｂ）のプレーナゲート型ＭＩＳトランジスタの断面図であって、図１４（ｂ）の切断線Ｈ−ＨおよびＩ−Ｉでの切断面をそれぞれ示す。 図１６（ａ）（ｂ）は、本発明の第４実施形態に係るトレンチゲート型ＭＩＳトランジスタの模式的な平面図であって、図１６（ａ）は全体図、図１６（ｂ）は内部拡大図をそれぞれ示す。 図１７は、図１６（ａ）（ｂ）のトレンチゲート型ＭＩＳトランジスタの断面図であって、図１６（ｂ）の切断線Ｊ−ＪおよびＫ−Ｋでの切断面をそれぞれ示す。 図１８（ａ）（ｂ）は、図９（ａ）（ｂ）のＭＩＳトランジスタのレイアウトの変形例を示す図であって、図１８（ａ）は全体図、図１８（ｂ）は内部拡大図をそれぞれ示す。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１（ａ）（ｂ）は、本発明の第１実施形態に係るトレンチゲート型ＭＩＳトランジスタの模式的な平面図であって、図１（ａ）は全体図、図１（ｂ）は内部拡大図をそれぞれ示す。図２は、図１（ａ）（ｂ）に示すトレンチゲート型ＭＩＳトランジスタの断面図であって、図１（ｂ）の切断線Ａ−ＡおよびＢ−Ｂでの切断面をそれぞれ示す。
ＭＩＳトランジスタ１は、ＳｉＣが採用されたトレンチゲート型ＤＭＩＳＦＥＴ（Double diffused Metal Insulator Semiconductor Field Effect Transistor）であり、たとえば、図１（ａ）に示すように、平面視正方形のチップ状である。チップ状のＭＩＳトランジスタ１は、図１（ａ）の紙面における上下左右方向の長さがそれぞれ数ｍｍ程度である。
ＭＩＳトランジスタ１の表面には、ソースパッド２が形成されている。ソースパッド２は、四隅が外方へ湾曲した平面視略正方形状であり、ＭＩＳトランジスタ１の表面のほぼ全域を覆うように形成されている。このソースパッド２には、その一辺の中央付近に除去領域３が形成されている。この除去領域３は、ソースパッド２が形成されていない領域である。
除去領域３には、ゲートパッド４が配置されている。ゲートパッド４とソースパッド２との間には間隔が設けられており、これらは互いに絶縁されている。
次に、ＭＩＳトランジスタ１の内部構造について説明する。
ＭＩＳトランジスタ１は、ｎ+型（たとえば、濃度が１×１０18〜１×１０21ｃｍ-3）のＳｉＣからなる基板５を備えている。基板５は、第１実施形態では、ＭＩＳトランジスタ１のドレインとして機能し、その表面６（上面）がＳｉ面であり、その裏面７（下面）がＣ面である。
基板５の表面６には、基板５よりも低濃度のｎ-型（たとえば、濃度が１×１０15〜１×１０17ｃｍ-3）のＳｉＣからなるエピタキシャル層８が積層されている。半導体層としてのエピタキシャル層８の厚さは、たとえば、１μｍ〜１００μｍである。エピタキシャル層８は、基板５上に、いわゆるエピタキシャル成長によって形成されている。Ｓｉ面である表面６上に形成されるエピタキシャル層８は、Ｓｉ面を成長主面として成長させられる。したがって、成長により形成されるエピタキシャル層８の表面９は、基板５の表面６と同様、Ｓｉ面である。
ＭＩＳトランジスタ１には、図１（ａ）に示すように、平面視でエピタキシャル層８の中央部に配置され、ＭＩＳトランジスタ１として機能する活性領域１０と、この活性領域１０を取り囲むトランジスタ周辺領域１１が形成されている。
活性領域１０において、エピタキシャル層８の表層部には、ｐ型（たとえば、濃度が１．０×１０16ｃｍ-3〜１．０×１０19ｃｍ-3）のチャネル領域１２が、行方向および列方向に一定のピッチで行列状（マトリクス状）に配列されて多数形成されている。各チャネル領域１２は、平面視正方形状であり、たとえば、図１（ｂ）の紙面における上下左右方向の長さがそれぞれ７．２μｍ程度である。
一方、エピタキシャル層８における、チャネル領域１２に対して基板５側の領域は、エピタキシャル成長後のままの状態が維持された、ｎ-型のドレイン領域１３となっている。
各チャネル領域１２には、その表面９側のほぼ全域にｎ+型（たとえば、濃度が１×１０18〜１×１０21ｃｍ-3）のソース領域１４が形成されている。
そして、各チャネル領域１２を取り囲むように、エピタキシャル層８の表面９から各ソース領域１４およびチャネル領域１２を貫通してドレイン領域１３に達するゲートトレンチ１５が格子状に形成されている。
具体的には、ゲートトレンチ１５は、隣り合うチャネル領域１２の各間を、各チャネル領域１２の４つの側面に沿って行方向および列方向のそれぞれに直線状に延びる線状部１６と、行方向に延びる線状部１６と列方向に延びる線状部１６とが交差する交差部１７とを含んでいる。交差部１７は、平面視で２行２列に配列されたチャネル領域１２に着目したとき、配列された４つのチャネル領域１２の内側の角に取り囲まれ、チャネル領域１２の四辺の延長線により区画される平面視正方形状の部分である。また、ゲートトレンチ１５は、互いに対向する側面１８と底面１９とが湾曲面を介して連続する断面Ｕ字状である。
これにより、エピタキシャル層８には、格子状のゲートトレンチ１５で取り囲まれる各窓部分に、４つの角部２０を有する直方体形状（平面視正方形状）の単位セル２１が多数形成されている。単位セル２１では、ゲートトレンチ１５の深さ方向がゲート長方向であり、そのゲート長方向に直交する各単位セル２１の周方向がゲート幅方向である。
ゲートトレンチ１５の内面には、その全域を覆うように、ＳｉＯ2からなるゲート絶縁膜２２が形成されている。
そして、ゲート絶縁膜２２の内側をｎ型不純物が高濃度にドーピングされたポリシリコン材料で埋め尽くすことにより、ゲートトレンチ１５内にゲート電極２３が埋設されている。こうして、ソース領域１４とドレイン領域１３とが、エピタキシャル層８の表面９に垂直な縦方向にチャネル領域１２を介して離間して配置された、縦型ＭＩＳトランジスタ構造が構成されている。
また、各単位セル２１の中央部には、エピタキシャル層８の表面９から各ソース領域１４およびチャネル領域１２を貫通してドレイン領域１３に達する、平面視正方形状のソーストレンチ２４が形成されている。ソーストレンチ２４の深さは、第１実施形態では、ゲートトレンチ１５と同じである。また、ソーストレンチ２４も、ゲートトレンチ１５同様、互いに対向する側面２５と底面２６とが湾曲面を介して連続する断面Ｕ字状である。
また、エピタキシャル層８には、エピタキシャル層８にｐ型不純物をインプランテーションすることにより形成された、ｐ型のゲート耐圧保持領域２７および第１耐圧保持領域としてのソース耐圧保持領域２８が形成されている。
ゲート耐圧保持領域２７は、格子状のゲートトレンチ１５に沿って形成されており、ゲートトレンチ１５の交差部１７に形成された第２耐圧保持領域としての第１領域２９と、ゲートトレンチ１５の線状部１６に形成された第３耐圧保持領域としての第２領域３０とを一体的に含んでいる。
第１領域２９は、交差部１７におけるゲートトレンチ１５の底面１９および当該底面１９から交差部１７に臨む４つの単位セル２１の各角部２０の下部に形成されたゲートトレンチ１５のコーナーエッジ部３１を経て、コーナーエッジ部３１直上のチャネル領域１２に至るように形成されている。すなわち、第１領域２９は、平面視では、ゲートトレンチ１５の交差部１７よりもやや大きい正方形状に形成されていて、その各角が、当該交差部１７に臨む４つの単位セル２１の各角部２０にそれぞれ入り込んでいる。また、第１領域２９の濃度は、チャネル領域１２の濃度よりも高く、ドレイン領域１３の濃度よりも高く、たとえば、１×１０17〜９×１０19ｃｍ-3である。また、第１領域２９におけるゲートトレンチ１５の底面から基板５へ向かう方向に沿う厚さＴ1は、たとえば、０．８μｍ程度である。
第２領域３０は、平面視で隣り合う交差部１７の各辺中央同士を繋ぐ一定幅の直線状に形成されていて、線状部１６の幅（互いに向き合うゲートトレンチ１５の側面間の距離（たとえば、１μｍ）よりも狭い幅（たとえば、０．８μｍ）を有している。また、第２領域３０の濃度は、チャネル領域１２の濃度よりも高く、第１領域２９よりも高く、たとえば、２×１０17〜１×１０20ｃｍ-3である。また、第２領域３０におけるゲートトレンチ１５の底面から基板５へ向かう方向に沿う厚さＴ2は、第１領域２９の厚さＴ1よりも小さく（すなわち、Ｔ1＞Ｔ2）、たとえば、０．７μｍ程度である。
ソース耐圧保持領域２８は、ソーストレンチ２４の底面２６を露出させるように、当該底面２６と側面２５とが交わるソーストレンチ２４のエッジ部３２および当該エッジ部３２からソーストレンチ２４の側面２５の一部を形成するチャネル領域１２に至るように形成されている。
これにより、ソーストレンチ２４の底面２６の中央部には、ドレイン領域１３の一部からなる平面視正方形状のドレイン露出領域３３が形成されている。
また、ソース耐圧保持領域２８の濃度は、ゲート耐圧保持領域２７の第１領域２９と同じである（たとえば、１×１０17〜９×１０19ｃｍ-3。また、ソース耐圧保持領域２８におけるソーストレンチ２４の底面から基板５へ向かう方向に沿う厚さＴ3は、ゲート耐圧保持領域２７の第１領域２９の厚さＴ1と同じである（たとえば、０．８μｍ程度）。
また、トランジスタ周辺領域１１において、エピタキシャル層８の表層部には、マトリクス状に配列された単位セル２１（活性領域１０）を取り囲むように、活性領域１０から間隔を開けてｐ型のガードリング３４が複数本（第１実施形態では、４本）形成されている。これらのガードリング３４は、ｐ型のチャネル領域１２を形成する工程と同一のイオン注入工程で形成することができる。
各ガードリング３４は、平面視において、ＭＩＳトランジスタ１の外周に沿う平面視四角環状に形成されている。
エピタキシャル層８上には、ゲート電極２３を被覆するように、ＳｉＯ2からなる層間絶縁膜３５が積層されている。
層間絶縁膜３５およびゲート絶縁膜２２には、ソーストレンチ２４よりも大径のコンタクトホール３６が形成されている。これにより、コンタクトホール３６内には、各単位セル２１のソーストレンチ２４の全体（すなわち、ソーストレンチ２４の側面２５および底面２６）およびエピタキシャル層８の表面９におけるソーストレンチ２４の周縁部が露出していて、表面９と底面２６との高低差に応じた段差が形成されている。
層間絶縁膜３５上には、ソース電極３７が形成されている。ソース電極３７は、各コンタクトホール３６を介して、すべての単位セル２１のソーストレンチ２４に一括して入り込んでいて、各単位セル２１において、ソーストレンチ２４の底側から順にドレイン露出領域３３、ソース耐圧保持領域２８、チャネル領域１２およびソース領域１４に接触している。すなわち、ソース電極３７は、すべての単位セル２１に対して共通の配線となっている。
そして、このソース電極３７上には層間絶縁膜（図示せず）が形成されており、その層間絶縁膜（図示せず）を介して、ソース電極３７がソースパッド２（図１（ａ）参照）に電気的に接続されている。一方、ゲートパッド４（図１（ａ）参照）は、当該層間絶縁膜（図示せず）上に引き回されたゲート配線（図示せず）を介して、ゲート電極２３に電気的に接続されている。
また、ソース電極３７は、エピタキシャル層８との接触側から順に、障壁形成層としてのポリシリコン層３８、中間層３９およびメタル層４０を有している。
ポリシリコン層３８は、不純物がドーピングされたドープトポリシリコンを用いて形成されたドープ層であり、たとえば、１×１０15ｃｍ-3以上、好ましくは、１×１０19〜１×１０21ｃｍ-3の高濃度で不純物がドーピングされた高濃度ドープ層である。ポリシリコン層３８をドープ層（高濃度ドープ層を含む）として形成するときの不純物としては、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）などのｎ型不純物、Ａｌ（アルミニウム）、Ｂ（ホウ素）などのｐ型不純物を用いることができる。また、ポリシリコン層３８の厚さは、たとえば、５０００Å〜１００００Åである。
また、ポリシリコン層３８は、第１実施形態では、コンタクトホール３６内に露出する単位セル２１の表面全域を覆うように形成されていて、ソーストレンチ２４内でドレイン露出領域３３、ソース耐圧保持領域２８およびソース領域１４の全てに接触している。
すなわち、ポリシリコン層３８は、ソーストレンチ２４の側面２５においてソース耐圧保持領域２８に接し、側面２５およびエピタキシャル層８の表面９におけるソーストレンチ２４の周縁部においてソース領域１４に接する第１部分４１と、ソーストレンチ２４の底面２６においてドレイン露出領域３３に接する第２部分４２とを有している。
そして、ポリシリコン層３８は、第１部分４１が、ソース耐圧保持領域２８およびソース領域１４の両方との間にオーミック接合を形成している。一方で、第２部分４２が、ドレイン露出領域３３との間に、ＭＩＳトランジスタ１に内在するボディダイオード４３（チャネル領域１２とドレイン領域１３との接合により形成されるｐｎダイオード）の拡散電位（たとえば、２．８ｅＶ〜３．２ｅＶ）よりも接合障壁の小さいヘテロ接合（たとえば、接合障壁の高さが１ｅＶ〜１．５ｅＶ）を形成している。
中間層３９は、ポリシリコン層３８上に積層されたメタル層であり、Ｔｉ（チタン）を含有する層の単層またはＴｉを含有する層を含む複数の層からなる。Ｔｉを含有する層は、Ｔｉ、ＴｉＮ（窒化チタン）などを用いて形成することができる。また、中間層３９の厚さは、たとえば、２００ｎｍ〜５００ｎｍである。
メタル層４０は、中間層３９上に積層されており、たとえば、Ａｌ（アルミニウム）、Ａｕ（金）、Ａｇ（銀）、Ｃｕ（銅）、Ｍｏ（モリブデン）、それらの合金およびそれらを含有するメタル材料を用いて形成することができる。メタル層４０は、ソース電極３７の最表層をなしている。また、メタル層４０の厚さは、たとえば、１μｍ〜５μｍである。
上記のようなポリシリコン層３８、中間層３９およびメタル層４０の組み合わせとしては、第１実施形態では、Ｐｏｌｙ−Ｓｉ（ポリシリコン層３８）、Ｔｉ（中間層３９）、ＴｉＮ（中間層３９）およびＡｌ（メタル層４０）が順に積層される積層構造（Ｐｏｌｙ−Ｓｉ／Ｔｉ／ＴｉＮ／Ａｌ）である。また、これらに加えて、メタル層４０がＭｏ層を有していることが好ましい。Ｍｏは融点が高いので、メタル層４０にＭｏ層が含まれていれば、ソース電極３７に大電流が流れたときに生じる熱によるメタル層４０の溶損を抑制することができる。
基板５の裏面７には、その全域を覆うようにドレイン電極４４が形成されている。このドレイン電極４４は、すべての単位セル２１に対して共通の電極となっている。ドレイン電極４４としては、たとえば、基板５側から順にＴｉ、Ｎｉ、ＡｕおよびＡｇが積層された積層構造（Ｔｉ／Ｎｉ／Ａｕ／Ａｇ）を適用することができる。
図３Ａ〜図３Ｆは、図２に示すトレンチゲート型ＭＩＳトランジスタの製造工程の一部を示す模式的な断面図であって、図２と同じ位置での切断面を示す。
ＭＩＳトランジスタ１を製造するには、図３Ａに示すように、ＣＶＤ法、ＬＰＥ法、ＭＢＥ法などのエピタキシャル成長法により、基板５の表面６（Ｓｉ面）上に、ｎ型不純物（たとえば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等）をドーピングしながらＳｉＣ結晶が成長させられる。これにより、基板５上に、ｎ-型のエピタキシャル層８が形成される。
続いて、ｐ型不純物（たとえば、Ａｌ（アルミニウム）、Ｂ（ホウ素）等）が、エピタキシャル層８の表面９からエピタキシャル層８の内部にインプランテーション（注入）される。
続いて、ｎ型不純物が、エピタキシャル層８の表面９からエピタキシャル層８の内部にインプランテーション（注入）される。
続いて、たとえば、１４００℃〜２０００℃でエピタキシャル層８が熱処理される。これにより、エピタキシャル層８の表層部に注入されたｐ型不純物およびｎ型不純物のイオンが活性化され、注入された箇所に応じて、チャネル領域１２、ソース領域１４およびガードリング３４が同時に形成される。また、エピタキシャル層８の基層部には、エピタキシャル成長後のままの状態を維持するドレイン領域１３が形成される。
次に、図３Ｂに示すように、エピタキシャル層８が、ゲートトレンチ１５およびソーストレンチ２４を形成すべき領域に開口を有するマスクを用いてエッチングされる。これにより、エピタキシャル層８が表面９（Ｓｉ面）からドライエッチングされて、ゲートトレンチ１５およびソーストレンチ２４が同時に形成される。それとともに、エピタキシャル層８に多数の単位セル２１が形成される。なお、エッチングガスとしては、たとえば、ＳＦ6（六フッ化硫黄）およびＯ2（酸素）を含む混合ガス（ＳＦ6／Ｏ2ガス）、ＳＦ6、Ｏ2およびＨＢｒ（臭化水素）を含む混合ガス（ＳＦ6／Ｏ2／ＨＢｒガス）を用いることができる。
次に、図３Ｃに示すように、ゲートトレンチ１５の交差部１７およびソーストレンチ２４のエッジ部３２を露出させる開口を有する第１レジスト４５が、エピタキシャル層８上に形成される。これにより、ゲートトレンチ１５の線状部１６およびソーストレンチ２４の底面２６の中央部（ドレイン露出領域３３を形成すべき部分）は、第１レジスト４５で覆われることとなる。
続いて、第１レジスト４５の開口から露出するゲートトレンチ１５の交差部１７およびソーストレンチ２４へ向けて、ｐ型不純物がインプランテーション（注入）される。この際、ゲートトレンチ１５（交差部１７）の側面１８およびソーストレンチ２４の側面２５はいずれも第１レジスト４５で覆われていないので、ｐ型不純物は、側面１８，２５にも注入されることとなる。一方、ゲートトレンチ１５の線状部１６およびソーストレンチ２４の底面２６の中央部（ドレイン露出領域３３を形成すべき部分）は第１レジスト４５で保護されるので、これらの部分へのｐ型不純物の注入を防止することができる。その後、たとえば、１４００℃〜２０００℃でエピタキシャル層８が熱処理される。これにより、ドレイン領域１３に注入されたｐ型不純物のイオンが活性化され、ゲート耐圧保持領域２７の第１領域２９およびソース耐圧保持領域２８が同時に形成される。また、ソーストレンチ２４の底面２６における第１レジスト４５で覆われていた部分に、ドレイン露出領域３３が形成される。
次に、図３Ｄに示すように、ゲート耐圧保持領域２７の第２領域３０を形成すべき領域に開口を有する第２レジスト４６が、エピタキシャル層８上に形成される。これにより、ゲートトレンチ１５の交差部１７の側面１８および底面１９、ならびにソーストレンチ２４の側面２５および底面２６は、第２レジスト４６で覆われることとなる。
続いて、第２レジスト４６の開口から露出するゲートトレンチ１５の線状部１６へ向けて、ｐ型不純物がインプランテーション（注入）される。この際、側面１８および底面１９、ならびに側面２５および底面２６は第２レジスト４６で保護されるので、これらの部分へのｐ型不純物の注入を防止することができる。その後、たとえば、１４００℃〜２０００℃でエピタキシャル層８が熱処理される。これにより、ドレイン領域１３に注入されたｐ型不純物のイオンが活性化され、ゲート耐圧保持領域２７の第２領域３０が形成される。
次に、図３Ｅに示すように、ＣＶＤ法により、ＳｉＯ2材料がエピタキシャル層８の上方から堆積される。これにより、ゲート絶縁膜２２が形成される。
続いて、ＣＶＤ法により、ドーピングされたポリシリコン材料がエピタキシャル層８の上方から堆積される。ポリシリコン材料の堆積は、少なくともゲートトレンチ１５およびソーストレンチ２４が埋め尽くされるまで続けられる。その後、堆積したポリシリコン材料が、エッチバック面がエピタキシャル層８の表面９に対して面一になるまでエッチバックされる。続いて、ソーストレンチ２４内に残存するポリシリコン材料のみがドライエッチングにより除去される。これにより、ゲートトレンチ１５内に残存するポリシリコン材料からなるゲート電極２３が形成される。
次に、図３Ｆに示すように、ＣＶＤ法により、ＳｉＯ2材料がエピタキシャル層８の上方から堆積される。これにより、層間絶縁膜３５が形成される。続いて、公知のパターニング技術により、層間絶縁膜３５およびゲート絶縁膜２２が連続してパターニングされる。これにより、層間絶縁膜３５およびゲート絶縁膜２２にコンタクトホール３６が形成される。
続いて、ＣＶＤ法により、ポリシリコン材料がコンタクトホール３６を埋め尽くすまで堆積される。この後、堆積されたポリシリコン材料に対してｎ型またはｐ型不純物がインプランテーション（注入）される。このときの注入条件は、不純物の種類により異なるが、たとえば、加速エネルギーが１０ｋｅＶ〜１００ｋｅＶである。
この後、中間層３９、メタル層４０、ドレイン電極４４などが形成されることにより、図２に示すＭＩＳトランジスタ１が得られる。
このＭＩＳトランジスタ１は、たとえば、電動モータ（誘導性負荷の一例）の駆動回路（インバータ回路）のスイッチング素子として利用される。この場合、ソースパッド２（ソース電極３７）とドレイン電極４４との間（ソース−ドレイン間）にドレイン側が正となるドレイン電圧が印加された状態で、ゲートパッド４に所定の電圧（ゲート閾値電圧以上の電圧）がオン／オフされることによって、電動モータに流す電流をオン／オフするスイッチングを行なう。
電動モータに流れる電流を遮断すると（つまり、ゲート電圧がオフにされると）、電動モータのモータコイルに逆起電力が発生する。この逆起電力に起因して、ソース側が正となる電圧が、ソース−ドレイン間にかかる場合がある。
このような場合に、ボディダイオード４３の整流作用により、電流が、たとえば還流電流としてモータコイルに流れると、以下の不具合がある。
つまり、ボディダイオード４３を構成するｐ型チャネル領域１２からｎ型ドレイン領域１３に正孔（ホール）が移動して電流が流れると、ｎ型ドレイン領域１３においてゲートトレンチ１５付近（たとえば、ゲートトレンチ１５の側方）では、多数キャリヤの電子と、ｐ型チャネル領域１２から移動した正孔とが再結合する場合がある。そのため、その結合により生じるエネルギーによって、エピタキシャル層８のＳｉＣの結晶欠陥が、エピタキシャル層８の積層方向に平行な方向に拡張し、オン時のドレイン電流の経路（たとえば、チャネル）に達するおそれがある。そうすると、このＭＩＳトランジスタ１が、チャネル領域１２におけるゲートトレンチ１５の側面１８付近にチャネルを形成してスイッチング動作する際、オン抵抗が上昇するおそれがある。
そこで、第１実施形態では、ポリシリコン層３８がドレイン領域１３（ドレイン露出領域３３）に対してヘテロ接合を形成している。そのため、ポリシリコン層３８の第２部分４２とドレイン領域１３とのヘテロ接合部に優先的に電流が流れ、ボディダイオード４３に流れる電流を少なくするか、またはなくすことができる。こうしてＭＩＳトランジスタ１を流れた電流は、たとえば還流電流として電動モータに流すことができる。
このように、オフ時の電流は、ゲートトレンチ１５で取り囲まれた単位セル２１の中央のソーストレンチ２４内に形成されたポリシリコン層３８の第２部分４２からドレイン領域１３へ流れるから、ゲートトレンチ１５付近（すなわち、ｐ型チャネル領域１２とｎ型ドレイン領域１３との間）でのキャリヤの移動はほとんど生じない。そのため、ドレイン領域１３内での正孔と電子との再結合を防止することができる。その結果、エピタキシャル層８におけるＳｉＣの結晶欠陥の拡張を抑制することができるので、トランジスタ１のオン抵抗の上昇を抑制することができる。
また、オフ状態（つまり、ゲート電圧が０Ｖの状態）においては、ゲート電極２３とエピタキシャル層８との間に介在するゲート絶縁膜２２に電界がかかる。
この電界は、ゲート電極２３とエピタキシャル層８との電位差に起因して生じるものである。そして、ゲートトレンチ１５の底面１９においては、ゲート電極２３を基準（０Ｖ）として非常に高い電位の等電位面が分布し、しかも等電位面の間隔が小さいため、非常に大きな電界が生じる。たとえば、ドレイン電圧が９００Ｖであれば、ドレイン電極４４に接する基板５の裏面７付近では９００Ｖの等電位面が分布しており、基板５の裏面７からエピタキシャル層８の表面９側へ向かうにつれて電圧降下を生じるが、ゲートトレンチ１５の底面１９付近では、数十Ｖ程度の等電位面が分布する。そのため、ゲートトレンチ１５の底面１９では、ゲート電極２３側へ向かう非常に大きな電界が生じる。とりわけ、第１実施形態のように、ゲートトレンチ１５が格子状に形成されており、格子状のゲートトレンチ１５の窓部に四角柱状の単位セル２１が配列されている場合は、単位セル２１の各角部２０に形成されたゲートトレンチ１５のコーナーエッジ部３１付近において、ゲート絶縁膜２２の絶縁破壊が特に発生しやすい。
具体的には、ゲートトレンチ１５の交差部１７の対角線上で互いに隣り合うソーストレンチ２４の距離Ｄ1（図２のＡ−Ａ断面参照）は、ゲートトレンチ１５の線状部１６を挟んで互いに隣り合うソーストレンチ２４の距離Ｄ2（図２のＢ−Ｂ断面参照）に比べて大きくなる（たとえば、第１実施形態では、Ｄ1はＤ2の１．４倍）。そのため、相対的に広いスペースがあるゲートトレンチ１５のコーナーエッジ部３１の直下に等電位面が入り込み、等電位面の密集を生じる。その結果、ゲートトレンチ１５のコーナーエッジ部３１付近において、ゲート絶縁膜２２の絶縁破壊が特に発生しやすい。
そこで、第１実施形態のＭＩＳトランジスタ１では、ゲートトレンチ１５のコーナーエッジ部３１にゲート耐圧保持領域２７（第１領域２９）が形成されている。これにより、第１領域２９とドレイン領域１３との接合（ｐｎ接合）により、ゲートトレンチ１５のコーナーエッジ部３１付近にボディダイオード４８を形成することができる。さらにこのＭＩＳトランジスタ１では、各単位セル２１の中央部に形成されたソーストレンチ２４のエッジ部３２に、ソース耐圧保持領域２８が形成されている。そのため、このソース耐圧保持領域２８とドレイン領域１３との接合（ｐｎ接合）により、ソーストレンチ２４のエッジ部３２を取り囲む環状のボディダイオード４９を形成することができる。
これらのボディダイオード４８，４９に発生する空乏層の存在により、ゲートトレンチ１５のコーナーエッジ部３１とソーストレンチ２４のエッジ部３２との間に等電位面が入り込むことを防止でき、ゲート絶縁膜２２から遠ざけることができる。その結果、ゲートトレンチ１５のコーナーエッジ部３１付近における等電位面の密集を防止することができる。その結果、ゲート絶縁膜２２にかかる電界を小さくすることができるので、絶縁破壊を抑制することができる。また、第１領域２９の濃度がドレイン領域１３の濃度よりも高いので、第１領域２９とドレイン領域１３との接合（ｐｎ接合）により生じる空乏層がエピタキシャル層８内に広がり過ぎることを防止することができる。
また、ＭＩＳトランジスタ１では、第１領域２９がコーナーエッジ部３１を経て、コーナーエッジ部３１直上のチャネル領域１２に至るように形成されているが、単位セル２１の角部２０には、チャネルが形成されないか、形成されても当該チャネルを流れる電流は微量である。したがって、チャネル領域１２におけるコーナーエッジ部３１直上の部分に至るようにゲート耐圧保持領域２７（第１領域２９）を形成することにより、デバイスの性能にほとんど影響を与えずに、ゲート絶縁膜２２の破壊防止効果を一層向上させることができる。
一方、ゲートトレンチ１５の線状部１６には、線状部１６の幅よりも狭い幅のゲート耐圧保持領域２７（第２領域３０）が形成されている。これにより、第２領域３０とドレイン領域１３との接合（ｐｎ接合）により生じる空乏層を、ゲートトレンチ１５の線状部１６に沿って発生させることができる。そのため、ゲートトレンチ１５の線状部１６の直下に生じる電界を、当該空乏層により緩和することができる。その結果、ゲート絶縁膜２２に生じる電界を、全体にわたって満遍なく緩和することができる。
しかも、ゲート耐圧保持領域２７（第２領域３０）がゲートトレンチ１５の線状部１６の側面１８（つまり、単位セル２１においてチャネルが形成される部分）に形成されていない。よって、チャネル特性の制御を精度よく行うこともできる。
また、第２領域３０の濃度が第１領域２９の濃度よりも高く、さらに、第２領域３０の厚さＴ2が第１領域２９の厚さＴ1よりも小さい（Ｔ1＞Ｔ2）ので、チャネル抵抗の上昇を防止することもできる。
また、上記の製造方法によれば、ゲート耐圧保持領域２７およびソース耐圧保持領域２８を同時に形成することができる。その結果、ゲート絶縁膜２２の絶縁破壊を防止するためのＭＩＳトランジスタ１の構造を簡単に作製することができる。
なお、ドレイン露出領域３３は、図４のＭＩＳトランジスタ４７のように、ソーストレンチ２４の底面２６の中央部をエピタキシャル層８の表面９と面一になる位置まで突出させることにより、底面２６の周縁部（中央部とは異なる他の部分）との間に段差Ｓ1を有していてもよい。このような構成は、たとえば、図３Ｂに示す工程において、ソーストレンチ２４を環状に形成することにより得ることができる。
この場合には、ポリシリコン層３８とドレイン露出領域３３との接合面積を大きくすることができるので、ポリシリコン層３８にかかる電界を小さくすることができる。その結果、ポリシリコン層３８とドレイン露出領域３３との間でのリーク電流の発生を減らすことができる。
＜第２実施形態＞
図５（ａ）（ｂ）は、本発明の第２実施形態に係るプレーナゲート型ＭＩＳトランジスタの模式的な平面図であって、図５（ａ）は全体図、図５（ｂ）は内部拡大図をそれぞれ示す。図６は、図５（ａ）（ｂ）に示すプレーナゲート型ＭＩＳトランジスタの断面図であって、図５（ｂ）の切断線Ｃ−ＣおよびＤ−Ｄでの切断面をそれぞれ示す。
ＭＩＳトランジスタ５１は、ＳｉＣが採用されたプレーナゲート型ＤＭＩＳＦＥＴであり、たとえば、図５（ａ）に示すように、平面視正方形のチップ状である。チップ状のＭＩＳトランジスタ５１は、図５（ａ）の紙面における上下左右方向の長さがそれぞれ数ｍｍ程度である。
ＭＩＳトランジスタ５１の表面には、ソースパッド５２が形成されている。ソースパッド５２は、四隅が外方へ湾曲した平面視略正方形状であり、ＭＩＳトランジスタ５１の表面のほぼ全域を覆うように形成されている。このソースパッド５２には、その一辺の中央付近に除去領域５３が形成されている。この除去領域５３は、ソースパッド５２が形成されていない領域である。
除去領域５３には、ゲートパッド５４が配置されている。ゲートパッド５４とソースパッド５２との間には間隔が設けられており、これらは互いに絶縁されている。
次に、ＭＩＳトランジスタ５１の内部構造について説明する。
ＭＩＳトランジスタ５１は、ｎ+型（たとえば、濃度が１×１０18〜１×１０21ｃｍ-3）のＳｉＣからなる基板５５を備えている。基板５５は、第２実施形態では、ＭＩＳトランジスタ５１のドレインとして機能し、その表面５６（上面）がＳｉ面であり、その裏面５７（下面）がＣ面である。
基板５５の表面５６には、基板５５よりも低濃度のｎ-型（たとえば、濃度が１×１０15〜１×１０17ｃｍ-3）のＳｉＣからなるエピタキシャル層５８が積層されている。半導体層としてのエピタキシャル層５８の厚さは、たとえば、１μｍ〜１００μｍである。エピタキシャル層５８は、基板５５上に、いわゆるエピタキシャル成長によって形成されている。Ｓｉ面である表面５６上に形成されるエピタキシャル層５８は、Ｓｉ面を成長主面として成長させられる。したがって、成長により形成されるエピタキシャル層５８の表面５９は、基板５５の表面５６と同様、Ｓｉ面である。
ＭＩＳトランジスタ５１には、図５（ａ）に示すように、平面視でエピタキシャル層５８の中央部に配置され、ＭＩＳトランジスタ５１として機能する活性領域６０と、この活性領域６０を取り囲むトランジスタ周辺領域６１が形成されている。
活性領域６０において、エピタキシャル層５８の表層部には、ｐ型（たとえば、濃度が１．０×１０16ｃｍ-3〜１．０×１０19ｃｍ-3）のチャネル領域６２が、行方向および列方向に一定のピッチで行列状（マトリクス状）に配列されて多数形成されている。各チャネル領域６２は、平面視正方形状であり、たとえば、図５（ｂ）の紙面における上下左右方向の長さがそれぞれ７．２μｍ程度である。
一方、エピタキシャル層５８における、チャネル領域６２に対して基板５５側の領域は、エピタキシャル成長後のままの状態が維持された、ｎ-型のドレイン領域６３となっている。
各チャネル領域６２には、その表面５９側のほぼ全域にｎ+型（たとえば、濃度が１×１０18〜１×１０21ｃｍ-3）のソース領域６４が形成されている。
また、活性領域６０において、一定のピッチで行列状に配列されたチャネル領域６２の各間の領域（チャネル間領域６５）は、一定（たとえば、２．８μｍ）幅を有する格子状である。
具体的には、チャネル間領域６５は、隣り合うチャネル領域６２の各間を、各チャネル領域６２の４つの側面に沿って行方向および列方向のそれぞれに直線状に延びる線状部６６と、行方向に延びる線状部６６と列方向に延びる線状部６６とが交差する交差部６７とを含んでいる。交差部６７は、平面視で２行２列に配列されたチャネル領域６２に着目したとき、配列された４つのチャネル領域６２の内側の角に取り囲まれ、チャネル領域６２の四辺の延長線により区画される平面視正方形状の部分である。
これにより、エピタキシャル層５８には、格子状のチャネル間領域６５で取り囲まれる各窓部分に、４つの角部７０を有する平面視正方形状の単位セル７１が多数形成されている。すなわち、チャネル間領域６５の幅方向中央に単位セル７１間の境界が設定されている。各単位セルは、たとえば、図５（ｂ）の紙面における上下左右方向の長さがそれぞれ１０μｍ程度である。各単位セル７１では、チャネル領域６２の深さ方向がゲート長方向であり、そのゲート長方向に直交するチャネル領域６２の周方向がゲート幅方向である。
チャネル間領域６５上には、チャネル間領域６５に沿って、格子状のゲート絶縁膜７２が形成されている。ゲート絶縁膜７２は、隣り合うチャネル領域６２の間に跨っていて、チャネル領域６２におけるソース領域６４を取り囲む部分（チャネル領域６２の周縁部）およびソース領域６４の外周縁を覆っている。ゲート絶縁膜７２は、ＳｉＯ2からなり、その厚さは４００Å程度でほぼ一様である。
ゲート絶縁膜７２上には、ゲート電極７３が形成されている。ゲート電極７３は、格子状のゲート絶縁膜７２に沿って格子状に形成されていて、ゲート絶縁膜７２を挟んで、各チャネル領域６２の周縁部に対向している。ゲート電極７３は、ポリシリコンからなり、たとえば、ｎ型不純物が高濃度にドーピングされている。また、ゲート電極７３の厚さは、たとえば、６０００Å程度である。
各単位セル７１の中央部には、エピタキシャル層５８の表面５９から各ソース領域６４およびチャネル領域６２を貫通してドレイン領域６３に達する、平面視正方形状のソーストレンチ７４が形成されている。ソーストレンチ７４は、互いに対向する側面７５と底面７６とが湾曲面を介して連続する断面Ｕ字状である。
また、エピタキシャル層５８には、エピタキシャル層５８にｐ型不純物をインプランテーションすることにより形成された、ｐ型のゲート耐圧保持領域７７および第１耐圧保持領域としてのソース耐圧保持領域７８が形成されている。
ゲート耐圧保持領域７７は、格子状のチャネル間領域６５に沿って形成されており、チャネル間領域６５の交差部６７に形成された第４耐圧保持領域としての第１領域７９と、チャネル間領域６５の線状部６６に形成された第５耐圧保持領域としての第２領域８０とを一体的に含んでいる。
第１領域７９は、交差部６７に臨む４つの単位セル７１の各角部７０に形成されたチャネル領域６２のコーナー部８１に至るように形成されている。すなわち、第１領域７９は、平面視では、チャネル間領域６５の交差部６７よりもやや大きい正方形状に形成されていて、その各角が、当該交差部６７に臨む４つの単位セル７１の各角部７０にそれぞれ入り込んでいる。また、第１領域７９の濃度は、チャネル領域６２の濃度以上で、ドレイン領域６３の濃度よりも高く、たとえば、１×１０18〜１×１０19ｃｍ-3である。また、第１領域７９におけるエピタキシャル層５８の表面５９から基板５５へ向かう方向に沿う厚さＴ4は、たとえば、０．８μｍ程度である。
第２領域８０は、平面視で隣り合う交差部６７の各辺中央同士を繋ぐ一定幅の直線状に形成されていて、線状部６６の幅（たとえば、３．０μｍ）よりも狭い幅（たとえば、１．５μｍ）を有している。また、第２領域８０の濃度は、チャネル領域６２の濃度よりも高く、第１領域７９よりも高く、たとえば、２×１０18〜２×１０19ｃｍ-3である。また、第２領域８０におけるエピタキシャル層５８の表面５９からから基板５５へ向かう方向に沿う厚さＴ5は、第１領域７９の厚さＴ4以下（すなわち、Ｔ4≧Ｔ5）である。
ソース耐圧保持領域７８は、ソーストレンチ７４の底面７６を露出させるように、当該底面７６と側面７５とが交わるソーストレンチ７４のエッジ部８２および当該エッジ部８２からソーストレンチ７４の側面７５の一部を形成するチャネル領域６２に至るように形成されている。
これにより、ソーストレンチ７４の底面７６の中央部には、ドレイン領域６３の一部からなる平面視正方形状のドレイン露出領域８３が形成されている。
また、ソース耐圧保持領域７８の濃度は、ゲート耐圧保持領域７７の第１領域７９と同じである（たとえば、１×１０18〜１×１０19ｃｍ-3）。また、ソース耐圧保持領域７８におけるソーストレンチ７４の底面から基板５５へ向かう方向に沿う厚さＴ6は、たとえば、０．８μｍ程度であり、ソース耐圧保持領域７８の最深部が、ゲート耐圧保持領域７７（第１領域７９および第２領域８０）の最深部よりも深い位置にある。
また、トランジスタ周辺領域６１において、エピタキシャル層５８の表層部には、マトリクス状に配列された単位セル７１（活性領域６０）を取り囲むように、活性領域６０から間隔を開けてｐ型のガードリング８４が複数本（第２実施形態では、４本）形成されている。これらのガードリング８４は、ｐ型のチャネル領域６２を形成する工程と同一のイオン注入工程で形成することができる。
各ガードリング８４は、平面視において、ＭＩＳトランジスタ５１の外周に沿う平面視四角環状に形成されている。
エピタキシャル層５８上には、ゲート電極７３を被覆するように、ＳｉＯ2からなる層間絶縁膜８５が積層されている。
層間絶縁膜８５およびゲート絶縁膜７２には、ソーストレンチ７４よりも大径のコンタクトホール８６が形成されている。これにより、コンタクトホール８６内には、各単位セル７１のソーストレンチ７４の全体（すなわち、ソーストレンチ７４の側面７５および底面７６）およびエピタキシャル層５８の表面５９におけるソーストレンチ７４の周縁部が露出していて、表面５９と底面７６との高低差に応じた段差が形成されている。
層間絶縁膜８５上には、ソース電極８７が形成されている。ソース電極８７は、各コンタクトホール８６を介して、すべての単位セル７１のソーストレンチ７４に一括して入り込んでいて、各単位セル７１において、ソーストレンチ７４の底側から順にドレイン露出領域８３、ソース耐圧保持領域７８、チャネル領域６２およびソース領域６４に接触している。すなわち、ソース電極８７は、すべての単位セル７１に対して共通の配線となっている。
そして、このソース電極８７上には層間絶縁膜（図示せず）が形成されており、その層間絶縁膜（図示せず）を介して、ソース電極８７がソースパッド５２（図５（ａ）参照）に電気的に接続されている。一方、ゲートパッド５４（図５（ａ）参照）は、当該層間絶縁膜（図示せず）上に引き回されたゲート配線（図示せず）を介して、ゲート電極７３に電気的に接続されている。
また、ソース電極８７は、エピタキシャル層５８との接触側から順に、障壁形成層としてのポリシリコン層８８、中間層８９およびメタル層９０を有している。
ポリシリコン層８８は、不純物がドーピングされたドープトポリシリコンを用いて形成されたドープ層であり、たとえば、１×１０15ｃｍ-3以上、好ましくは、１×１０19〜１×１０21ｃｍ-3の高濃度で不純物がドーピングされた高濃度ドープ層である。ポリシリコン層８８をドープ層（高濃度ドープ層を含む）として形成するときの不純物としては、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）などのｎ型不純物、Ａｌ（アルミニウム）、Ｂ（ホウ素）などのｐ型不純物を用いることができる。また、ポリシリコン層８８の厚さは、たとえば、５０００Å〜１００００Åである。
また、ポリシリコン層８８は、第２実施形態では、コンタクトホール８６内に露出する単位セル７１の表面全域を覆うように形成されていて、ソーストレンチ７４内でドレイン露出領域８３、ソース耐圧保持領域７８およびソース領域６４の全てに接触している。
すなわち、ポリシリコン層８８は、ソーストレンチ７４の側面７５においてソース耐圧保持領域７８に接し、側面７５およびエピタキシャル層５８の表面５９におけるソーストレンチ７４の周縁部においてソース領域６４に接する第１部分９１と、ソーストレンチ７４の底面７６においてドレイン露出領域８３に接する第２部分９２とを有している。
そして、ポリシリコン層８８は、第１部分９１が、ソース耐圧保持領域７８およびソース領域６４の両方との間にオーミック接合を形成している。一方で、第２部分９２が、ドレイン露出領域８３との間に、ＭＩＳトランジスタ５１に内在するボディダイオード９３（ソース耐圧保持領域７８とドレイン領域６３との接合により形成されるｐｎダイオード）の拡散電位（たとえば、２．８ｅＶ〜３．２ｅＶ）よりも接合障壁の小さいヘテロ接合（たとえば、接合障壁の高さが１ｅＶ〜１．５ｅＶ）を形成している。
中間層８９は、ポリシリコン層８８上に積層されたメタル層であり、Ｔｉ（チタン）を含有する層の単層またはＴｉを含有する層を含む複数の層からなる。Ｔｉを含有する層は、Ｔｉ、ＴｉＮ（窒化チタン）などを用いて形成することができる。また、中間層８９の厚さは、たとえば、２００ｎｍ〜５００ｎｍである。
メタル層９０は、中間層８９上に積層されており、たとえば、Ａｌ（アルミニウム）、Ａｕ（金）、Ａｇ（銀）、Ｃｕ（銅）、Ｍｏ（モリブデン）、それらの合金およびそれらを含有するメタル材料を用いて形成することができる。メタル層９０は、ソース電極８７の最表層をなしている。また、メタル層９０の厚さは、たとえば、１μｍ〜５μｍである。
上記のようなポリシリコン層８８、中間層８９およびメタル層９０の組み合わせとしては、第２実施形態では、Ｐｏｌｙ−Ｓｉ（ポリシリコン層８８）、Ｔｉ（中間層８９）、ＴｉＮ（中間層８９）およびＡｌ（メタル層９０）が順に積層される積層構造（Ｐｏｌｙ−Ｓｉ／Ｔｉ／ＴｉＮ／Ａｌ）である。また、これらに加えて、メタル層９０がＭｏ層を有していることが好ましい。Ｍｏは融点が高いので、メタル層９０にＭｏ層が含まれていれば、ソース電極８７に大電流が流れたときに生じる熱によるメタル層９０の溶損を抑制することができる。
基板５５の裏面５７には、その全域を覆うようにドレイン電極９４が形成されている。このドレイン電極９４は、すべての単位セル７１に対して共通の電極となっている。ドレイン電極９４としては、たとえば、基板５５側から順にＴｉ、Ｎｉ、ＡｕおよびＡｇが積層された積層構造（Ｔｉ／Ｎｉ／Ａｕ／Ａｇ）を適用することができる。
図７Ａ〜図７Ｆは、図６に示すプレーナゲート型ＭＩＳトランジスタの製造工程の一部を示す模式的な断面図であって、図６と同じ位置での切断面を示す。
ＭＩＳトランジスタ５１を製造するには、図７Ａに示すように、ＣＶＤ法、ＬＰＥ法、ＭＢＥ法などのエピタキシャル成長法により、基板５５の表面５６（Ｓｉ面）上に、ｎ型不純物（たとえば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等）をドーピングしながらＳｉＣ結晶が成長させられる。これにより、基板５５上に、ｎ-型のエピタキシャル層５８が形成される。
続いて、ｐ型不純物（たとえば、Ａｌ（アルミニウム）、Ｂ（ホウ素）等）が、エピタキシャル層５８の表面５９からエピタキシャル層５８の内部にインプランテーション（注入）される。
続いて、ｎ型不純物が、エピタキシャル層５８の表面５９からエピタキシャル層５８の内部にインプランテーション（注入）される。
続いて、たとえば、１４００℃〜２０００℃でエピタキシャル層５８が熱処理される。これにより、エピタキシャル層５８の表層部に注入されたｐ型不純物およびｎ型不純物のイオンが活性化され、注入された箇所に応じて、チャネル領域６２、ソース領域６４およびガードリング８４が同時に形成される。また、エピタキシャル層５８の基層部には、エピタキシャル成長後のままの状態を維持するドレイン領域６３が形成される。また、チャネル間領域６５が同時に形成されて、エピタキシャル層５８に多数の単位セル７１が形成される。
次に、図７Ｂに示すように、エピタキシャル層５８が、ソーストレンチ７４を形成すべき領域に開口を有するマスクを用いてエッチングされる。これにより、エピタキシャル層５８が表面５９（Ｓｉ面）からドライエッチングされて、ソーストレンチ７４が形成される。なお、エッチングガスとしては、たとえば、ＳＦ6（六フッ化硫黄）およびＯ2（酸素）を含む混合ガス（ＳＦ6／Ｏ2ガス）、ＳＦ6、Ｏ2およびＨＢｒ（臭化水素）を含む混合ガス（ＳＦ6／Ｏ2／ＨＢｒガス）を用いることができる。
次に、図７Ｃに示すように、チャネル間領域６５の交差部６７およびソーストレンチ７４のエッジ部８２を露出させる開口を有する第１レジスト９５が、エピタキシャル層５８上に形成される。これにより、チャネル間領域６５の線状部６６およびソーストレンチ７４の底面７６の中央部（ドレイン露出領域８３を形成すべき部分）は、第１レジスト９５で覆われることとなる。
続いて、第１レジスト９５の開口から露出するチャネル間領域６５の交差部６７およびソーストレンチ７４へ向けて、ｐ型不純物がインプランテーション（注入）される。この際、ソーストレンチ７４の側面７５は第１レジスト９５で覆われていないので、ｐ型不純物は、側面７５にも注入されることとなる。一方、チャネル間領域６５の線状部６６およびソーストレンチ７４の底面７６の中央部（ドレイン露出領域８３を形成すべき部分）は第１レジスト９５で保護されるので、これらの部分へのｐ型不純物の注入を防止することができる。その後、たとえば、１４００℃〜２０００℃でエピタキシャル層５８が熱処理される。これにより、ドレイン領域６３に注入されたｐ型不純物のイオンが活性化され、ゲート耐圧保持領域７７の第１領域７９およびソース耐圧保持領域７８が同時に形成される。また、ソーストレンチ７４の底面７６における第１レジスト９５で覆われていた部分に、ドレイン露出領域８３が形成される。
次に、図７Ｄに示すように、ゲート耐圧保持領域７７の第２領域８０を形成すべき領域に開口を有する第２レジスト９６が、エピタキシャル層５８上に形成される。これにより、チャネル間領域６５の交差部６７、ならびにソーストレンチ７４の側面７５および底面７６は、第２レジスト９６で覆われることとなる。
続いて、第２レジスト９６の開口から露出するチャネル間領域６５の線状部６６へ向けて、ｐ型不純物がインプランテーション（注入）される。この際、チャネル間領域６５の交差部６７、ならびに側面７５および底面７６は第２レジスト９６で保護されるので、これらの部分へのｐ型不純物の注入を防止することができる。その後、たとえば、１４００℃〜２０００℃でエピタキシャル層５８が熱処理される。これにより、ドレイン領域６３に注入されたｐ型不純物のイオンが活性化され、ゲート耐圧保持領域７７の第２領域８０が形成される。
次に、図７Ｅに示すように、ＣＶＤ法により、ＳｉＯ2材料がエピタキシャル層５８の上方から堆積される。これにより、ゲート絶縁膜７２が形成される。
続いて、ＣＶＤ法により、ドーピングされたポリシリコン材料がエピタキシャル層５８の上方から堆積される。その後、公知のパターニング技術により、堆積したポリシリコン材料がパターニングされることにより、ゲート電極７３が形成される。
次に、図７Ｆに示すように、ＣＶＤ法により、ＳｉＯ2材料がエピタキシャル層５８の上方から堆積される。これにより、層間絶縁膜８５が形成される。続いて、公知のパターニング技術により、層間絶縁膜８５およびゲート絶縁膜７２が連続してパターニングされる。これにより、層間絶縁膜８５およびゲート絶縁膜７２にコンタクトホール８６が形成される。
続いて、ＣＶＤ法により、ポリシリコン材料がコンタクトホール８６を埋め尽くすまで堆積される。この後、堆積されたポリシリコン材料に対してｎ型またはｐ型不純物がインプランテーション（注入）される。このときの注入条件は、不純物の種類により異なるが、たとえば、加速エネルギーが１０ｋｅＶ〜１００ｋｅＶである。
この後、中間層８９、メタル層９０、ドレイン電極９４などが形成されることにより、図６に示すＭＩＳトランジスタ５１が得られる。
このＭＩＳトランジスタ５１の構造によっても、前述の第１実施形態のＭＩＳトランジスタ１と同様の作用効果を発現することができる。
すなわち、第２実施形態では、ポリシリコン層８８がドレイン領域６３（ドレイン露出領域８３）に対してヘテロ接合を形成している。そのため、ソース−ドレイン間に逆起電力がかかった場合、ポリシリコン層８８の第２部分９２とドレイン領域６３とのヘテロ接合部に優先的に電流が流れ、ボディダイオード９３に流れる電流を少なくするか、またはなくすことができる。こうしてＭＩＳトランジスタ５１を流れた電流は、たとえば還流電流として電動モータに流すことができる。
このように、オフ時の電流は、チャネル間領域６５で取り囲まれた単位セル７１の中央のソーストレンチ７４内に形成されたポリシリコン層８８の第２部分９２からドレイン領域６３へ流れるから、チャネル間領域６５付近（すなわち、ｐ型チャネル領域６２とｎ型ドレイン領域６３との間）でのキャリヤの移動はほとんど生じない。そのため、ドレイン領域６３内での正孔と電子との再結合を防止することができる。その結果、エピタキシャル層５８におけるＳｉＣの結晶欠陥の拡張を抑制することができるので、トランジスタ５１のオン抵抗の上昇を抑制することができる。
また、オフ状態（つまり、ゲート電圧が０Ｖの状態）においては、とりわけ、第２実施形態のように、チャネル間領域６５が格子状に形成されており、格子状のチャネル間領域６５の窓部に平面視四角形状の単位セル７１が配列されている場合は、単位セル７１の各角部７０に形成されたチャネル領域６２のコーナー部８１付近において、ゲート絶縁膜７２の絶縁破壊が特に発生しやすい。
具体的には、チャネル間領域６５の交差部６７の対角線上で互いに隣り合うソーストレンチ７４の距離Ｄ3（図６のＣ−Ｃ断面参照）は、チャネル間領域６５の線状部６６を挟んで互いに隣り合うソーストレンチ７４の距離Ｄ4（図６のＤ−Ｄ断面参照）に比べて大きくなる（たとえば、第２実施形態では、Ｄ3はＤ4の１．４倍）。そのため、相対的に広いスペースがあるチャネル領域６２のコーナー部８１の直下に等電位面が入り込み、等電位面の密集を生じる。その結果、チャネル領域６２のコーナー部８１付近において、ゲート絶縁膜７２の絶縁破壊が特に発生しやすい。
そこで、第２実施形態のＭＩＳトランジスタ５１では、チャネル領域６２のコーナー部８１にゲート耐圧保持領域７７（第１領域７９）が形成されている。これにより、第１領域７９とドレイン領域６３との接合（ｐｎ接合）により、チャネル領域６２のコーナー部８１付近にボディダイオード９８を形成することができる。さらにこのＭＩＳトランジスタ５１では、各単位セル７１の中央部に形成されたソーストレンチ７４のエッジ部８２に、ソース耐圧保持領域７８が形成されている。そのため、このソース耐圧保持領域７８とドレイン領域６３との接合（ｐｎ接合）により、ソーストレンチ７４のエッジ部８２を取り囲む環状のボディダイオード９９を形成することができる。
これらのボディダイオード９８，９９に発生する空乏層の存在により、チャネル領域６２のコーナー部８１とソーストレンチ７４のエッジ部８２との間に等電位面が入り込むことを防止でき、ゲート絶縁膜７２から遠ざけることができる。その結果、チャネル領域６２のコーナー部８１付近における等電位面の密集を防止することができる。その結果、ゲート絶縁膜７２にかかる電界を小さくすることができるので、絶縁破壊を抑制することができる。また、第１領域７９の濃度がドレイン領域６３の濃度よりも高いので、第１領域７９とドレイン領域６３との接合（ｐｎ接合）により生じる空乏層がエピタキシャル層５８内に広がり過ぎることを防止することができる。
一方、チャネル間領域６５の線状部６６には、線状部６６の幅よりも狭い幅のゲート耐圧保持領域７７（第２領域８０）が形成されている。これにより、第２領域８０とドレイン領域６３との接合（ｐｎ接合）により生じる空乏層を、チャネル間領域６５の線状部６６に沿って発生させることができる。そのため、チャネル間領域６５の線状部６６の直下に生じる電界を、当該空乏層により緩和することができる。その結果、ゲート絶縁膜７２に生じる電界を、全体にわたって満遍なく緩和することができる。
しかも、ゲート耐圧保持領域７７（第２領域８０）がチャネル領域６２の周縁部（つまり、単位セル７１においてチャネルが形成される部分）に形成されていない。よって、チャネル特性の制御を精度よく行うこともできる。
なお、ドレイン露出領域８３は、図８のＭＩＳトランジスタ９７のように、ソーストレンチ７４の底面７６の中央部をエピタキシャル層５８の表面５９と面一になる位置まで突出させることにより、底面７６の周縁部（中央部とは異なる他の部分）との間に段差Ｓ2を有していてもよい。このような構成は、たとえば、図７Ｂに示す工程において、ソーストレンチ７４を環状に形成することにより得ることができる。
この場合には、ポリシリコン層８８とドレイン露出領域８３との接合面積を大きくすることができるので、ポリシリコン層８８にかかる電界を小さくすることができる。その結果、ポリシリコン層８８とドレイン露出領域８３との間でのリーク電流の発生を減らすことができる。
＜第３実施形態＞
図９（ａ）（ｂ）は、本発明の第３実施形態に係るトレンチゲート型ＭＩＳトランジスタ１０１の模式的な平面図であって、図９（ａ）は全体図、図９（ｂ）は内部拡大図をそれぞれ示す。図１０は、図９（ａ）（ｂ）のトレンチゲート型ＭＩＳトランジスタ１０１の断面図であって、図９（ｂ）の切断線Ｅ−Ｅ、Ｆ−ＦおよびＧ−Ｇでの切断面をそれぞれ示す。
ＭＩＳトランジスタ１０１は、ＳｉＣが採用されたトレンチゲート型ＤＭＩＳＦＥＴ（Double diffused Metal Insulator Semiconductor Field Effect Transistor）であり、たとえば、図９（ａ）に示すように、平面視正方形のチップ状である。チップ状のＭＩＳトランジスタ１０１は、図９（ａ）の紙面における上下左右方向の長さがそれぞれ数ｍｍ程度である。
ＭＩＳトランジスタ１０１の表面には、ソースパッド１０２が形成されている。ソースパッド１０２は、四隅が外方へ湾曲した平面視略正方形状であり、ＭＩＳトランジスタ１０１の表面のほぼ全域を覆うように形成されている。このソースパッド１０２には、その一辺の中央付近に除去領域１０３が形成されている。この除去領域１０３は、ソースパッド１０２が形成されていない領域である。
除去領域１０３には、ゲートパッド１０４が配置されている。ゲートパッド１０４とソースパッド１０２との間には間隔が設けられており、これらは互いに絶縁されている。
次に、ＭＩＳトランジスタ１０１の内部構造について説明する。
ＭＩＳトランジスタ１０１は、ｎ+型（たとえば、濃度が１×１０18〜１×１０21ｃｍ-3）のＳｉＣからなる基板１０５を備えている。基板１０５は、第３実施形態では、ＭＩＳトランジスタ１０１のドレインとして機能し、その表面１０６（上面）がＳｉ面であり、その裏面１０７（下面）がＣ面である。
基板１０５の表面１０６には、基板１０５よりも低濃度のｎ-型（たとえば、濃度が１×１０15〜１×１０17ｃｍ-3）のＳｉＣからなるエピタキシャル層１０８が積層されている。半導体層としてのエピタキシャル層１０８の厚さは、たとえば、１μｍ〜１００μｍである。エピタキシャル層１０８は、基板１０５上に、いわゆるエピタキシャル成長によって形成されている。Ｓｉ面である表面上に形成されるエピタキシャル層１０８は、Ｓｉ面を成長主面として成長させられる。したがって、成長により形成されるエピタキシャル層１０８の表面１０９は、基板１０５の表面１０６と同様、Ｓｉ面である。
ＭＩＳトランジスタ１０１には、図９（ａ）に示すように、平面視でエピタキシャル層１０８の中央部に配置され、ＭＩＳトランジスタ１０１として機能する活性領域１１０と、この活性領域１１０を取り囲むトランジスタ周辺領域１１１が形成されている。
活性領域１１０において、エピタキシャル層１０８にはゲートトレンチ１１２が格子状に形成されている（図９（ｂ）参照）。このゲートトレンチ１１２によりエピタキシャル層１０８は、それぞれが四角状（正方形状）の複数のセル１１３に区画されている。
複数のセル１１３は、ショットキーセル１１４と、ショットキーセル１１４よりも相対的に平面面積の小さいｐｎダイオードセル１１５とを含む。たとえばショットキーセル１１４は、ｐｎダイオードセル１１５の４つ分に相当する面積を有していて、ショットキーセル１１４の一辺の長さはｐｎダイオードセル１１５の一辺の長さの２倍に相当する。具体的には、ｐｎダイオードセル１１５の大きさは、図９（ｂ）の紙面における上下左右方向の長さがそれぞれ６μｍ程度であり、ショットキーセル１１４の大きさは、同方向の長さがそれぞれ１２μｍ程度である。
そして、１つのショットキーセル１１４と、そのショットキーセル１１４を包囲する複数のｐｎダイオードセル１１５（この実施形態では、１２個のｐｎダイオードセル１１５）により１つのセル群が構成されており、このセル群がさらに行列状に配列されている。互いに隣り合うセル群において、ｐｎダイオードセル１１５は共有されている。つまり、或るセル群のショットキーセル１１４を包囲するｐｎダイオードセル１１５は、当該セル群の隣のセル群のショットキーセル１１４を包囲するｐｎダイオードセル１１５としても用いられている。
ショットキーセル１１４およびｐｎダイオードセル１１５に共通する要素として、エピタキシャル層１０８には、その表面１０９側から裏面１１６側へ向かって順に、ｎ+型（たとえば、濃度が１×１０18〜１×１０21ｃｍ-3）ソース領域１１７、ｐ型（たとえば、濃度が１．０×１０16ｃｍ-3〜１．０×１０19ｃｍ-3）チャネル領域１１８およびドレイン領域１１９を有している。
ドレイン領域１１９は、エピタキシャル成長後のままの状態が維持された、ｎ-型の領域であり、全てのセル１１３の底部で一体的に繋がっており、それらの間で共有されている。つまり、ゲートトレンチ１１２は、ソース領域１１７およびチャネル領域１１８を側面１２４に露出させ、その最深部がドレイン領域１１９の途中部に位置するように各セル１１３を区画している。
このようなゲートトレンチ１１２は、隣り合うセル１１３の各間を、各セル１１３の４つの側面に沿って行方向および列方向のそれぞれに直線状に延びる線状部１２０と、行方向に延びる線状部１２０と列方向に延びる線状部１２０とが交差する交差部１２１とを含んでいる。
ゲートトレンチ１１２の内面には、その全域を覆うようにゲート絶縁膜１２２が形成されている。ゲート絶縁膜１２２は、ゲートトレンチ１１２の底面１２３上の部分が、ゲートトレンチ１１２の側面１２４上の部分よりも厚くなっている。
そして、ゲートトレンチ１１２におけるゲート絶縁膜１２２の内側をポリシリコンで埋め尽くすことにより、ゲートトレンチ１１２内にゲート電極１２５が埋設されている。こうして、各ショットキーセル１１４およびｐｎダイオードセル１１５には、ソース領域１１７とドレイン領域１１９とが、エピタキシャル層１０８の表面１０９に垂直な縦方向にチャネル領域１１８を介して離間して配置された、縦型ＭＩＳトランジスタ１０１構造（第１および第２ＭＩＳトランジスタ構造）が構成されている。
ショットキーセル１１４の中央部には、エピタキシャル層１０８の表面１０９からソース領域１１７およびチャネル領域１１８を貫通してドレイン領域１１９に達する、平面視正方形状の第２ソーストレンチとしてのＨＤソーストレンチ１２６が形成されている（図９（ｂ）および図１０のＦ−Ｆ断面、Ｇ−Ｇ断面参照）。ＨＤソーストレンチ１２６の深さは、ゲートトレンチ１１２と同じである。
このＨＤソーストレンチ１２６には、ｐ型（たとえば、濃度が１×１０17〜９×１０19ｃｍ-3）のＨＤ耐圧保持領域１２７（第２耐圧保持領域）が形成されている。ＨＤ耐圧保持領域１２７は、ＨＤソーストレンチ１２６の底面１２８と側面１２９とが交わって形成され、当該底面１２８の周囲を取り囲む環状のエッジ部１３０および当該エッジ部１３０からＨＤソーストレンチ１２６の側面１２９に露出するチャネル領域１１８に至る環状に形成されている。これにより、ＨＤ耐圧保持領域１２７に囲まれるＨＤソーストレンチ１２６の底面１２８の中央部には、ドレイン領域１１９の一部からなる平面視正方形状のショットキー領域１３１が形成されている。
ショットキー領域１３１は、ショットキー領域１３１とＨＤ耐圧保持領域１２７とのｐｎ接合部（ボディダイオード１３２）から発生する空乏層が繋がらない面積で形成されており、たとえば、その一辺の長さＬ1が４μｍ以上である。
一方、ｐｎダイオードセル１１５の中央部には、エピタキシャル層１０８の表面１０９からソース領域１１７およびチャネル領域１１８を貫通してドレイン領域１１９に達する、平面視正方形状の第１ソーストレンチとしてのＤｉソーストレンチ１３３が形成されている（図９（ｂ）および図１０のＥ−Ｅ断面、Ｇ−Ｇ断面参照）。Ｄｉソーストレンチ１３３の深さは、ゲートトレンチ１１２と同じである。また、Ｄｉソーストレンチ１３３の面積は、ショットキー領域１３１よりも小さくて、その一辺の長さＬ2が３μｍ程度である。
このＤｉソーストレンチ１３３には、ｐ型（たとえば、１×１０17〜９×１０19ｃｍ-3の濃度）のＤｉ耐圧保持領域１３４（第１耐圧保持領域）が形成されている。Ｄｉ耐圧保持領域１３４は、Ｄｉソーストレンチ１３３の底面１３５全面に形成され、さらに、底面１３５と側面１３６とが交わって形成され、当該底面１３５の周囲を取り囲む環状のエッジ部１３７および当該エッジ部１３７からＤｉソーストレンチ１３３の側面１３６に露出するチャネル領域１１８に至る器状に形成されている。
また、Ｄｉソーストレンチ１３３には、その底面１３５の中央部におけるＤｉ耐圧保持領域１３４の表層部に、ｐ+型（たとえば、濃度が１．０×１０18ｃｍ-3〜２．０×１０21ｃｍ-3）の底部チャネルコンタクト領域１３８が形成されている。底部チャネルコンタクト領域１３８に電極をオーミック接触させることにより、Ｄｉ耐圧保持領域１３４を介してｐｎダイオードセル１１５のチャネル領域１１８に対してコンタクトをとることができる（電気的に接続することができる）。
そして、Ｄｉソーストレンチ１３３にＤｉ耐圧保持領域１３４が形成されていることにより、ｐｎダイオードセル１１５は、Ｄｉ耐圧保持領域１３４とドレイン領域１１９とのｐｎ接合により構成され、アノード側のコンタクトとして底部チャネルコンタクト領域１３８を有し、カソード側のコンタクトとして基板１０５を有するボディダイオード１３９を内蔵している。
また、複数のセル１１３を区画するゲートトレンチ１１２の各交差部１２１には、Ｇ耐圧保持領域１４０（中継領域）が形成されている。
Ｇ耐圧保持領域１４０は、交差部１２１におけるゲートトレンチ１１２の底面１２３全面に形成され、さらに、当該底面１２３から交差部１２１に臨む各セル１１３の各角部の下部に形成されたゲートトレンチ１１２のコーナーエッジ部１４１をおよびコーナーエッジ部１４１直上のチャネル領域１１８に至るように形成されている。
すなわち、Ｇ耐圧保持領域１４０は、平面視では、ゲートトレンチ１１２の交差部１２１よりもやや大きい正方形状に形成されていて、その各角が、当該交差部１２１に臨む各セル１１３の各角部にそれぞれ入り込んでいる。また、Ｇ耐圧保持領域１４０の濃度は、チャネル領域１１８の濃度よりも高く、ドレイン領域１１９の濃度よりも高く、たとえば、１×１０17〜９×１０19ｃｍ-3である。
このＧ耐圧保持領域１４０の中継により、図１０のＧ−Ｇ断面の実線矢印に示すように、底部チャネルコンタクト領域１３８→Ｄｉ耐圧保持領域１３４→ｐｎダイオードセル１１５のチャネル領域１１８→Ｇ耐圧保持領域１４０→ショットキーセル１１４のチャネル領域１１８を介して、ショットキーセル１１４のＨＤ耐圧保持領域１２７に対してコンタクトをとることができる。
トランジスタ周辺領域１１１において、エピタキシャル層１０８の表層部には活性領域１１０を取り囲むように、活性領域１１０から間隔を開けてｐ型のガードリング１４２が複数本（第３実施形態では、４本）形成されている。これらのガードリング１４２は、ｐ型のチャネル領域１１８を形成する工程と同一のイオン注入工程で形成することができる。各ガードリング１４２は、平面視において、ＭＩＳトランジスタ１０１の外周に沿う平面視四角環状に形成されている。
エピタキシャル層１０８上には、ゲート電極１２５を被覆するように、ＳｉＯ2からなる層間絶縁膜１４３が積層されている。
層間絶縁膜１４３およびゲート絶縁膜１２２には、ＨＤソーストレンチ１２６およびＤｉソーストレンチ１３３よりも大径のコンタクトホール１４４，１４５が形成されている。
層間絶縁膜１４３上には、ソース電極１４６が形成されている。ソース電極１４６は、各コンタクトホール１４４，１４５を介して、すべてのＨＤソーストレンチ１２６およびＤｉソーストレンチ１３３に一括して入り込んでいる。
ソース電極１４６は、ショットキーセル１１４において、ＨＤソーストレンチ１２６の底側から順にショットキー領域１３１、ＨＤ耐圧保持領域１２７およびソース領域１１７に接触している。また、ｐｎダイオードセル１１５において、Ｄｉソーストレンチ１３３の底側から順に底部チャネルコンタクト領域１３８、Ｄｉ耐圧保持領域１３４およびソース領域１１７に接触している。すなわち、ソース電極１４６は、すべてのセル１１３に対して共通の配線となっている。
そして、このソース電極１４６上には層間絶縁膜１４３（図示せず）が形成されており、その層間絶縁膜１４３（図示せず）を介して、ソース電極１４６がソースパッド１０２（図９（ａ）参照）に電気的に接続されている。一方、ゲートパッド１０４（図９（ａ）参照）は、当該層間絶縁膜１４３（図示せず）上に引き回されたゲート配線（図示せず）を介して、ゲート電極１２５に電気的に接続されている。
また、ソース電極１４６は、エピタキシャル層１０８との接触側から順に、障壁形成層としてのポリシリコン層１４７、中間層１４８およびメタル層１４９を有している。
ポリシリコン層１４７は、不純物がドーピングされたドープトポリシリコンを用いて形成されたドープ層であり、たとえば、１×１０15ｃｍ-3以上、好ましくは、１×１０19〜１×１０21ｃｍ-3の高濃度で不純物がドーピングされた高濃度ドープ層である。ポリシリコン層１４７をドープ層（高濃度ドープ層を含む）として形成するときの不純物としては、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）などのｎ型不純物、Ａｌ（アルミニウム）、Ｂ（ホウ素）などのｐ型不純物を用いることができる。また、ポリシリコン層１４７の厚さは、たとえば、５０００Å〜１００００Åである。
また、ポリシリコン層１４７は、第３実施形態では、コンタクトホール１４４，１４５内に露出するセル１１３の表面全域を覆うように形成されていて、ＨＤソーストレンチ１２６内でショットキー領域１３１、ＨＤ耐圧保持領域１２７およびソース領域１１７の全て、Ｄｉソーストレンチ１３３内で底部チャネルコンタクト領域１３８、Ｄｉ耐圧保持領域１３４およびソース領域１１７の全てに接触している。
そして、ポリシリコン層１４７は、ショットキーセル１１４においてソース領域１１７との間にショットキー接合を形成している。これにより、ポリシリコン層１４７は、ショットキー領域１３１との間に、ショットキーセル１１４およびｐｎダイオードセル１１５にそれぞれ内蔵されたボディダイオード１５０（チャネル領域１１８とドレイン領域１１９とのｐｎ接合により形成されるダイオード）の拡散電位（たとえば、２．８ｅＶ〜３．２ｅＶ）よりも接合障壁の小さいヘテロ接合（たとえば、接合障壁の高さが１ｅＶ〜１．５ｅＶ）を形成している。これにより、ショットキーセル１１４においては、ソース電極１４６とショットキー領域１３１との間にヘテロ接合ダイオード１５１（ＨＤ）が形成されている。
また、ポリシリコン層１４７は、ｐｎダイオードセル１１５において底部チャネルコンタクト領域１３８およびソース領域１１７との間にオーミック接触を形成している。
中間層１４８は、ポリシリコン層１４７上に積層されたメタル層１４９であり、Ｔｉ（チタン）を含有する層の単層またはＴｉを含有する層を含む複数の層からなる。Ｔｉを含有する層は、Ｔｉ、ＴｉＮ（窒化チタン）などを用いて形成することができる。また、中間層１４８の厚さは、たとえば、２００ｎｍ〜５００ｎｍである。
メタル層１４９は、中間層１４８上に積層されており、たとえば、Ａｌ（アルミニウム）、Ａｕ（金）、Ａｇ（銀）、Ｃｕ（銅）、Ｍｏ（モリブデン）、それらの合金およびそれらを含有するメタル材料を用いて形成することができる。メタル層１４９は、ソース電極１４６の最表層をなしている。また、メタル層１４９の厚さは、たとえば、１μｍ〜５μｍである。
上記のようなポリシリコン層１４７、中間層１４８およびメタル層１４９の組み合わせとしては、第３実施形態では、ポリシリコン（ポリシリコン層１４７）、Ｔｉ（中間層１４８）、ＴｉＮ（中間層１４８）およびＡｌ（メタル層１４９）が順に積層される積層構造（ポリシリコン／Ｔｉ／ＴｉＮ／Ａｌ）である。また、これらに加えて、メタル層１４９がＭｏ層を有していることが好ましい。Ｍｏは融点が高いので、メタル層１４９にＭｏ層が含まれていれば、ソース電極１４６に大電流が流れたときに生じる熱によるメタル層１４９の溶損を抑制することができる。
基板１０５の裏面１０７には、その全域を覆うようにドレイン電極１５２が形成されている。このドレイン電極１５２は、すべてのセル１１３に対して共通の電極となっている。ドレイン電極１５２としては、たとえば、基板１０５側から順にＴｉ、Ｎｉ、ＡｕおよびＡｇが積層された積層構造（Ｔｉ／Ｎｉ／Ａｕ／Ａｇ）を適用することができる。
図１１Ａ〜図１１Ｆは、図１０のトレンチゲート型ＭＩＳトランジスタ１０１の製造工程の一部を工程順に示す模式的な断面図であって、図１０と同じ位置での切断面を示す。
ＭＩＳトランジスタ１０１を製造するには、図１１Ａに示すように、ＣＶＤ法、ＬＰＥ法、ＭＢＥ法などのエピタキシャル成長法により、基板１０５の表面１０６（Ｓｉ面）上に、ｎ型不純物（たとえば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ひ素）等）をドーピングしながらＳｉＣ結晶が成長させられる。これにより、基板１０５上に、ｎ-型のエピタキシャル層１０８が形成される。
続いて、ｐ型不純物（たとえば、Ａｌ（アルミニウム）、Ｂ（ホウ素）等）が、エピタキシャル層１０８の表面１０９からエピタキシャル層１０８の内部にインプランテーション（注入）される。
続いて、ｎ型不純物が、エピタキシャル層１０８の表面１０９からエピタキシャル層１０８の内部にインプランテーション（注入）される。
続いて、たとえば、１４００℃〜２０００℃でエピタキシャル層１０８が熱処理される。これにより、エピタキシャル層１０８の表層部に注入されたｐ型不純物およびｎ型不純物のイオンが活性化され、注入された箇所に応じて、チャネル領域１１８、ソース領域１１７およびガードリング１４２が同時に形成される。また、エピタキシャル層１０８の基層部には、エピタキシャル成長後のままの状態を維持するドレイン領域１１９が形成される。
次に、図１１Ｂに示すように、エピタキシャル層１０８が、ゲートトレンチ１１２、ＨＤソーストレンチ１２６およびＤｉソーストレンチ１３３を形成すべき領域に開口を有するマスクを用いてエッチングされる。これにより、エピタキシャル層１０８が表面１０９（Ｓｉ面）からドライエッチングされて、ゲートトレンチ１１２、ＨＤソーストレンチ１２６およびＤｉソーストレンチ１３３が同時に形成される。また、それと同時に、エピタキシャル層１０８に、ゲートトレンチ１１２で区画された多数のセル１１３が形成される。なお、エッチングガスとしては、たとえば、ＳＦ6（六フッ化硫黄）およびＯ2（酸素）を含む混合ガス（ＳＦ6／Ｏ2ガス）、ＳＦ6、Ｏ2およびＨＢｒ（臭化水素）を含む混合ガス（ＳＦ6／Ｏ2／ＨＢｒガス）を用いることができる。
次に、図１１Ｃに示すように、ゲートトレンチ１１２の交差部１２１、ＨＤソーストレンチ１２６のエッジ部１３０、およびＤｉソーストレンチ１３３の底面１３５およびエッジ部１３７を露出させる開口が形成されたレジスト１５３が、エピタキシャル層１０８上に形成される。
続いて、レジスト１５３の開口から露出するゲートトレンチ１１２の交差部１２１、ＨＤソーストレンチ１２６およびＤｉソーストレンチ１３３へ向けて、ｐ型不純物がインプランテーション（注入）される。この際、ゲートトレンチ１１２（交差部１２１）の側面１２４、ＨＤソーストレンチ１２６の側面１２９およびＤｉソーストレンチ１３３の側面１３６はいずれもレジスト１５３で覆われていないので、ｐ型不純物は、側面１２４，１２９，１３６にも注入されることとなる。その後、たとえば、１４００℃〜２０００℃でエピタキシャル層１０８が熱処理される。これにより、ドレイン領域１１９に注入されたｐ型不純物のイオンが活性化され、Ｇ耐圧保持領域１４０、ＨＤ耐圧保持領域１２７およびＤｉ耐圧保持領域１３４が同時に形成される。また、それと同時に、ＨＤソーストレンチ１２６の底面１２８におけるレジスト１５３で覆われていた部分に、ショットキー領域１３１が形成される。
次に、図１１Ｄに示すように、Ｄｉソーストレンチ１３３の底部チャネルコンタクト領域１３８を形成すべき領域に開口が形成されたレジスト１５４が、エピタキシャル層１０８上に形成される。
続いて、レジスト１５４の開口から露出するＤｉソーストレンチ１３３の底面１３５中央部（Ｄｉ耐圧保持領域１３４）へ向けて、ｐ型不純物がインプランテーション（注入）される。その後、たとえば、１４００℃〜２０００℃でエピタキシャル層１０８が熱処理される。これにより、Ｄｉ耐圧保持領域１３４に注入されたｐ型不純物のイオンが活性化され、底部チャネルコンタクト領域１３８が形成される。
次に、図１１Ｅに示すように、ＣＶＤ法により、ＳｉＯ2材料がエピタキシャル層１０８の上方から堆積される。これにより、ゲート絶縁膜１２２が形成される。
続いて、ＣＶＤ法により、ドーピングされたポリシリコン材料がエピタキシャル層１０８の上方から堆積される。堆積後、ポリシリコン材料が、エッチバック面がエピタキシャル層１０８の表面１０９に対して面一になるまでエッチバックされる。続いて、ＨＤソーストレンチ１２６およびＤｉソーストレンチ１３３内に残存するポリシリコン材料のみがドライエッチングにより除去される。これにより、ゲートトレンチ１１２内に残存するポリシリコン材料からなるゲート電極１２５が形成される。
次に、図１１Ｆに示すように、ＣＶＤ法により、ＳｉＯ2材料がエピタキシャル層１０８の上方から堆積される。これにより、層間絶縁膜１４３が形成される。続いて、公知のパターニング技術により、層間絶縁膜１４３およびゲート絶縁膜１２２が連続してパターニングされる。これにより、層間絶縁膜１４３およびゲート絶縁膜１２２にコンタクトホール１４４，１４５が形成される。
続いて、ＣＶＤ法により、ポリシリコン材料がコンタクトホール１４４，１４５を埋め尽くすまで堆積される。この後、堆積されたポリシリコン材料に対してｎ型またはｐ型不純物がインプランテーション（注入）される。このときの注入条件は、不純物の種類により異なるが、たとえば、加速エネルギーが１０ｋｅＶ〜１００ｋｅＶである。これにより、ポリシリコン層１４７が形成される。
この後、中間層１４８、メタル層１４９、ドレイン電極１５２などが形成されることにより、図１０のＭＩＳトランジスタ１０１が得られる。
このＭＩＳトランジスタ１０１は、たとえば、電動モータ（誘導性負荷の一例）の駆動回路（インバータ回路）のスイッチング素子として利用される。この場合、ソースパッド１０２（ソース電極１４６）とドレイン電極１５２との間（ソース−ドレイン間）にドレイン側が正となるドレイン電圧が印加された状態で、ゲートパッド１０４に所定の電圧（ゲート閾値電圧以上の電圧）がオン／オフされることによって、電動モータに流す電流をオン／オフするスイッチングを行なう。
電動モータに流れる電流を遮断すると（つまり、ゲート電圧がオフにされると）、電動モータのモータコイルに逆起電力が発生する。この逆起電力に起因して、ソース側が正となる電圧が、ソース−ドレイン間にかかる場合がある。
このような場合に、ボディダイオード１５０の整流作用により、電流が、たとえば還流電流としてモータコイルに流れると、以下の不具合がある。
つまり、ボディダイオード１５０を構成するｐ型チャネル領域１１８からｎ型ドレイン領域１１９に正孔（ホール）が移動して電流が流れると、ｎ型ドレイン領域１１９においてゲートトレンチ１１２付近（たとえば、ゲートトレンチ１１２の側方）では、多数キャリヤの電子と、ｐ型チャネル領域１１８から移動した正孔とが再結合する場合がある。そのため、その結合により生じるエネルギーによって、エピタキシャル層１０８のＳｉＣの結晶欠陥が、エピタキシャル層１０８の積層方向に平行な方向に拡張し、オン時のドレイン電流の経路（たとえば、チャネル）に達するおそれがある。そうすると、このＭＩＳトランジスタ１０１が、チャネル領域１１８におけるゲートトレンチ１１２の側面１２４付近にチャネルを形成してスイッチング動作する際、オン抵抗が上昇するおそれがある。
そこで、このＭＩＳトランジスタ１０１では、ポリシリコン層１４７がドレイン領域１１９（ショットキー領域１３１）に対してヘテロ接合を形成していて、ヘテロ接合ダイオード１５１が内蔵されている。そのため、このヘテロ接合ダイオード１５１に優先的に電流が流れ、ボディダイオード１５０に流れる電流を少なくするか、またはなくすことができる。こうしてＭＩＳトランジスタ１０１を流れた電流は、たとえば還流電流として電動モータに流すことができる。
このように、オフ時の電流は、ショットキーセル１１４の中央のＨＤソーストレンチ１２６内に形成されたヘテロ接合ダイオード１５１へ流れるから、ゲートトレンチ１１２付近（すなわち、ｐ型チャネル領域１１８とｎ型ドレイン領域１１９との間）でのキャリヤの移動はほとんど生じない。そのため、ドレイン領域１１９内での正孔と電子との再結合を防止することができる。その結果、エピタキシャル層１０８におけるＳｉＣの結晶欠陥の拡張を抑制することができるので、トランジスタのオン抵抗の上昇を抑制することができる。また、ボディダイオード１５０に流れる電流を少なくするか、またはなくすことができるので、ＭＩＳトランジスタ１０１が動作する際の損失を低減することができる。
しかもＭＩＳトランジスタ１０１では、ヘテロ接合ダイオード１５１を構成するショットキー領域１３１の一辺の長さＬ1が、ボディダイオード１３２から発生する空乏層が繋がらないように設定されている。そのため、ヘテロ接合ダイオード１５１が動作するときに、その電流路が当該空乏層で閉じられることを防止することができる。その結果、ヘテロ接合ダイオード１５１の低オン抵抗化を達成することができる。
また、オフ状態（つまり、ゲート電圧が０Ｖの状態）においては、ゲート電極１２５とエピタキシャル層１０８との間に介在するゲート絶縁膜１２２に電界がかかる。
この電界は、ゲート電極１２５とエピタキシャル層１０８との電位差に起因して生じるものである。そして、ゲートトレンチ１１２の底面１２３においては、ゲート電極１２５を基準（０Ｖ）として非常に高い電位の等電位面が分布し、しかも等電位面の間隔が小さいため、非常に大きな電界が生じる。たとえば、ドレイン電圧が９００Ｖであれば、ドレイン電極１５２に接する基板１０５の裏面１０７付近では９００Ｖの等電位面が分布しており、基板１０５の裏面１０７からエピタキシャル層１０８の表面１０９側へ向かうにつれて電圧降下を生じるが、ゲートトレンチ１１２の底面１２３付近では、数十Ｖ程度の等電位面が分布する。そのため、ゲートトレンチ１１２の底面１２３では、ゲート電極１２５側へ向かう非常に大きな電界が生じる。とりわけ、このＭＩＳトランジスタ１０１のように、ゲートトレンチ１１２が格子状に形成されており、格子状のゲートトレンチ１１２の窓部に四角柱状のセル１１３が配列されている場合は、セル１１３の各角部に形成されたゲートトレンチ１１２のコーナーエッジ部１４１付近において、ゲート絶縁膜１２２の絶縁破壊が特に発生しやすい。
そこで、このＭＩＳトランジスタ１０１では、ゲートトレンチ１１２のコーナーエッジ部１４１にＧ耐圧保持領域１４０が形成されている。これにより、Ｇ耐圧保持領域１４０とドレイン領域１１９とのｐｎ接合により、ゲートトレンチ１１２のコーナーエッジ部１４１付近にボディダイオード１５５を形成することができる。さらにこのＭＩＳトランジスタ１０１では、ショットキーセル１１４のＨＤソーストレンチ１２６のエッジ部１３０にＨＤ耐圧保持領域１２７が形成され、ｐｎダイオードセル１１５のＤｉソーストレンチ１３３の底面１３５およびエッジ部１３７にＤｉ耐圧保持領域１３４が形成されている。そのため、ＨＤ耐圧保持領域１２７とドレイン領域１１９とのｐｎ接合、およびＤｉ耐圧保持領域１３４とドレイン領域１１９とのｐｎ接合により、ＨＤソーストレンチ１２６のエッジ部１３０を取り囲む環状のボディダイオード１３２を形成することができる。また、Ｄｉソーストレンチ１３３の底部を覆う器状のボディダイオード１３９を形成することができる。
これらのボディダイオード１３２，１３９に発生する空乏層の存在により、ゲートトレンチ１１２とＨＤソーストレンチ１２６との間、およびゲートトレンチ１１２とＤｉソーストレンチ１３３との間に等電位面が入り込むことを防止でき、ゲート絶縁膜１２２から遠ざけることができる。その結果、ゲートトレンチ１１２のコーナーエッジ部１４１付近における等電位面の密集を防止することができる。その結果、ゲート絶縁膜１２２にかかる電界を小さくすることができるので、絶縁破壊を防止することができる。
また、ＭＩＳトランジスタ１０１では、Ｇ耐圧保持領域１４０がコーナーエッジ部１４１直上のチャネル領域１１８に至るように形成されているが、セル１１３の角部には、チャネルが形成されないか、形成されても当該チャネルを流れる電流は微量である。したがって、チャネル領域１１８におけるコーナーエッジ部１４１直上の部分に至るようにＧ耐圧保持領域１４０を形成することにより、デバイスの性能にほとんど影響を与えずに、ゲート絶縁膜１２２の破壊防止効果を一層向上させることができる。
＜第４実施形態＞
図１２は、本発明の第４実施形態に係るトレンチゲート型ＭＩＳトランジスタ１６１の模式的な断面図であって、図１０と同じ位置での切断面を示す。図１２において、図１０に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付し、それらの部分については説明を省略する。
前述の第３実施形態では、ＨＤソーストレンチ１２６は、その側面に段差が形成されていない平面状のものであったが、この第４実施形態に係るＭＩＳトランジスタ１６１のＨＤソーストレンチ１６２は、エピタキシャル層１０８の表面１０９からチャネル領域１１８までの深さのＨＤ上層トレンチ１６３（第２上層トレンチ）と、ＨＤ上層トレンチ１６３よりも幅が狭く、チャネル領域１１８からドレイン領域１１９までの深さのＨＤ下層トレンチ１６４（第２下層トレンチ）とを含む。これによりＨＤソーストレンチ１６２では、ＨＤ上層トレンチ１６３の側面がＨＤ下層トレンチ１６４の側面よりも外側に一段広がった２段構造を有している。
そして、ＨＤ上層トレンチ１６３とＨＤ下層トレンチ１６４との段差部分には、チャネル領域１１８が環状に露出しており、その露出した部分に、ｐ+型のＨＤチャネルコンタクト領域１６５が形成されている。
同様に、ＭＩＳトランジスタ１６１のＤｉソーストレンチ１６６は、エピタキシャル層１０８の表面１０９からチャネル領域１１８までの深さのＤｉ上層トレンチ１６７（第１上層トレンチ）と、Ｄｉ上層トレンチ１６７よりも幅が狭く、チャネル領域１１８からドレイン領域１１９までの深さのＤｉ下層トレンチ１６８（第１下層トレンチ）とを含む。これによりＤｉソーストレンチ１６６では、Ｄｉ上層トレンチ１６７の側面がＤｉ下層トレンチ１６８の側面よりも外側に一段広がった２段構造を有している。
そして、Ｄｉ上層トレンチ１６７とＤｉ下層トレンチ１６８との段差部分には、チャネル領域１１８が環状に露出しており、その露出した部分に、ｐ+型のＤｉチャネルコンタクト領域１６９が形成されている。
図１３Ａ〜図１３Ｇは、図１２のトレンチゲート型ＭＩＳトランジスタ１６１の製造工程の一部を工程順に示す模式的な断面図であって、図１２と同じ位置での切断面を示す。
ＭＩＳトランジスタ１６１を製造するには、図１１Ａと同様の方法により、図１３Ａに示すように、基板１０５上にｎ-型のエピタキシャル層１０８が形成された後、エピタキシャル層１０８に、チャネル領域１１８、ソース領域１１７、ドレイン領域１１９およびガードリング１４２が同時に形成される。
次に、図１３Ｂに示すように、エピタキシャル層１０８が、ＨＤ上層トレンチ１６３およびＤｉ上層トレンチ１６７を形成すべき領域に開口を有するマスクを用いてエッチングされる。これにより、エピタキシャル層１０８が表面１０９（Ｓｉ面）からドライエッチングされて、ＨＤ上層トレンチ１６３およびＤｉ上層トレンチ１６７が同時に形成される。
次に、図１３Ｃに示すように、ＨＤ上層トレンチ１６３およびＤｉ上層トレンチ１６７の底面全面を露出させる開口が形成されたレジスト１７０が、エピタキシャル層１０８上に形成される。
続いて、レジスト１７０の開口から露出するＨＤ上層トレンチ１６３およびＤｉ上層トレンチ１６７へ向けて、ｐ型不純物がインプランテーション（注入）される。その後、たとえば、１４００℃〜２０００℃でエピタキシャル層１０８が熱処理される。これにより、ＨＤ上層トレンチ１６３およびＤｉ上層トレンチ１６７を介してチャネル領域１１８に注入されたｐ型不純物のイオンが活性化され、ＨＤチャネルコンタクト領域１６５およびＤｉチャネルコンタクト領域１６９が同時に形成される。
次に、図１３Ｄに示すように、エピタキシャル層１０８が、ゲートトレンチ１１２、ＨＤ下層トレンチ１６４およびＤｉ下層トレンチ１６８を形成すべき領域に開口を有するマスクを用いてエッチングされる。これにより、エピタキシャル層１０８がＨＤ上層トレンチ１６３およびＤｉ上層トレンチ１６７の底面からドライエッチングされて、ＨＤ下層トレンチ１６４およびＤｉ下層トレンチ１６８が同時に形成される。また、それと同時に、エピタキシャル層１０８が表面１０９からドライエッチングされて、ゲートトレンチ１１２が形成される。
次に、図１３Ｅに示すように、ＨＤソーストレンチ１６２のエッジ部１３０、およびＤｉソーストレンチ１６６の底面１３５およびエッジ部１３７を露出させる開口が形成されたレジスト１７１が、エピタキシャル層１０８上に形成される。
続いて、レジスト１７１の開口から露出するＨＤソーストレンチ１６２およびＤｉソーストレンチ１６６へ向けて、ｐ型不純物がインプランテーション（注入）される。その後、たとえば、１４００℃〜２０００℃でエピタキシャル層１０８が熱処理される。これにより、ドレイン領域１１９に注入されたｐ型不純物のイオンが活性化され、ＨＤ耐圧保持領域１２７およびＤｉ耐圧保持領域１３４が同時に形成される。また、それと同時に、ＨＤソーストレンチ１６２の底面１２８におけるレジスト１７１で覆われていた部分に、ショットキー領域１３１が形成される。
次に、図１３Ｆに示すように、ＣＶＤ法により、ＳｉＯ2材料がエピタキシャル層１０８の上方から堆積される。これにより、ゲート絶縁膜１２２が形成される。その後、図１１Ｅと同様の方法により、ゲート絶縁膜１２２の内側にゲート電極１２５が形成される。
次に、図１３Ｇに示すように、図１１Ｆと同様の方法により、層間絶縁膜１４３が形成された後、ポリシリコン層１４７が形成される。この後、中間層１４８、メタル層１４９、ドレイン電極１５２などが形成されることにより、図１２のＭＩＳトランジスタ１６１が得られる。
以上のように、このＭＩＳトランジスタ１６１によっても、前述のＭＩＳトランジスタ１０１と同様の作用効果を達成することができる。
さらに、このＭＩＳトランジスタ１６１では、各トレンチ１６２，１６６が２段構造であり、ＨＤチャネルコンタクト領域１６５およびＤｉチャネルコンタクト領域１６９が形成されているので、ショットキーセル１１４およびｐｎダイオードセル１１５それぞれのチャネル領域１１８に対して直接コンタクトをとることができる。その結果、チャネル領域１１８の電位を精密に制御することができる。
また、ｐｎダイオードセル１１５の底部チャネルコンタクト領域１３８や、ゲートトレンチ１１２の交差部１２１のＧ耐圧保持領域１４０を省略することができる。
＜第５実施形態＞
図１４（ａ）（ｂ）は、本発明の第５実施形態に係るプレーナゲート型ＭＩＳトランジスタ１８１の模式的な平面図であって、図１４（ａ）は全体図、図１４（ｂ）は内部拡大図をそれぞれ示す。図１５は、図１４（ａ）（ｂ）のプレーナゲート型ＭＩＳトランジスタ１８１の断面図であって、図１４（ｂ）の切断線Ｈ−ＨおよびＩ−Ｉでの切断面をそれぞれ示す。図１４および図１５において、図９および図１０に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付し、それらの部分については説明を省略する。
前述の第３および第４実施形態では、トレンチゲート型ＭＩＳトランジスタ１０１，１６１の例をとりあげたが、本発明は、この第５実施形態に係るＭＩＳトランジスタ１８１のように、プレーナゲート型のトランジスタにも採用することができる。
プレーナ型ＭＩＳトランジスタ１８１では、ゲート絶縁膜１８２は、ゲートトレンチ１１２の内面に形成される代わりに、エピタキシャル層１０８の表面１０９に形成され、その上に、ゲート電極１８３が形成されている。
以上のように、このＭＩＳトランジスタ１８１によっても、前述のＭＩＳトランジスタ１０１と同様の作用効果を達成することができる。
＜第６実施形態＞
図１６（ａ）（ｂ）は、本発明の第６実施形態に係るトレンチゲート型ＭＩＳトランジスタ１９１の模式的な平面図であって、図１６（ａ）は全体図、図１６（ｂ）は内部拡大図をそれぞれ示す。図１７は、図１６（ａ）（ｂ）のトレンチゲート型ＭＩＳトランジスタ１９１の断面図であって、図１６（ｂ）の切断線Ｊ−ＪおよびＫ−Ｋでの切断面をそれぞれ示す。図１６および図１７において、図９および図１０に示す各部に相当する部分には、それらの各部に付した参照符号と同一の参照符号を付し、それらの部分については説明を省略する。
前述の第３〜第５実施形態では、ショットキーセル１１４がｐｎダイオードセル１１５よりも面積が大きい例をとりあげたが、ショットキーセル１１４とｐｎダイオードセル１１５の面積は同じであってもよい。
この第６実施形態に係るＭＩＳトランジスタ１９１では、互いに同じ大きさの平面視四角形のショットキーセル１１４およびｐｎダイオードセル１１５が行列状（マトリクス状）に配列されており、ショットキーセル１１４はｐｎダイオードセル１１５に包囲されている。
また、ショットキーセル１１４において、ソース領域１１７、チャネル領域１１８およびドレイン領域１１９を有し、ＨＤソーストレンチ１２６が形成されたＭＩＳトランジスタ１０１構造が形成されていない。ショットキー領域１３１は、エピタキシャル層１０８の表面１０９と同一平面上に現れている。
以上のように、このＭＩＳトランジスタ１９１によっても、前述のＭＩＳトランジスタ１０１と同様の作用効果を達成することができる。
さらに、このＭＩＳトランジスタ１９１では、ＭＩＳトランジスタ構造の形成するためのスペースが必要ないので、セル１１３が大きくなくても十分な面積のショットキー領域１３１を露出させることができるので、ヘテロ接合ダイオード１５１の低抵抗化を達成することができる。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、ソース電極３７，８７は、ポリシリコン層３８，８８、中間層３９，８９およびメタル層４０，９０の積層構造である必要はなく、たとえば、メタル層のみで構成されていてもよい。この場合、そのメタル層の材料としては、たとえば、Ｎｉ、Ｔｉ、Ａｌ、Ｍｏからなる群から選択される１種からなることが好ましい。
たとえば、ＭＩＳトランジスタ１，４７，５１，９７，１０１，１６１，１８１，１９１の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、ＭＩＳトランジスタ１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
また、ＭＩＳトランジスタ１，４７，５１，９７，１０１，１６１，１８１，１９１において、半導体層を構成する層は、ＳｉＣからなるエピタキシャル層に限らず、ＳｉＣ以外のワイドバンドギャップ半導体、たとえば、ＧａＮ（バンドギャップＥｇGaN＝約３．４ｅＶ）、ダイヤモンド（バンドギャップＥｇdia＝約５．５ｅＶ）からなる層などであってもよい。
また、各単位セル２１は、直方体形状（四角柱状）に限らず、たとえば、三角柱状、五角柱状、六角柱状等の他の多角柱状であってもよい。
また、各単位セル７１は、平面視正方形（四角形状）に限らず、たとえば、平面視三角形、平面視五角形、平面視六角形等の他の平面視多角形状であってもよい。
また、各セル１１３は、平面視正方形（四角形状）に限らず、たとえば、平面視三角形、平面視五角形、平面視六角形等の他の平面視多角形状、さらにはストライプ状であってもよい。
また、ショットキーセル１１４は、図１８（ａ）（ｂ）に示すように、たとえば、ｐｎダイオードセル１１５の９つ分に相当する面積を有していて、ショットキーセル１１４の一辺の長さがｐｎダイオードセル１１５の一辺の長さの３倍に相当していてもよい。
また、ソース電極１４６としては、たとえば、ポリシリコン層１４７および中間層１４８を省略して、メタル層１４９の単層構造にすることにより、ショットキー領域１３１に対してショットキー接合させることができる。これにより、ショットキーセル１１４において、ヘテロ接合ダイオード１５１に代えて、ショットキーバリアダイオードを形成することができる。
本発明の半導体パワーデバイスは、たとえば、電気自動車（ハイブリッド車を含む）、電車、産業用ロボットなどの動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、太陽電池、風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。
本発明の実施形態は、本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の精神および範囲は添付の請求の範囲によってのみ限定される。
また、本発明の各実施形態において表した構成要素は、本発明の範囲で組み合わせることができる。
本出願は、２０１１年２月２日に日本国特許庁に提出された特願２０１１−０２０７３１号および２０１１年１０月１１日に日本国特許庁に提出された特願２０１１−２２４１１９号に対応しており、これらの出願の全開示はここに引用により組み込まれるものとする。
１・・・ＭＩＳトランジスタ、５・・・基板、８・・・エピタキシャル層、９・・・（エピタキシャル層の）表面、１２・・・チャネル領域、１３・・・ドレイン領域、１４・・・ソース領域、１５・・・ゲートトレンチ、１６・・・（ゲートトレンチの）線状部、１７・・・（ゲートトレンチの）交差部、１８・・・（ゲートトレンチの）側面、１９・・・（ゲートトレンチの）底面、２０・・・（単位セルの）角部、２１・・・単位セル、２２・・・ゲート絶縁膜、２３・・・ゲート電極、２４・・・ソーストレンチ、２５・・・（ソーストレンチの）側面、２６・・・（ソーストレンチの）底面、２７・・・ゲート耐圧保持領域、２８・・・ソース耐圧保持領域、２９・・・第１領域、３０・・・第２領域、３１・・・（ゲートトレンチの）コーナーエッジ部、３２・・・（ソーストレンチの）エッジ部、３３・・・ドレイン露出領域、３７・・・ソース電極、３８・・・ポリシリコン層、４１・・・（ポリシリコン層の）第１部分、４２・・・（ポリシリコン層の）第２部分、４３・・・ボディダイオード、４７・・・ＭＩＳトランジスタ、５１・・・ＭＩＳトランジスタ、５５・・・基板、５８・・・エピタキシャル層、５９・・・（エピタキシャル層の）表面、６２・・・チャネル領域、６３・・・ドレイン領域、６４・・・ソース領域、６５・・・チャネル間領域、６６・・・（チャネル間領域の）線状部、６７・・・（チャネル間領域の）交差部、７０・・・（単位セルの）角部、７１・・・単位セル、７２・・・ゲート絶縁膜、７３・・・ゲート電極、７４・・・ソーストレンチ、７５・・・（ソーストレンチの）側面、７６・・・（ソーストレンチの）底面、７７・・・ゲート耐圧保持領域、７８・・・ソース耐圧保持領域、７９・・・第１領域、８０・・・第２領域、８１・・・（チャネル領域の）コーナー部、８２・・・（ソーストレンチの）エッジ部、８３・・・ドレイン露出領域、８７・・・ソース電極、８８・・・ポリシリコン層、９１・・・（ポリシリコン層の）第１部分、９２・・・（ポリシリコン層の）第２部分、９３・・・ボディダイオード、９７・・・ＭＩＳトランジスタ、１０１・・・ＭＩＳトランジスタ、１０５・・・基板、１０８・・・エピタキシャル層、１０９・・・（エピタキシャル層の）表面、１１２・・・ゲートトレンチ、１１３・・・セル、１１４・・・ショットキーセル、１１５・・・ｐｎダイオードセル、１１６・・・（エピタキシャル層の）裏面、１１７・・・ソース領域、１１８・・・チャネル領域、１１９・・・ドレイン領域、１２２・・・ゲート絶縁膜、１２３・・・（ゲートトレンチの）底面、１２４・・・（ゲートトレンチの）側面、１２５・・・ゲート電極、１２６・・・ＳＢＤソーストレンチ、１２７・・・ＳＢＤ耐圧保持領域、１２８・・・（ＳＢＤソーストレンチの）底面、１２９・・・（ＳＢＤソーストレンチの）側面、１３０・・・（ＳＢＤソーストレンチの）エッジ部、１３１・・・ショットキー領域、１３２・・・ボディダイオード、１３３・・・Ｄｉソーストレンチ、１３４・・・Ｄｉ耐圧保持領域、１３５・・・（Ｄｉソーストレンチの）底面、１３６・・・（Ｄｉソーストレンチの）側面、１３７・・・（Ｄｉソーストレンチの）エッジ部、１３８・・・底部チャネルコンタクト領域、１３９・・・ボディダイオード、１４０・・・Ｇ耐圧保持領域、１４１・・・（ゲートトレンチの）コーナーエッジ部、１５０・・・ボディダイオード、１５１・・・ショットキーバリアダイオード、１５２・・・ドレイン電極、１５５・・・ボディダイオード、１６１・・・ＭＩＳトランジスタ、１６２・・・ＳＢＤソーストレンチ、１６３・・・ＳＢＤ上層トレンチ、１６４・・・ＳＢＤ下層トレンチ、１６５・・・ＳＢＤチャネルコンタクト領域、１６６・・・Ｄｉソーストレンチ、１６７・・・Ｄｉ上層トレンチ、１６８・・・Ｄｉ下層トレンチ、１６９・・・Ｄｉチャネルコンタクト領域、１８１・・・ＭＩＳトランジスタ、１８２・・・ゲート絶縁膜、１８３・・・ゲート電極、１９１・・・ＭＩＳトランジスタ

Claims (16)

  1. ワイドバンドギャップ半導体からなる半導体層と、
    前記半導体層に形成され、前記半導体層を複数のセルに区画するゲート部とを含み、
    前記セルは、
    前記半導体層の表面側から裏面側へ向かってこの順に配置された第１導電型のソース領域、第２導電型のチャネル領域および第１導電型のドレイン領域を有し、前記半導体層の前記表面から前記ソース領域および前記チャネル領域を貫通して最深部が前記ドレイン領域に達する第１ソーストレンチが形成された第１ＭＩＳトランジスタ構造と、前記第１ソーストレンチの内面に選択的に形成された第２導電型の第１耐圧保持領域を有し、当該第１耐圧保持領域と前記ドレイン領域とのｐｎ接合により構成されたｐｎダイオードとを含むｐｎダイオードセルと、
    前記ドレイン領域と一体な第１導電型のショットキー領域が選択的に露出したショットキーセルとを含み、
    前記ｐｎダイオードセルおよび前記ショットキーセルに跨って形成され、前記ソース領域に対してオーミック接触を形成し、前記ショットキー領域に対して、前記チャネル領域と前記ドレイン領域とのｐｎ接合により形成されるボディダイオードの拡散電位よりも低いショットキー障壁を形成するソース電極をさらに含む、半導体装置。
  2. 前記ソース電極は、前記ショットキー領域との接触部分に、Ｎｉ、Ｔｉ、Ａｌ、Ｍｏおよびポリシリコンからなる群から選択される１種からなる障壁形成層を有する、請求項１に記載の半導体装置。
  3. 前記ｐｎダイオードセルにおいて前記第１耐圧保持領域は、前記第１ソーストレンチの底面から前記ソーストレンチの側面に沿って前記チャネル領域に至るように形成されており、
    前記ｐｎダイオードセルは、前記第１ソーストレンチの前記底面に形成され、前記第１耐圧保持領域よりも不純物濃度が高い第２導電型のチャネルコンタクト領域をさらに含む、請求項１または２に記載の半導体装置。
  4. 前記ｐｎダイオードセルにおいて前記第１ソーストレンチは、前記半導体層の前記表面から前記チャネル領域までの深さの第１上層トレンチと、前記第１上層トレンチよりも幅が狭く、前記チャネル領域から前記ドレイン領域までの深さの第１下層トレンチとを含む２段構造を有しており、
    前記ｐｎダイオードセルは、前記第１上層トレンチと前記第１下層トレンチとの段差部分に露出する前記チャネル領域に形成され、前記チャネル領域よりも不純物濃度が高い第２導電型のチャネルコンタクト領域をさらに含む、請求項１または２に記載の半導体装置。
  5. 前記ショットキーセルは、前記半導体層の表面側から裏面側へ向かってこの順に配置された第１導電型のソース領域、第２導電型のチャネル領域および第１導電型のドレイン領域を有し、前記半導体層の前記表面から前記ソース領域および前記チャネル領域を貫通して前記ドレイン領域に達する第２ソーストレンチが形成された第２ＭＩＳトランジスタ構造と、前記第２ソーストレンチの側面と底面とが交わって形成された前記第２ソーストレンチのエッジ部に選択的に形成された第２耐圧保持領域とをさらに含み、
    前記ショットキー領域は、前記第２耐圧保持領域で取り囲まれた前記第２ソーストレンチの底面に形成されている、請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記ショットキー領域は、当該ショットキー領域と前記第２耐圧保持領域との接合部から発生する空乏層が繋がらない面積で形成されている、請求項５に記載の半導体装置。
  7. 前記ショットキーセルの面積が、前記ｐｎダイオードセルの面積よりも大きい、請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記ショットキーセルにおいて前記第２ソーストレンチは、前記半導体層の前記表面から前記チャネル領域までの深さの第２上層トレンチと、前記第２上層トレンチよりも幅が狭く、前記チャネル領域から前記ドレイン領域までの深さの第２下層トレンチとを含む２段構造を有しており、前記第２耐圧保持領域は、前記第２下層トレンチの側面に沿って前記チャネル領域に至るように形成されており、
    前記ショットキーセルは、前記第２上層トレンチと前記第２下層トレンチとの段差部分に露出する前記チャネル領域に形成され、前記チャネル領域よりも不純物濃度が高い第２導電型のチャネルコンタクト領域をさらに含む、請求項５または６に記載の半導体装置。
  9. 前記ゲート部は、前記半導体層に形成されたゲートトレンチと、前記ゲートトレンチの内面に形成されたゲート絶縁膜と、前記ゲートトレンチにおいて前記ゲート絶縁膜の内側に形成されたゲート電極とを含む、請求項１〜８のいずれか一項に記載の半導体装置。
  10. 前記ゲート部は、前記半導体層に形成された格子状のゲートトレンチを含み、
    前記半導体装置は、前記ゲートトレンチの交差部を介して前記ｐｎダイオードセルおよび前記ショットキーセルに跨るように形成され、前記第１耐圧保持領域と前記第２耐圧保持領域とを電気的に接続する第２導電型の中継領域をさらに含む、請求項５または６に記載の半導体装置。
  11. 前記ゲート部は、前記半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と含む、請求項１〜８のいずれか一項に記載の半導体装置。
  12. 前記ショットキーセルは、前記ｐｎダイオードセルに取り囲まれている、請求項１〜１１のいずれか一項に記載の半導体装置。
  13. 前記ゲート部は、前記ｐｎダイオードセルを互いに同じ大きさで行列状に配列させる格子状に形成されており、
    前記ショットキーセルは、前記ｐｎダイオードセル４つ分または９つ分に相当する面積を有している、請求項１〜１２のいずれか一項に記載の半導体装置。
  14. 前記ショットキーセルおよび前記ｐｎダイオードセルは、四角状に形成された四角形セルを含む、請求項１〜１３のいずれか一項に記載の半導体装置。
  15. 前記ショットキーセルおよび前記ｐｎダイオードセルは、六角形に形成された六角形セルを含む、請求項１〜９、１１および１２のいずれか一項に記載の半導体装置。
  16. 前記ショットキーセルおよび前記ｐｎダイオードセルは、ストライプ状に形成されたストライプセルを含む、請求項１〜９および１１のいずれか一項に記載の半導体装置。
JP2015111720A 2011-02-02 2015-06-01 半導体装置 Active JP6065335B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015111720A JP6065335B2 (ja) 2011-02-02 2015-06-01 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2011020731 2011-02-02
JP2011020731 2011-02-02
JP2011224119 2011-10-11
JP2011224119 2011-10-11
JP2015111720A JP6065335B2 (ja) 2011-02-02 2015-06-01 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012555931A Division JP5858933B2 (ja) 2011-02-02 2012-02-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2015173290A JP2015173290A (ja) 2015-10-01
JP6065335B2 true JP6065335B2 (ja) 2017-01-25

Family

ID=46602816

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012555931A Active JP5858933B2 (ja) 2011-02-02 2012-02-01 半導体装置
JP2015111720A Active JP6065335B2 (ja) 2011-02-02 2015-06-01 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012555931A Active JP5858933B2 (ja) 2011-02-02 2012-02-01 半導体装置

Country Status (3)

Country Link
US (3) US9184286B2 (ja)
JP (2) JP5858933B2 (ja)
WO (1) WO2012105609A1 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5616665B2 (ja) * 2010-03-30 2014-10-29 ローム株式会社 半導体装置
US9048118B2 (en) * 2012-02-13 2015-06-02 Maxpower Semiconductor Inc. Lateral transistors with low-voltage-drop shunt to body diode
JP5991020B2 (ja) * 2012-05-18 2016-09-14 株式会社豊田中央研究所 炭化珪素単結晶を主材料とする半導体装置
CN104520998A (zh) * 2012-08-01 2015-04-15 三菱电机株式会社 碳化硅半导体装置及其制造方法
US9461143B2 (en) * 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same
JP5852555B2 (ja) * 2012-12-26 2016-02-03 株式会社豊田中央研究所 半導体装置
JP5961563B2 (ja) * 2013-01-25 2016-08-02 株式会社豊田中央研究所 半導体装置の製造方法
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
JP6271197B2 (ja) * 2013-09-20 2018-01-31 株式会社東芝 半導体装置およびその製造方法
US10868169B2 (en) * 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
JP2015076592A (ja) * 2013-10-11 2015-04-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
JP6541303B2 (ja) * 2014-04-03 2019-07-10 富士電機株式会社 半導体装置およびその使用方法
CN105206681B (zh) * 2014-06-20 2020-12-08 意法半导体股份有限公司 宽带隙高密度半导体开关器件及其制造方法
JP2016009712A (ja) * 2014-06-23 2016-01-18 住友電気工業株式会社 炭化珪素半導体装置
WO2016080322A1 (ja) * 2014-11-18 2016-05-26 ローム株式会社 半導体装置および半導体装置の製造方法
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
US9324807B1 (en) * 2015-07-10 2016-04-26 United Silicon Carbide, Inc. Silicon carbide MOSFET with integrated MOS diode
JP6400202B2 (ja) * 2015-07-15 2018-10-03 三菱電機株式会社 電力用半導体装置
DE102015224965A1 (de) * 2015-12-11 2017-06-14 Robert Bosch Gmbh Flächenoptimierter Transistor mit Superlattice-Strukturen
KR101786668B1 (ko) * 2015-12-14 2017-10-18 현대자동차 주식회사 반도체 소자 및 그 제조 방법
US10141415B2 (en) * 2016-01-12 2018-11-27 Infineon Technologies Americas Corp. Combined gate and source trench formation and related structure
DE112017000441B4 (de) * 2016-01-20 2023-03-09 Rohm Co., Ltd. Halbleiterbauteil
EP3223316A1 (en) * 2016-03-24 2017-09-27 ABB Technology AG Wide bandgap power semiconductor device and method for manufacturing such a device
MY183245A (en) * 2016-08-10 2021-02-18 Nissan Motor Semiconductor device
KR101896332B1 (ko) 2016-12-13 2018-09-07 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP6996082B2 (ja) * 2016-12-22 2022-01-17 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112018000517T5 (de) 2017-01-25 2019-10-10 Rohm Co., Ltd. Halbleitervorrichtung
CN106876471B (zh) * 2017-03-31 2019-12-17 西安电子科技大学 双槽umosfet器件
JP6911486B2 (ja) * 2017-04-20 2021-07-28 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11264494B2 (en) * 2017-11-13 2022-03-01 Shindengen Electric Manufacturing Co., Ltd. Wide-gap semiconductor device
CN111406323B (zh) * 2017-12-14 2024-03-01 新电元工业株式会社 宽带隙半导体装置
CN110047908B (zh) * 2018-01-16 2023-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
US20210305369A1 (en) * 2018-08-07 2021-09-30 Rohm Co., Ltd. SiC SEMICONDUCTOR DEVICE
CN109192779B (zh) * 2018-08-28 2021-10-26 电子科技大学 一种碳化硅mosfet器件及其制造方法
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
JP7101101B2 (ja) * 2018-11-15 2022-07-14 ルネサスエレクトロニクス株式会社 半導体装置
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
KR102472577B1 (ko) * 2018-12-14 2022-11-29 산켄덴키 가부시키가이샤 반도체 장치
JP2020155739A (ja) * 2019-03-22 2020-09-24 富士電機株式会社 絶縁ゲート型半導体装置
CN110828555A (zh) * 2019-11-18 2020-02-21 重庆大学 一种非对称异质结碳化硅槽型场氧功率mos器件
DE102020202034A1 (de) 2020-02-18 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikaler Feldeffekttransistor, Verfahren zum Herstellen desselben und Bauelement aufweisend vertikale Feldeffekttransistoren
CN115244711B (zh) * 2020-04-17 2023-12-12 Hrl实验室有限责任公司 垂直金刚石mosfet及其制造方法
US11411084B2 (en) 2020-07-09 2022-08-09 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, drive device, vehicle, and elevator
DE112020007553T5 (de) * 2020-08-25 2023-08-10 Mitsubishi Electric Corporation Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit
KR20220124944A (ko) * 2021-03-04 2022-09-14 현대자동차주식회사 쇼트키 배리어 다이오드 및 이의 제조 방법
WO2022200338A1 (en) * 2021-03-22 2022-09-29 Hitachi Energy Switzerland Ag Power semiconductor device
CN114122139B (zh) * 2021-11-30 2024-01-26 电子科技大学 具有集成二极管的碳化硅mosfet器件及制造方法
CN114284345B (zh) * 2021-12-23 2023-09-15 电子科技大学 一种优化导通电阻的集成肖特基vdmos器件
US20230411446A1 (en) * 2022-06-21 2023-12-21 Wolfspeed, Inc. Gate trench power semiconductor devices having trench shielding patterns formed during the well implant and related methods

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07118542B2 (ja) 1988-09-19 1995-12-18 三洋電機株式会社 縦型ｍｏｓｆｅｔ
JP3156300B2 (ja) * 1991-10-07 2001-04-16 株式会社デンソー 縦型半導体装置
JPH08204179A (ja) 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
US6998678B2 (en) * 2001-05-17 2006-02-14 Infineon Technologies Ag Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode
JP2003017701A (ja) * 2001-07-04 2003-01-17 Denso Corp 半導体装置
US7282739B2 (en) 2002-04-26 2007-10-16 Nissan Motor Co., Ltd. Silicon carbide semiconductor device
JP3620513B2 (ja) * 2002-04-26 2005-02-16 日産自動車株式会社 炭化珪素半導体装置
JP2005285913A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
DE102004057235B4 (de) * 2004-11-26 2007-12-27 Infineon Technologies Ag Vertikaler Trenchtransistor und Verfahren zu dessen Herstellung
WO2007013377A1 (ja) * 2005-07-26 2007-02-01 Matsushita Electric Industrial Co., Ltd. 半導体素子及び電気機器
JP5167593B2 (ja) 2006-03-23 2013-03-21 富士電機株式会社 半導体装置
JP5036569B2 (ja) * 2008-01-09 2012-09-26 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5721308B2 (ja) 2008-03-26 2015-05-20 ローム株式会社 半導体装置
JP5530602B2 (ja) * 2008-04-09 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010109221A (ja) 2008-10-31 2010-05-13 Rohm Co Ltd 半導体装置
JP5588670B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置
US8188538B2 (en) * 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US9184286B2 (en) 2015-11-10
JP5858933B2 (ja) 2016-02-10
US20160043167A1 (en) 2016-02-11
JPWO2012105609A1 (ja) 2014-07-03
US9406744B2 (en) 2016-08-02
US20160329397A1 (en) 2016-11-10
US9698216B2 (en) 2017-07-04
JP2015173290A (ja) 2015-10-01
WO2012105609A1 (ja) 2012-08-09
US20130313635A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
JP6065335B2 (ja) 半導体装置
JP5858934B2 (ja) 半導体パワーデバイスおよびその製造方法
JP5498431B2 (ja) 半導体装置およびその製造方法
US20220140095A1 (en) Semiconductor device and method for manuracturing the same
JP6164636B2 (ja) 半導体装置
WO2011078346A1 (ja) ＳｉＣ電界効果トランジスタ
US11257901B2 (en) Semiconductor device with voltage resistant structure
JP6090805B2 (ja) 半導体装置およびその製造方法
WO2013018760A1 (ja) 半導体装置およびその製造方法
JP2019165206A (ja) 絶縁ゲート型半導体装置及びその製造方法
JP6168370B2 (ja) ＳｉＣ電界効果トランジスタ
JP2014038963A (ja) 半導体装置
JP2012059931A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161209

R150 Certificate of patent or registration of utility model

Ref document number: 6065335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250